JPH0754905B2 - Ｐｌｌシンセサイザ回路 - Google Patents
Ｐｌｌシンセサイザ回路Info
- Publication number
- JPH0754905B2 JPH0754905B2 JP61074190A JP7419086A JPH0754905B2 JP H0754905 B2 JPH0754905 B2 JP H0754905B2 JP 61074190 A JP61074190 A JP 61074190A JP 7419086 A JP7419086 A JP 7419086A JP H0754905 B2 JPH0754905 B2 JP H0754905B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- circuit
- charge pump
- pll synthesizer
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000010355 oscillation Effects 0.000 claims description 10
- 239000003990 capacitor Substances 0.000 claims description 7
- 238000009499 grossing Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 3
- 238000007599 discharging Methods 0.000 description 3
- IRLPACMLTUPBCL-KQYNXXCUSA-N 5'-adenylyl sulfate Chemical compound C1=NC=2C(N)=NC=NC=2N1[C@@H]1O[C@H](COP(O)(=O)OS(O)(=O)=O)[C@@H](O)[C@H]1O IRLPACMLTUPBCL-KQYNXXCUSA-N 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はPLLシンセサイザ回路に関し、更に詳細には無
線機、特に自動車電話におけるPLLシンセサイザ回路に
関する。
線機、特に自動車電話におけるPLLシンセサイザ回路に
関する。
（従来の技術） 第４図は、従来のPLLシンセサイザ回路を示すブロック
図である。同図において、１は図示しない基準周波数発
生器（水晶発振器）が発生する安定した基準周波数を含
む基準信号と後述する分周器５からの分周された比較周
波数を含む比較信号との位相を比較するディジタル系の
位相比較器、２は相補形MOS、つまりCMOSで構成され、
位相比較器１からの比較結果である位相の進み／遅れに
相当する電圧を出力するチャージポンプ回路、３は１段
又は数段の図示しないRC回路のフィルタで構成され、チ
ャージポンプ回路２からの電荷のコンデンサの充放電を
行なって、出力電圧がこの充放電に伴って平滑される低
域フィルタ（以下、LPFと略す）、４はLPF3からの出力
電圧の変動に従った発振周波数を出力する電圧制御発振
器（以下、VCOと略す）、５はVCO4からの発振周波数を
所定の分周比で分周する分周器、６は出力端子である。
同図からわかるように、VCO4からの出力信号が分周器５
を介して位相比較器１に比較信号として供給されている
ように、PLLシンセサイザ回路はループ構成となってい
る。
図である。同図において、１は図示しない基準周波数発
生器（水晶発振器）が発生する安定した基準周波数を含
む基準信号と後述する分周器５からの分周された比較周
波数を含む比較信号との位相を比較するディジタル系の
位相比較器、２は相補形MOS、つまりCMOSで構成され、
位相比較器１からの比較結果である位相の進み／遅れに
相当する電圧を出力するチャージポンプ回路、３は１段
又は数段の図示しないRC回路のフィルタで構成され、チ
ャージポンプ回路２からの電荷のコンデンサの充放電を
行なって、出力電圧がこの充放電に伴って平滑される低
域フィルタ（以下、LPFと略す）、４はLPF3からの出力
電圧の変動に従った発振周波数を出力する電圧制御発振
器（以下、VCOと略す）、５はVCO4からの発振周波数を
所定の分周比で分周する分周器、６は出力端子である。
同図からわかるように、VCO4からの出力信号が分周器５
を介して位相比較器１に比較信号として供給されている
ように、PLLシンセサイザ回路はループ構成となってい
る。
次に、第４図を用いて従来のPLLシンセサイザ回路の動
作を説明する。
作を説明する。
位相比較器１は基準信号と、VCO4から発振周波数が分周
器５と介して分周された比較周波数を含む比較信号とを
位相比較し、位相差に応じたパルス幅をもつパルス波を
チャージポンプ回路２に供給する。そして、チャージポ
ンプ回路２では位相の進み／遅れに相当する位相比較器
１からのパルス幅に対応した電圧をLPF3に供給する。す
なわち、チャージポンプ回路１はディジタル量のアナロ
グ量に変換するＤ−Ａ変換するためのものである。LPF3
はチャージポンプ回路２からの電荷のRC回路のコンデン
サにおける充放電によって、VCO4への入力電圧を変動さ
せる。VCO4は入力電圧変動に従った発振周波数を出力す
る。この発信周波数は分周器５の所定の分周比によって
分周され、位相比較器１に入力される。この分周比を調
整することで、位相比較器１の出力である位相差を変化
させて、最終的にはVCO4から出力端子６を介して所望の
発信周波数を得る。
器５と介して分周された比較周波数を含む比較信号とを
位相比較し、位相差に応じたパルス幅をもつパルス波を
チャージポンプ回路２に供給する。そして、チャージポ
ンプ回路２では位相の進み／遅れに相当する位相比較器
１からのパルス幅に対応した電圧をLPF3に供給する。す
なわち、チャージポンプ回路１はディジタル量のアナロ
グ量に変換するＤ−Ａ変換するためのものである。LPF3
はチャージポンプ回路２からの電荷のRC回路のコンデン
サにおける充放電によって、VCO4への入力電圧を変動さ
せる。VCO4は入力電圧変動に従った発振周波数を出力す
る。この発信周波数は分周器５の所定の分周比によって
分周され、位相比較器１に入力される。この分周比を調
整することで、位相比較器１の出力である位相差を変化
させて、最終的にはVCO4から出力端子６を介して所望の
発信周波数を得る。
（発明が解決しようとする問題点） しかしながら、上記従来の回路構成は位相比較器、チャ
ージポンプ回路、LPF、VCO及び分周器から成り立ってい
るが、800MHz帯の直接法のPLLシンセサイザ回路はさま
ざまな特性を満足しなければならない。例えば、BTL仕
様書には送信S/N,送信歪，チャンネル切替時間，基準周
波数の漏れ，変調周波数特性（最大周波数偏移）等があ
る。上記従来の回路は特に下記の点で十分に満足させる
ことが第５図及び第６図からわかるようにできないとい
う問題点があった。
ージポンプ回路、LPF、VCO及び分周器から成り立ってい
るが、800MHz帯の直接法のPLLシンセサイザ回路はさま
ざまな特性を満足しなければならない。例えば、BTL仕
様書には送信S/N,送信歪，チャンネル切替時間，基準周
波数の漏れ，変調周波数特性（最大周波数偏移）等があ
る。上記従来の回路は特に下記の点で十分に満足させる
ことが第５図及び第６図からわかるようにできないとい
う問題点があった。
a.チャンネル切替時間（隣接…40ms,次隣接…20ms） b.基準周波数（30KHz）の漏れ c.低温時（−34℃）における最大周波数変移（±12KH
z） 本発明はこれらの問題点を解決するためのもので、上述
の特性を全て満足できるPLLシンセサイザ回路を提供す
ることを目的とする。
z） 本発明はこれらの問題点を解決するためのもので、上述
の特性を全て満足できるPLLシンセサイザ回路を提供す
ることを目的とする。
（問題点を解決するための手段） 本発明は、前記問題点を解決するために安定した基準周
波数を含む基準信号と比較周波数を含む比較信号との位
相を比較する位相比較器と、この位相比較器からの比較
結果である位相差に応じた電圧を出力するチャージポン
プ回路と、抵抗とコンデンサで構成され、チャージポン
プ回路から供給された前記電圧を平滑する低域フィルタ
と、この低域フィルタを介した電圧に応じた発振周波数
を出力する電圧制御発振器と、この電圧制御発振器から
の発振周波数を所定の分周比で分周し、この分周した周
波数を比較周波数として位相比較器に供給する分周器と
を具備し、所望の周波数が分周器の分周比を可変させて
電圧制御発振器の出力から得られるPLLシンセサイザ回
路において、チャージポンプ回路に少なくとも１個の前
記チャージポンプ回路を並列接続させ、低域フィルタの
抵抗に正温度係数の感温抵抗を用いることに特徴があ
る。
波数を含む基準信号と比較周波数を含む比較信号との位
相を比較する位相比較器と、この位相比較器からの比較
結果である位相差に応じた電圧を出力するチャージポン
プ回路と、抵抗とコンデンサで構成され、チャージポン
プ回路から供給された前記電圧を平滑する低域フィルタ
と、この低域フィルタを介した電圧に応じた発振周波数
を出力する電圧制御発振器と、この電圧制御発振器から
の発振周波数を所定の分周比で分周し、この分周した周
波数を比較周波数として位相比較器に供給する分周器と
を具備し、所望の周波数が分周器の分周比を可変させて
電圧制御発振器の出力から得られるPLLシンセサイザ回
路において、チャージポンプ回路に少なくとも１個の前
記チャージポンプ回路を並列接続させ、低域フィルタの
抵抗に正温度係数の感温抵抗を用いることに特徴があ
る。
（作用） 以上のような回路構成にした本発明によれば、ループ回
路構成のPLLシンセサイザ回路のチャージポンプ回路に
少なくとも１個のチャージポンプ回路を並列接続したこ
とにより、次段の低域フィルタに供給する電圧を昇圧さ
せて低域フィルタのコンデンサにおける充放電時間を短
くする。また、低域フィルタの抵抗に感温抵抗を用いる
ことにより、温度変動による周波数偏移を感温抵抗のも
つ温度−抵抗特性によって低域フィルタのCR回路の充放
電特性を安定にして、温度変動によるPLLシンセサイザ
回路の周波数偏移を安定にする。
路構成のPLLシンセサイザ回路のチャージポンプ回路に
少なくとも１個のチャージポンプ回路を並列接続したこ
とにより、次段の低域フィルタに供給する電圧を昇圧さ
せて低域フィルタのコンデンサにおける充放電時間を短
くする。また、低域フィルタの抵抗に感温抵抗を用いる
ことにより、温度変動による周波数偏移を感温抵抗のも
つ温度−抵抗特性によって低域フィルタのCR回路の充放
電特性を安定にして、温度変動によるPLLシンセサイザ
回路の周波数偏移を安定にする。
したがって、本発明は前記問題点を解決することがで
き、BTL仕様書の規格等の無線機、特に自動車電話にお
ける特性を満足できるPLLシンセサイザ回路を提供でき
る。
き、BTL仕様書の規格等の無線機、特に自動車電話にお
ける特性を満足できるPLLシンセサイザ回路を提供でき
る。
（実施例） 以下、本発明の一実施例を図面に基づいて説明する。
第１図は、本発明の一実施例を示すブロック図である。
同図において、第４図と同じ参照符号は同じ構成要素で
あり、異なる構成要素として、７はチャージポンプ回
路、８はLPFである。チャージポンプ回路７はチャージ
ポンプ回路２と同じ回路構成であり、チャージポンプ回
路２と並列接続されている。また、LPF8は回路素子であ
るフィルタの一部の抵抗R1に感温抵抗を使用していると
ともにRCを３段で構成している。
同図において、第４図と同じ参照符号は同じ構成要素で
あり、異なる構成要素として、７はチャージポンプ回
路、８はLPFである。チャージポンプ回路７はチャージ
ポンプ回路２と同じ回路構成であり、チャージポンプ回
路２と並列接続されている。また、LPF8は回路素子であ
るフィルタの一部の抵抗R1に感温抵抗を使用していると
ともにRCを３段で構成している。
次に、本実施例の動作については第４図のPLLシンセサ
イザ回路としての動作原理と同じであるが、異なる点と
してチャージポンプ回路2,7が並列接続したことによ
り、LPF8に供給される電流のIOL（Output Low（sin
k））,IOH（out−put High（source））が第４図のよう
にチャージポンプ回路２のみの場合より２倍になる。こ
のことにより、LPF8の充放電時間が短くなる。この充放
電時間が短くなることは、PLLシンセサイザ回路からな
るシステムにおけるチャンネル切替時間が速くなること
になることとなる。
イザ回路としての動作原理と同じであるが、異なる点と
してチャージポンプ回路2,7が並列接続したことによ
り、LPF8に供給される電流のIOL（Output Low（sin
k））,IOH（out−put High（source））が第４図のよう
にチャージポンプ回路２のみの場合より２倍になる。こ
のことにより、LPF8の充放電時間が短くなる。この充放
電時間が短くなることは、PLLシンセサイザ回路からな
るシステムにおけるチャンネル切替時間が速くなること
になることとなる。
また、基準周波数の漏れ（30KHz）はLPF8のRCを多段に
すれば減衰するが、あまり段数を多くとるとチャンネル
切替時間が長くなってチャンネル切替時間と相反するこ
ととなる。しかし、本実施例でLPF8をRC3段で構成した
ことは上述のようにチャージポンプ回路2,7の並列接続
することで第３図からわかるようにチャンネル切替時間
及び基準周波数の漏れ（30KHz）の両特性が十分にBTL仕
様書の規格を満足できる。
すれば減衰するが、あまり段数を多くとるとチャンネル
切替時間が長くなってチャンネル切替時間と相反するこ
ととなる。しかし、本実施例でLPF8をRC3段で構成した
ことは上述のようにチャージポンプ回路2,7の並列接続
することで第３図からわかるようにチャンネル切替時間
及び基準周波数の漏れ（30KHz）の両特性が十分にBTL仕
様書の規格を満足できる。
ここで、LPF8は温度依存性であることが知られている。
低温時にはR1C1回路のコンデンサC1の容量は抜ける方向
にあり、高温時ではその逆である。よって、自動車電話
システム（以下、AMPSと略す）の規格〜34℃＋85℃の環
境下においては、R1C1回路のコンデンサC1の容量は高温
で負となる方向に−５〜＋５％変動するので、ループの
応答特性も変動する。そこで、このループの応答特性が
変動しないために、本実施例ではRC回路の抵抗を高温で
正となる方向とするために感温抵抗にした。−34℃〜＋
85℃の環境下においては−５〜＋５％の変化率を示す。
従って、ループの応答特性式の一部である。
低温時にはR1C1回路のコンデンサC1の容量は抜ける方向
にあり、高温時ではその逆である。よって、自動車電話
システム（以下、AMPSと略す）の規格〜34℃＋85℃の環
境下においては、R1C1回路のコンデンサC1の容量は高温
で負となる方向に−５〜＋５％変動するので、ループの
応答特性も変動する。そこで、このループの応答特性が
変動しないために、本実施例ではRC回路の抵抗を高温で
正となる方向とするために感温抵抗にした。−34℃〜＋
85℃の環境下においては−５〜＋５％の変化率を示す。
従って、ループの応答特性式の一部である。
（ωｎ＝自然角周波数、Ｋ＝ループゲイン、τ１＝C
1R1） において、τ１はC1とR1の積であるから各々の変化率が
同じであれば、ωｎ（自然角周波数）は温度によらず常
に一定である。
1R1） において、τ１はC1とR1の積であるから各々の変化率が
同じであれば、ωｎ（自然角周波数）は温度によらず常
に一定である。
従って、LPF8のR1に感温抵抗を使用すればループ応答特
性は温度によらず常に一定である。また、ループの応答
特性が一定であれば、最大周波数偏移特性も第２図から
わかるように12KHz以下に押さえることができる。
性は温度によらず常に一定である。また、ループの応答
特性が一定であれば、最大周波数偏移特性も第２図から
わかるように12KHz以下に押さえることができる。
（発明の効果） 以上説明したように、本発明によれば、BTL仕様書の規
格内に全ての送信系の特性が入ることにより、優れた無
線機、特に自動車電話を実現できるPLLシンセサイザ回
路を提供できる。
格内に全ての送信系の特性が入ることにより、優れた無
線機、特に自動車電話を実現できるPLLシンセサイザ回
路を提供できる。
第１図は本発明の一実施例を示すブロック図、第２図は
本実施例のPLLシンセサイザ回路の周波数偏移を示す特
性図、第３図は本実施例のPLLシンセサイザ回路のチャ
ンネル切替時間を示す図、第４図は従来のPLLシンセサ
イザ回路を示すブロック図、第５図は従来のPLLシンセ
サイザ回路の周波数偏移を示す特性図、第６図は従来の
PLLシンセサイザ回路のチャンネル切替時間を示す図で
ある。 １……位相比較器、 2,7……チャージポンプ回路、 3,8……LPF、４……VCO、 ５……分周器、６……出力端子。
本実施例のPLLシンセサイザ回路の周波数偏移を示す特
性図、第３図は本実施例のPLLシンセサイザ回路のチャ
ンネル切替時間を示す図、第４図は従来のPLLシンセサ
イザ回路を示すブロック図、第５図は従来のPLLシンセ
サイザ回路の周波数偏移を示す特性図、第６図は従来の
PLLシンセサイザ回路のチャンネル切替時間を示す図で
ある。 １……位相比較器、 2,7……チャージポンプ回路、 3,8……LPF、４……VCO、 ５……分周器、６……出力端子。
Claims (1)
- 【請求項１】安定した基準周波数を含む基準信号と比較
周波数を含む比較信号との位相を比較する位相比較器
と、 該位相比較器から比較結果である位相差に応じた電圧を
出力するチャージポンプ回路と、 抵抗とコンデンサで構成された、前記チャージポンプ回
路から供給された前記電圧を平滑する低域フィルタと、 該低域フィルタを介した前記電圧に応じた発振周波数を
出力する電圧制御発振器と、 該電圧制御発振器からの発振周波数を所定の分周比で分
周し、この分周した周波数を前記比較周波数として前記
位相比較器に供給する分周器とを具備し、 所望の周波数が前記分周器の分周比を可変させて前記電
圧制御発振器の出力から得られるPLLシンセサイザ回路
において、 前記チャージポンプ回路に少なくとも１個の前記チャー
ジポンプ回路を並列接続させ、前記低域フィルタの抵抗
に正温度係数の感温抵抗を用いることを特徴とするPLL
シンセサイザ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61074190A JPH0754905B2 (ja) | 1986-04-02 | 1986-04-02 | Ｐｌｌシンセサイザ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61074190A JPH0754905B2 (ja) | 1986-04-02 | 1986-04-02 | Ｐｌｌシンセサイザ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62232221A JPS62232221A (ja) | 1987-10-12 |
| JPH0754905B2 true JPH0754905B2 (ja) | 1995-06-07 |
Family
ID=13540001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61074190A Expired - Lifetime JPH0754905B2 (ja) | 1986-04-02 | 1986-04-02 | Ｐｌｌシンセサイザ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0754905B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0722908Y2 (ja) * | 1987-04-17 | 1995-05-24 | 三洋電機株式会社 | Ｐｌｌ回路 |
| JPH01222519A (ja) * | 1988-03-01 | 1989-09-05 | Toyo Commun Equip Co Ltd | 発振回路の制御方式 |
| JPH083070Y2 (ja) * | 1988-07-20 | 1996-01-29 | 三洋電機株式会社 | Ｐｌｌ回路 |
| JPH07297707A (ja) * | 1994-04-27 | 1995-11-10 | Nec Corp | 位相同期発振回路 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5164857A (ja) * | 1974-12-03 | 1976-06-04 | Fujitsu Ltd | |
| JPS5843608A (ja) * | 1981-09-09 | 1983-03-14 | Fujitsu Ltd | 振巾等化器 |
-
1986
- 1986-04-02 JP JP61074190A patent/JPH0754905B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62232221A (ja) | 1987-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1216508B1 (en) | Pll loop filter with switched-capacitor resistor | |
| US5259007A (en) | Phase locked loop frequency synthesizer | |
| US8026769B2 (en) | Frequency-locked clock generator | |
| JP3000673B2 (ja) | 自動周波数制御装置 | |
| US7405627B2 (en) | PLL frequency synthesizer | |
| JP2001513304A (ja) | ジッター補償されたｎ分周周波数シンセサイザー | |
| US4679003A (en) | Frequency divider circuit and frequency synthesizer using the same | |
| TW201020715A (en) | Frequency generation techniques | |
| US20060139109A1 (en) | PLL-based frequency synthesizer | |
| JP2002164785A (ja) | 低雑音かつ高速応答の周波数シンセサイザおよび対応する周波数合成方法 | |
| JPH0754905B2 (ja) | Ｐｌｌシンセサイザ回路 | |
| JP2826447B2 (ja) | 周波数シンセサイザ | |
| JP2005236431A (ja) | 周波数シンセサイザー | |
| JP3901810B2 (ja) | 補正回路付き周波数シンセサイザ | |
| JP4327144B2 (ja) | Ｐｌｌ回路におけるアクティブフィルタ。 | |
| US20040113665A1 (en) | Method and device for generating a signal with a frequency equal to the product of a reference frequency and a real number | |
| JP2987974B2 (ja) | 位相同期回路 | |
| JPH03163912A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPH07202689A (ja) | Ｐｌｌ回路 | |
| SU1631721A1 (ru) | Дробно-кратный преобразователь частоты | |
| JP2000224027A (ja) | Ｐｌｌ回路 | |
| JP3013859B2 (ja) | 周波数シンセサイザ | |
| SU1305846A1 (ru) | Цифровой синтезатор частоты | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JP2001053607A (ja) | 周波数シンセサイザ及び装置 |