JPH0756190A - 薄膜トランジスタおよびその製造方法 - Google Patents
薄膜トランジスタおよびその製造方法Info
- Publication number
- JPH0756190A JPH0756190A JP20086293A JP20086293A JPH0756190A JP H0756190 A JPH0756190 A JP H0756190A JP 20086293 A JP20086293 A JP 20086293A JP 20086293 A JP20086293 A JP 20086293A JP H0756190 A JPH0756190 A JP H0756190A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- thin film
- insulating film
- film transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000010408 film Substances 0.000 claims abstract description 70
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 239000010410 layer Substances 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims description 12
- 239000004973 liquid crystal related substance Substances 0.000 claims description 12
- 238000001020 plasma etching Methods 0.000 claims description 12
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 238000000059 patterning Methods 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 3
- 229920001721 polyimide Polymers 0.000 description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 9
- 229910052814 silicon oxide Inorganic materials 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052774 Proactinium Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- 229910016006 MoSi Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- -1 Phosphorus ions Chemical class 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910001385 heavy metal Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】
【構成】 薄膜トランジスタのゲート配線・ソース配線
・画素電極が絶縁膜を介して各々異なる層に形成され、
ソース配線の上部に第二および第三の層間絶縁膜が形成
され、前記の第三の層間絶縁膜が等方的にエッチングさ
れ、第二の層間絶縁膜が異方的にエッチングされて薄膜
トランジスタのドレイン部にコンタクトホールが開口さ
れ、薄膜トランジスタのドレイン部に画素電極が形成さ
れる。 【効果】 微細なコンタクトホールの形状が改善され、
良好なコンタクト特性を得ることが可能であると同時
に、ＲＩＥを用いての画素電極の微細加工が容易にな
る。
・画素電極が絶縁膜を介して各々異なる層に形成され、
ソース配線の上部に第二および第三の層間絶縁膜が形成
され、前記の第三の層間絶縁膜が等方的にエッチングさ
れ、第二の層間絶縁膜が異方的にエッチングされて薄膜
トランジスタのドレイン部にコンタクトホールが開口さ
れ、薄膜トランジスタのドレイン部に画素電極が形成さ
れる。 【効果】 微細なコンタクトホールの形状が改善され、
良好なコンタクト特性を得ることが可能であると同時
に、ＲＩＥを用いての画素電極の微細加工が容易にな
る。
Description
【０００１】
【産業上の利用分野】本発明は、アクティブマトリック
ス液晶表示装置に用いられる薄膜トランジスタおよびそ
の製造方法に関する。
ス液晶表示装置に用いられる薄膜トランジスタおよびそ
の製造方法に関する。
【０００２】
【従来の技術】薄膜トランジスタを用いたアクティブマ
トリックス型液晶表示装置は、近年ますます高精細化が
進行している。高精細で良好な表示品質の液晶表示装置
を得るためには、薄膜トランジスタの微細化と同時に薄
膜トランジスタのソース配線、ゲート配線を埋め込むこ
とが有効である。配線を埋め込むために有機薄膜を用い
た例としては、有機薄膜にポリイミド膜を用いた例とし
て反射型アクティブマトリックス液晶表示装置において
は、特開昭５７ー２０７７９や特公平１ー３５３５１な
どがある。また透過型アクティブマトリックス液晶表示
装置においては、特開平２ー２０７２２２がある。有機
薄膜としてポリイミド膜を用いる理由は、ポリイミド膜
の比誘電率が小さく、また厚く形成することが容易であ
るため、アクティブマトリックス液晶表示装置の層間絶
縁膜として好適であるからである。また反応性イオンエ
ッチング（ＲＩＥ）などを用いてポリイミド膜に微細な
コンタクトホールを形成することが可能であるが、ポリ
イミド膜の膜厚が厚くなるとコンタクトホールのアスペ
クト比が大きくなり、良好なコンタクトを得ることが困
難になる。また高精細な液晶表示装置を達成するには、
配線を埋め込むだけでなく、画素電極の微細化も必要と
なるが、ポリイミド膜上の画素電極の微細加工をＲＩＥ
で行うには、ポリイミド膜へのダメージが問題となる。
トリックス型液晶表示装置は、近年ますます高精細化が
進行している。高精細で良好な表示品質の液晶表示装置
を得るためには、薄膜トランジスタの微細化と同時に薄
膜トランジスタのソース配線、ゲート配線を埋め込むこ
とが有効である。配線を埋め込むために有機薄膜を用い
た例としては、有機薄膜にポリイミド膜を用いた例とし
て反射型アクティブマトリックス液晶表示装置において
は、特開昭５７ー２０７７９や特公平１ー３５３５１な
どがある。また透過型アクティブマトリックス液晶表示
装置においては、特開平２ー２０７２２２がある。有機
薄膜としてポリイミド膜を用いる理由は、ポリイミド膜
の比誘電率が小さく、また厚く形成することが容易であ
るため、アクティブマトリックス液晶表示装置の層間絶
縁膜として好適であるからである。また反応性イオンエ
ッチング（ＲＩＥ）などを用いてポリイミド膜に微細な
コンタクトホールを形成することが可能であるが、ポリ
イミド膜の膜厚が厚くなるとコンタクトホールのアスペ
クト比が大きくなり、良好なコンタクトを得ることが困
難になる。また高精細な液晶表示装置を達成するには、
配線を埋め込むだけでなく、画素電極の微細化も必要と
なるが、ポリイミド膜上の画素電極の微細加工をＲＩＥ
で行うには、ポリイミド膜へのダメージが問題となる。
【０００３】
【発明が解決しようとする課題】アクティブマトリック
ス液晶表示装置に用いられる薄膜トランジスタにおい
て、層間絶縁膜にポリイミドを用いた場合に問題となる
ポリイミド膜に形成される微細なコンタクトホールの形
状を改善し、良好なコンタクト特性を得ると同時にポリ
イミド膜上の画素電極をＲＩＥなどにより微細加工でき
る構造と製造方法を考案する。
ス液晶表示装置に用いられる薄膜トランジスタにおい
て、層間絶縁膜にポリイミドを用いた場合に問題となる
ポリイミド膜に形成される微細なコンタクトホールの形
状を改善し、良好なコンタクト特性を得ると同時にポリ
イミド膜上の画素電極をＲＩＥなどにより微細加工でき
る構造と製造方法を考案する。
【０００４】
【課題を解決するための手段】絶縁基板ないしは絶縁膜
上に多結晶シリコン層が形成されパターンニングされる
工程と、次に前記の多結晶シリコン層の上部にゲート絶
縁膜が形成される工程と、次にゲート電極が形成される
工程と、前記のゲート電極上に第一の層間絶縁膜が形成
される工程と、次に薄膜トランジスタのソース・ドレイ
ン部にコンタクトホールを開口する工程と、次にソース
配線を形成する工程と、次に前記のソース配線の上部に
第二および第三の層間絶縁膜が形成される工程と、次に
前記の第三の層間絶縁膜を等方的にエッチングし、第二
の層間絶縁膜を異方的にエッチングして薄膜トランジス
タのドレイン部にコンタクトホールを開口する工程と、
次に薄膜トランジスタのドレイン部に画素電極が形成さ
れることを特徴とする。
上に多結晶シリコン層が形成されパターンニングされる
工程と、次に前記の多結晶シリコン層の上部にゲート絶
縁膜が形成される工程と、次にゲート電極が形成される
工程と、前記のゲート電極上に第一の層間絶縁膜が形成
される工程と、次に薄膜トランジスタのソース・ドレイ
ン部にコンタクトホールを開口する工程と、次にソース
配線を形成する工程と、次に前記のソース配線の上部に
第二および第三の層間絶縁膜が形成される工程と、次に
前記の第三の層間絶縁膜を等方的にエッチングし、第二
の層間絶縁膜を異方的にエッチングして薄膜トランジス
タのドレイン部にコンタクトホールを開口する工程と、
次に薄膜トランジスタのドレイン部に画素電極が形成さ
れることを特徴とする。
【０００５】
【実施例】以下に、本発明の一実施例を図１、図２およ
び図３を用いて説明する。図１は本発明の薄膜トランジ
スタおよびその製造方法の一実施例の平面図である。図
１において、ゲート配線１およびソース配線２、画素電
極３は各々異なる平面に形成されており、画素電極３
は、ゲート配線１およびソース配線２と部分的に重なっ
ている。図２は図１におけるＡ−Ａ´部の断面を示した
図である。薄膜トランジスタのチャネルとなる多結晶シ
リコン膜４、ソース・ドレイン領域５、ゲート絶縁膜
６、ゲート絶縁膜上に形成されたゲート電極７、前記の
ゲート電極７上にシリコン酸化膜やシリコン窒化膜で形
成された第一の層間絶縁膜８、第一の層間絶縁膜８およ
びゲート絶縁膜６にＲＩＥを用いて形成された微細なコ
ンタクトホール９、Ａｌなどの金属を用いて形成された
ソース電極１０、第二の層間絶縁膜であるポリイミド膜
１１、シリコン酸化膜やシリコン窒化膜、酸化タンタル
などを用いて形成された第三の層間絶縁膜１２、ＲＩＥ
を用いて第二の層間絶縁膜１１および第三の層間絶縁膜
１２に開口された微細なコンタクトホール１３、インジ
ウム錫酸化物（ＩＴＯ）１４などで形成された画素電極
を示す。次に本発明の薄膜トランジスタおよびその製造
方法の一実施例を図３（ａ）から（ｄ）の工程図を用い
て説明する。先ず図３（ａ）に示すようにガラスや石英
などの透明な絶縁基板に多結晶シリコン膜４を５００Å
から１０００Å程度の厚さで堆積し、パターンニングす
る。前記の絶縁基板の純度が低く、重金属などが多結晶
シリコン膜に拡散する危険性がある場合には、多結晶シ
リコン膜４を堆積する前にシリコン酸化膜を絶縁基板上
に堆積すればよい。次にシリコン酸化膜を１２００Åの
厚さで堆積しゲート絶縁膜６を形成するか、あるいは前
記の多結晶シリコン膜４を熱酸化させてゲート絶縁膜を
形成する。次にゲート電極７を形成し、イオン注入法を
用いてソース・ドレイン領域５を形成する。前記ゲート
電極としては、燐を含む多結晶シリコンや、Ｃｒ、Ｔ
ａ、Ａｌなどの金属、ＭｏＳｉ2などの珪化物などが用
いられる。また前記ゲート電極の膜厚は特に限定され
ず、薄膜トランジスタのソース・ドレイン領域５に打ち
込まれる不純物イオンを阻止する為に十分な厚さであれ
ばよい。例えば、前記ゲート電極に多結晶シリコンを用
いた場合の膜厚は、３５００Å以上あれば、１００ｋｅ
Ｖで打ち込まれる燐イオンを十分阻止できる。次に図３
（ｂ）に示すように、シリコン酸化膜を５０００Åの厚
さで堆積し第一の層間絶縁膜８を形成する。ソース・ド
レイン領域にＲＩＥを用いて異方性のエッチング条件で
２×２μｍサイズの微細なコンタクトホール９を開口し
た後、Ａｌにてソース電極配線１０を行なう。前記の異
方性のエッチング条件の一例として、エッチングガスに
ＣＨＦ3を用い、ガス流量２０ｓｃｃｍ、反応圧力１０
Ｐａ、ｒｆ出力１ｋＷの条件を用いることができる。次
に図３（ｃ）に示すように第二の層間絶縁膜としてポリ
イミド膜１１を硬化後の膜厚で１μｍとなるようにスピ
ンコーターを用いて塗布し、３００℃で熱硬化させる。
ポリイミド膜は、液晶表示装置用に充分な透光性や耐薬
品性を保証できるものであれば、特に限定されない。次
にシリコン酸化膜を２０００Åの厚さでプラズマＣＶＤ
法やスパッタ等を用いて堆積し第三の層間絶縁膜１２を
形成する。前記のシリコン酸化膜はポリイミドの耐熱性
を考慮して、３００℃以下で形成することが好ましい。
また、前記のシリコン酸化膜以外には、シリコン窒化膜
や酸化タンタルを用いることが可能である。次にレジス
トをマスクとして、第三の層間絶縁膜１２にコンタクト
を開ける。前記の第三の層間絶縁膜１２のコンタクトエ
ッチングは、ＲＩＥなどを用いた場合にコンタクトにテ
ーパーがつく等方性のエッチング条件を用いるか、ＨＦ
を用いてのウェットエッチングを行う。次に図３（ｄ）
に示すように、第三の層間絶縁膜１２をマスクとして、
前記のポリイミド膜１１をＲＩＥを用いて異方性エッチ
ング条件でエッチングを行い、コンタクト１３を開口す
る。前記のポリイミド膜１１のエッチング条件の一例と
しては、エッチングガスにＯ2を用い、ガス流量２０ｓ
ｃｃｍ、反応圧力１３Ｐａ、ｒｆ出力１ｋＷの条件をも
ちいることができる。前記のポリイミド膜１１のエッチ
ングにおいて、第一の層間絶縁膜のコンタクトホール９
のエッジ部がイオン衝撃効果により面取りされるため、
コンタクト形状は更に改善される。最後にインジウム錫
酸化物（ＩＴＯ）１４を１６００Åの厚さとなるように
スパッタ法で堆積し、ＲＩＥを用いてパターンニングす
る。
び図３を用いて説明する。図１は本発明の薄膜トランジ
スタおよびその製造方法の一実施例の平面図である。図
１において、ゲート配線１およびソース配線２、画素電
極３は各々異なる平面に形成されており、画素電極３
は、ゲート配線１およびソース配線２と部分的に重なっ
ている。図２は図１におけるＡ−Ａ´部の断面を示した
図である。薄膜トランジスタのチャネルとなる多結晶シ
リコン膜４、ソース・ドレイン領域５、ゲート絶縁膜
６、ゲート絶縁膜上に形成されたゲート電極７、前記の
ゲート電極７上にシリコン酸化膜やシリコン窒化膜で形
成された第一の層間絶縁膜８、第一の層間絶縁膜８およ
びゲート絶縁膜６にＲＩＥを用いて形成された微細なコ
ンタクトホール９、Ａｌなどの金属を用いて形成された
ソース電極１０、第二の層間絶縁膜であるポリイミド膜
１１、シリコン酸化膜やシリコン窒化膜、酸化タンタル
などを用いて形成された第三の層間絶縁膜１２、ＲＩＥ
を用いて第二の層間絶縁膜１１および第三の層間絶縁膜
１２に開口された微細なコンタクトホール１３、インジ
ウム錫酸化物（ＩＴＯ）１４などで形成された画素電極
を示す。次に本発明の薄膜トランジスタおよびその製造
方法の一実施例を図３（ａ）から（ｄ）の工程図を用い
て説明する。先ず図３（ａ）に示すようにガラスや石英
などの透明な絶縁基板に多結晶シリコン膜４を５００Å
から１０００Å程度の厚さで堆積し、パターンニングす
る。前記の絶縁基板の純度が低く、重金属などが多結晶
シリコン膜に拡散する危険性がある場合には、多結晶シ
リコン膜４を堆積する前にシリコン酸化膜を絶縁基板上
に堆積すればよい。次にシリコン酸化膜を１２００Åの
厚さで堆積しゲート絶縁膜６を形成するか、あるいは前
記の多結晶シリコン膜４を熱酸化させてゲート絶縁膜を
形成する。次にゲート電極７を形成し、イオン注入法を
用いてソース・ドレイン領域５を形成する。前記ゲート
電極としては、燐を含む多結晶シリコンや、Ｃｒ、Ｔ
ａ、Ａｌなどの金属、ＭｏＳｉ2などの珪化物などが用
いられる。また前記ゲート電極の膜厚は特に限定され
ず、薄膜トランジスタのソース・ドレイン領域５に打ち
込まれる不純物イオンを阻止する為に十分な厚さであれ
ばよい。例えば、前記ゲート電極に多結晶シリコンを用
いた場合の膜厚は、３５００Å以上あれば、１００ｋｅ
Ｖで打ち込まれる燐イオンを十分阻止できる。次に図３
（ｂ）に示すように、シリコン酸化膜を５０００Åの厚
さで堆積し第一の層間絶縁膜８を形成する。ソース・ド
レイン領域にＲＩＥを用いて異方性のエッチング条件で
２×２μｍサイズの微細なコンタクトホール９を開口し
た後、Ａｌにてソース電極配線１０を行なう。前記の異
方性のエッチング条件の一例として、エッチングガスに
ＣＨＦ3を用い、ガス流量２０ｓｃｃｍ、反応圧力１０
Ｐａ、ｒｆ出力１ｋＷの条件を用いることができる。次
に図３（ｃ）に示すように第二の層間絶縁膜としてポリ
イミド膜１１を硬化後の膜厚で１μｍとなるようにスピ
ンコーターを用いて塗布し、３００℃で熱硬化させる。
ポリイミド膜は、液晶表示装置用に充分な透光性や耐薬
品性を保証できるものであれば、特に限定されない。次
にシリコン酸化膜を２０００Åの厚さでプラズマＣＶＤ
法やスパッタ等を用いて堆積し第三の層間絶縁膜１２を
形成する。前記のシリコン酸化膜はポリイミドの耐熱性
を考慮して、３００℃以下で形成することが好ましい。
また、前記のシリコン酸化膜以外には、シリコン窒化膜
や酸化タンタルを用いることが可能である。次にレジス
トをマスクとして、第三の層間絶縁膜１２にコンタクト
を開ける。前記の第三の層間絶縁膜１２のコンタクトエ
ッチングは、ＲＩＥなどを用いた場合にコンタクトにテ
ーパーがつく等方性のエッチング条件を用いるか、ＨＦ
を用いてのウェットエッチングを行う。次に図３（ｄ）
に示すように、第三の層間絶縁膜１２をマスクとして、
前記のポリイミド膜１１をＲＩＥを用いて異方性エッチ
ング条件でエッチングを行い、コンタクト１３を開口す
る。前記のポリイミド膜１１のエッチング条件の一例と
しては、エッチングガスにＯ2を用い、ガス流量２０ｓ
ｃｃｍ、反応圧力１３Ｐａ、ｒｆ出力１ｋＷの条件をも
ちいることができる。前記のポリイミド膜１１のエッチ
ングにおいて、第一の層間絶縁膜のコンタクトホール９
のエッジ部がイオン衝撃効果により面取りされるため、
コンタクト形状は更に改善される。最後にインジウム錫
酸化物（ＩＴＯ）１４を１６００Åの厚さとなるように
スパッタ法で堆積し、ＲＩＥを用いてパターンニングす
る。
【０００６】
【発明の効果】本発明により、以下の効果がある。
【０００７】（１）．ポリイミド膜に形成された微細な
コンタクトホールの形状が改善され、良好なコンタクト
特性を得ることが可能になった。
コンタクトホールの形状が改善され、良好なコンタクト
特性を得ることが可能になった。
【０００８】（２）．ポリイミド膜上に形成された画素
電極をＲＩＥを用いて微細加工することが容易になり、
高精細な液晶表示装置が実現可能となった。
電極をＲＩＥを用いて微細加工することが容易になり、
高精細な液晶表示装置が実現可能となった。
【図１】 本発明の一実施例を示す平面図である。
【図２】 図１におけるＡ−Ａ´部の断面を示す断面
図である。
図である。
【図３】 本発明の一実施例を示す工程図である。
１．ゲート配線 ２．ソース配線 ３．画素電極 ４．多結晶シリコン膜 ５．ソース・ドレイン領域 ６．ゲート絶縁膜 ７．ゲート電極 ８．第一の層間絶縁膜 ９．コンタクトホール １０．ソース電極配線 １１．ポリイミド膜 １２．第三の層間絶縁膜 １３．コンタクトホール １４．インジウム錫酸化物
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/336
Claims (4)
- 【請求項１】 アクティブマトリックス液晶表示装置に
用いられる薄膜トランジスタにおいて、前記の薄膜トラ
ンジスタのゲート配線の上部に第一の層間絶縁膜を介し
てソース配線が形成され、前記のソース配線の上部に第
二の層間絶縁膜が形成され、前記の第二の層間絶縁膜の
上部に第三の層間絶縁膜が形成され、前記の第三の層間
絶縁膜の上部に画素電極が形成されており、前記の第三
の層間絶縁膜が等方的にエッチングされ、第二の層間絶
縁膜が異方的にエッチングされたコンタクトホールを用
いて前記の画素電極と薄膜トランジスタのドレイン部の
コンタクトが為されていることを特徴とする薄膜トラン
ジスタおよびその製造方法。 - 【請求項２】 前記の第二の層間絶縁膜が有機薄膜であ
り、前記の第三の層間絶縁膜が無機薄膜であることを特
徴とする請求項１に記載の薄膜トランジスタおよびその
製造方法。 - 【請求項３】 アクティブマトリックス液晶表示装置に
用いられる薄膜トランジスタにおいて、絶縁基板ないし
は絶縁膜上に多結晶シリコン層が形成されパターンニン
グされる工程と、次に前記の多結晶シリコン層の上部に
ゲート絶縁膜が形成される工程と、次にゲート電極が形
成される工程と、前記のゲート電極上に第一の層間絶縁
膜が形成される工程と、次に薄膜トランジスタのソース
・ドレイン部に反応性イオンエッチングを用いて微細な
コンタクトホールを開口する工程と、次にソース配線を
形成する工程と、次に前記のソース配線の上部に第二お
よび第三の層間絶縁膜が形成される工程と、次に前記の
第三の層間絶縁膜を等方的にエッチングし、第二の層間
絶縁膜を異方的にエッチングして薄膜トランジスタのド
レイン部にコンタクトホールを開口する工程と、次に薄
膜トランジスタのドレイン部に画素電極が堆積され、反
応性イオンエッチングを用いてパターンニングすること
を特徴とする薄膜トランジスタおよびその製造方法。 - 【請求項４】 前記の第二の層間絶縁膜が有機薄膜であ
り、前記の第三の層間絶縁膜が無機薄膜であることを特
徴とする請求項３に記載の薄膜トランジスタおよびその
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20086293A JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0756190A true JPH0756190A (ja) | 1995-03-03 |
| JP3309509B2 JP3309509B2 (ja) | 2002-07-29 |
Family
ID=16431466
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20086293A Expired - Lifetime JP3309509B2 (ja) | 1993-08-12 | 1993-08-12 | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309509B2 (ja) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249330B1 (en) * | 1997-09-30 | 2001-06-19 | Sanyo Electric Co., Ltd. | Display device and manufacturing method |
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| US6653178B2 (en) * | 2001-02-02 | 2003-11-25 | International Business Machines Corporation | Thin film transistor and method for manufacturing the same |
| JP2004046110A (ja) * | 2002-05-13 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2004056099A (ja) * | 2002-05-17 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | 窒化珪素膜、並びに半導体装置及びその作製方法 |
| JP2005115392A (ja) * | 2004-11-05 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型ｅｌ表示装置 |
| KR100778834B1 (ko) * | 2000-02-21 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
| EP1788425A4 (en) * | 2004-08-24 | 2009-06-03 | Sharp Kk | Active matrix substrate and display unit provided with it |
| JP2010166063A (ja) * | 2002-05-13 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US7893439B2 (en) | 2002-05-17 | 2011-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
-
1993
- 1993-08-12 JP JP20086293A patent/JP3309509B2/ja not_active Expired - Lifetime
Cited By (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6249330B1 (en) * | 1997-09-30 | 2001-06-19 | Sanyo Electric Co., Ltd. | Display device and manufacturing method |
| US9910334B2 (en) | 1999-02-23 | 2018-03-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| US9431431B2 (en) | 1999-02-23 | 2016-08-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and fabrication method thereof |
| KR100317625B1 (ko) * | 1999-05-25 | 2001-12-22 | 구본준, 론 위라하디락사 | 박막트랜지스터의 제조방법 |
| KR100778834B1 (ko) * | 2000-02-21 | 2007-11-22 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 제조 방법 및 그를 이용한 액정표시소자제조방법 |
| US6653178B2 (en) * | 2001-02-02 | 2003-11-25 | International Business Machines Corporation | Thin film transistor and method for manufacturing the same |
| US10700106B2 (en) | 2002-04-09 | 2020-06-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US8835271B2 (en) | 2002-04-09 | 2014-09-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10083995B2 (en) | 2002-04-09 | 2018-09-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US10050065B2 (en) | 2002-04-09 | 2018-08-14 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US10854642B2 (en) | 2002-04-09 | 2020-12-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9666614B2 (en) | 2002-04-09 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US11101299B2 (en) | 2002-04-09 | 2021-08-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor display device |
| US9406806B2 (en) | 2002-04-09 | 2016-08-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| US9105727B2 (en) | 2002-04-09 | 2015-08-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor element and display device using the same |
| JP2014178698A (ja) * | 2002-05-13 | 2014-09-25 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9966390B2 (en) | 2002-05-13 | 2018-05-08 | Semicondutcor Energy Laboratory Co., LTD. | Display device |
| JP2015019074A (ja) * | 2002-05-13 | 2015-01-29 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| JP2014059574A (ja) * | 2002-05-13 | 2014-04-03 | Semiconductor Energy Lab Co Ltd | 表示装置、携帯情報端末、携帯電話 |
| US9165991B2 (en) | 2002-05-13 | 2015-10-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2004046110A (ja) * | 2002-05-13 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| JP2012230383A (ja) * | 2002-05-13 | 2012-11-22 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| US9508756B2 (en) | 2002-05-13 | 2016-11-29 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2010166063A (ja) * | 2002-05-13 | 2010-07-29 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2014160823A (ja) * | 2002-05-13 | 2014-09-04 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US9847355B2 (en) | 2002-05-17 | 2017-12-19 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film, and semiconductor device |
| US7893439B2 (en) | 2002-05-17 | 2011-02-22 | Semiconductor Energy Laboratory Co., Ltd. | Silicon nitride film and semiconductor device |
| US10133139B2 (en) | 2002-05-17 | 2018-11-20 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US10527903B2 (en) | 2002-05-17 | 2020-01-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| JP2004056099A (ja) * | 2002-05-17 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | 窒化珪素膜、並びに半導体装置及びその作製方法 |
| JP2013077011A (ja) * | 2002-05-17 | 2013-04-25 | Semiconductor Energy Lab Co Ltd | 表示装置 |
| US11422423B2 (en) | 2002-05-17 | 2022-08-23 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US7864281B2 (en) | 2004-08-24 | 2011-01-04 | Sharp Kabushiki Kaisha | Active matrix substrate and display unit provided with it |
| EP1788425A4 (en) * | 2004-08-24 | 2009-06-03 | Sharp Kk | Active matrix substrate and display unit provided with it |
| JP2005115392A (ja) * | 2004-11-05 | 2005-04-28 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス型ｅｌ表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309509B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8558981B2 (en) | Display device and manufacturing method therefor | |
| JP3510681B2 (ja) | 薄膜トランジスタ・アセンブリを製造する方法 | |
| JPH0756190A (ja) | 薄膜トランジスタおよびその製造方法 | |
| US6096572A (en) | Manufacturing method and semiconductor device with low contact resistance between transparent electrode and pad electrode | |
| JPH09265113A (ja) | アクティブマトリクス型液晶表示装置およびその製造方 法 | |
| US5968850A (en) | Wiring using chromium nitride and methods of fabrication therefor, liquid crystal display panels using the same wiring and methods of fabrication therefor | |
| US5008218A (en) | Method for fabricating a thin film transistor using a silicide as an etch mask | |
| US6291255B1 (en) | TFT process with high transmittance | |
| JP3349356B2 (ja) | 薄膜トランジスタおよびその製造方法 | |
| US20040178412A1 (en) | Thin film transistor and method of manufacturing the same and display apparatus using the transistor | |
| EP0936668B1 (en) | Method of producing thin film transistor | |
| JP3346324B2 (ja) | エッチング方法 | |
| JPH09129732A (ja) | 半導体装置の製造方法 | |
| JP2881868B2 (ja) | 薄膜トランジスタ液晶ディスプレイの製造方法 | |
| JP3082288B2 (ja) | 薄膜メモリトランジスタ及びその製造方法 | |
| JPH11135797A (ja) | 積層膜の形状加工方法およびそれを利用した薄膜トランジスタの製造方法 | |
| JP2522014B2 (ja) | 透明電極の形成方法 | |
| KR100678730B1 (ko) | 액정 디스플레이 패널에서 식각 공정 마진의 확보방법 | |
| JP3161466B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2001005033A (ja) | 液晶表示装置及びその製造方法 | |
| JPH05206086A (ja) | 薄膜のエッチング方法 | |
| JP3007994B2 (ja) | Ｍｏｓ半導体装置の製造方法 | |
| KR100341129B1 (ko) | 박막 트랜지스터-액정 표시 장치의 제조방법 | |
| JP2004134668A (ja) | 素子基板およびこれを用いた表示装置 | |
| JP2000332029A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090524 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100524 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110524 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120524 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130524 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140524 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term |