JPH0757097B2 - 多重化電流形インバ−タ装置 - Google Patents
多重化電流形インバ−タ装置Info
- Publication number
- JPH0757097B2 JPH0757097B2 JP60097807A JP9780785A JPH0757097B2 JP H0757097 B2 JPH0757097 B2 JP H0757097B2 JP 60097807 A JP60097807 A JP 60097807A JP 9780785 A JP9780785 A JP 9780785A JP H0757097 B2 JPH0757097 B2 JP H0757097B2
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- phase difference
- pattern
- inverters
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/42—Conversion of DC power input into AC power output without possibility of reversal
- H02M7/44—Conversion of DC power input into AC power output without possibility of reversal by static converters
- H02M7/48—Conversion of DC power input into AC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明はパルス幅変調制御されることによつて正弦波状
の交流電流を出力する多重化電流形インバータ装置に関
する。
の交流電流を出力する多重化電流形インバータ装置に関
する。
交流電動機を駆動するインバータとして電流形インバー
タは多く用いられている。電流形インバータには矩形波
電流を出力するものと正弦波電流を出力するものとがあ
る。正弦波電流を出力する電流形インバータは高調波を
低減できるため交流電動機の駆動に好適であるという理
由が注目されている。
タは多く用いられている。電流形インバータには矩形波
電流を出力するものと正弦波電流を出力するものとがあ
る。正弦波電流を出力する電流形インバータは高調波を
低減できるため交流電動機の駆動に好適であるという理
由が注目されている。
本出願人は先に特願昭56−186816号（特開昭58−89073
号）として正弦波電流を出力する電流形インバータを提
案している。
号）として正弦波電流を出力する電流形インバータを提
案している。
この電流形インバータは自己消弧素子をグレーツ結線
し、その直流入力側に直流電流平滑のための直流リアク
トルを接続し、かつ交流出力側に自己消弧素子のスイツ
チング時に発生する過電圧を吸収するための平滑コンデ
ンサを接続した構成になつている。ところで、このよう
な電流形インバータを実用化するには大容量化すること
が必要となる。インバータを大容量化するにはインバー
タを構成する自己消弧素子の容量を大きくすることによ
つて実現できる。自己消弧素子の大容量化は素子を直並
列接続するなどして行える。しかし、各素子がしや断し
なければならない電流値はインバータ容量の増加ととも
に大きくなる。このため、過電圧吸収用に設けた平滑コ
ンデンサの容量は電流側に比例して大きくなる。また、
インバータの出力電流に含まれる高調波を低減し、正弦
波に近い波形を得るためには自己消弧素子のスイツチン
グ周波数を高くしなければならない。スイツチング周波
数を高くすると素子のスイツチング損失が大きくなる。
素子の大容量化に伴いスイツチング損失も大きくなるの
で、スイツチング周波数を高くするにも限界がある。そ
のため、正弦波出力電流に多くの高調波を含むようにな
る。
し、その直流入力側に直流電流平滑のための直流リアク
トルを接続し、かつ交流出力側に自己消弧素子のスイツ
チング時に発生する過電圧を吸収するための平滑コンデ
ンサを接続した構成になつている。ところで、このよう
な電流形インバータを実用化するには大容量化すること
が必要となる。インバータを大容量化するにはインバー
タを構成する自己消弧素子の容量を大きくすることによ
つて実現できる。自己消弧素子の大容量化は素子を直並
列接続するなどして行える。しかし、各素子がしや断し
なければならない電流値はインバータ容量の増加ととも
に大きくなる。このため、過電圧吸収用に設けた平滑コ
ンデンサの容量は電流側に比例して大きくなる。また、
インバータの出力電流に含まれる高調波を低減し、正弦
波に近い波形を得るためには自己消弧素子のスイツチン
グ周波数を高くしなければならない。スイツチング周波
数を高くすると素子のスイツチング損失が大きくなる。
素子の大容量化に伴いスイツチング損失も大きくなるの
で、スイツチング周波数を高くするにも限界がある。そ
のため、正弦波出力電流に多くの高調波を含むようにな
る。
一方、インバータ装置を大容量化するにはインバータを
複数台並列接続して多重化することによつても達つせら
れる。例えば、特公昭59−20270号公報に記載されてい
るように、２台以上のサイリスタ式電流形インバータの
出力端を並列接続し、各々のインバータの点弧位相をず
らして与える方法である。この方法の場合、各電流形イ
ンバータの電流は120度幅の方形波電流であるため、ス
イツチング素子のスイツチング周波数は多重化の台数に
よらず一定となる。しかし、出力電流は方形波電流が重
畳され階段状となる。このため、出力電流にはやはり多
くの高調波を含むことになる。高調波成分をさらに低減
するためにはさらに多くのインバータを並列接続しなけ
ればならなくなる。また、出力電流が階段状である以上
高調波を十分に低減できない。
複数台並列接続して多重化することによつても達つせら
れる。例えば、特公昭59−20270号公報に記載されてい
るように、２台以上のサイリスタ式電流形インバータの
出力端を並列接続し、各々のインバータの点弧位相をず
らして与える方法である。この方法の場合、各電流形イ
ンバータの電流は120度幅の方形波電流であるため、ス
イツチング素子のスイツチング周波数は多重化の台数に
よらず一定となる。しかし、出力電流は方形波電流が重
畳され階段状となる。このため、出力電流にはやはり多
くの高調波を含むことになる。高調波成分をさらに低減
するためにはさらに多くのインバータを並列接続しなけ
ればならなくなる。また、出力電流が階段状である以上
高調波を十分に低減できない。
本発明の目的は、多重化電流形インバータ装置の高調波
の低減と装置の小型化にある。
の低減と装置の小型化にある。
本発明は、自己消弧素子をグレーツ結線して構成される
インバータを少なくとも２台備え、前記各インバータの
交流出力側は接続される負荷に対して並列接続され、前
記各インバータの直流入力側の同一極性同志間は各交流
リアクトルで接続され、該各交流リアクトルの中間点よ
り直流リアクトルを介して直流電力が供給されてなる主
回路部と、少なくとも前記インバータの出力周波数を指
令する出力周波数指令にしたがって一周期毎に予め定め
たパルス幅変調パターン信号を発生するPWMパターン発
生回路、前記パルス幅変調パターン信号を入力として前
記各インバータの同一相アームの自己消弧素子をオンオ
フ制御するパルスパターン制御信号に位相差を付加する
位相差付加回路、該位相差付加回路で各インバータ間で
位相差が付加された制御信号に基づいて前記各インバー
タの自己消弧素子を駆動させるゲート回路とからなる制
御回路部とを具備したことを特徴とする。
インバータを少なくとも２台備え、前記各インバータの
交流出力側は接続される負荷に対して並列接続され、前
記各インバータの直流入力側の同一極性同志間は各交流
リアクトルで接続され、該各交流リアクトルの中間点よ
り直流リアクトルを介して直流電力が供給されてなる主
回路部と、少なくとも前記インバータの出力周波数を指
令する出力周波数指令にしたがって一周期毎に予め定め
たパルス幅変調パターン信号を発生するPWMパターン発
生回路、前記パルス幅変調パターン信号を入力として前
記各インバータの同一相アームの自己消弧素子をオンオ
フ制御するパルスパターン制御信号に位相差を付加する
位相差付加回路、該位相差付加回路で各インバータ間で
位相差が付加された制御信号に基づいて前記各インバー
タの自己消弧素子を駆動させるゲート回路とからなる制
御回路部とを具備したことを特徴とする。
第１図に本発明の一実施例を示す。第１図は二重化した
例を示している。
例を示している。
第１図において、インバータINV1とインバータINV2は交
流リアクトル3,4を介して並列接続されている。交流リ
アクトル３の中間タツプは直流リアクトル２を介して直
流電源１の正側に接続され、また、交流リアクトル４の
中間タツプに直流電源１の負側に接続している。並列接
続されたINV1,2の交流出力端には負荷５と平滑コンデン
サ６〜８が接続されている。コンデンサ６〜８はインバ
ータINV1,INV2のスイツチング時に負荷５のリアクタン
ス成分等に貯えられたエネルギーにより発生するサージ
電圧を吸収する。インバータINV1,2は各々グレーツ結線
されたゲートターンオフサイリスタ（以下GTOと略す）
９〜14及び15〜20で構成されている。GTO9〜20はゲート
制御回路21よりゲート信号UP1,VP1,WP1,UN1,VN1,WN1,U
P2,VP2,WP2,UN2,VN2,WN2を供給される。
流リアクトル3,4を介して並列接続されている。交流リ
アクトル３の中間タツプは直流リアクトル２を介して直
流電源１の正側に接続され、また、交流リアクトル４の
中間タツプに直流電源１の負側に接続している。並列接
続されたINV1,2の交流出力端には負荷５と平滑コンデン
サ６〜８が接続されている。コンデンサ６〜８はインバ
ータINV1,INV2のスイツチング時に負荷５のリアクタン
ス成分等に貯えられたエネルギーにより発生するサージ
電圧を吸収する。インバータINV1,2は各々グレーツ結線
されたゲートターンオフサイリスタ（以下GTOと略す）
９〜14及び15〜20で構成されている。GTO9〜20はゲート
制御回路21よりゲート信号UP1,VP1,WP1,UN1,VN1,WN1,U
P2,VP2,WP2,UN2,VN2,WN2を供給される。
第２図にゲート制御回路21の一例構成を示す。第２図に
おいて、PWMパターン発生回路211は周波数指令ｆ＊で応
じた周波数でPWMパターン信号Ｐを発生し位相差付加回
路213に加える。位相差付加回路213にはパターン信号Ｐ
をノツト回路211より反転した反転PWMパターン信号も
加えられる。PWMパターン信号Ｐは高調波成分が最小と
なるように予め設定される。パターンP,に位相差付加
回路213はパターン信号P,基にづき位相差を有するパ
ターン信号P1,P2,1,２を出力する。パターン信号P1
はP2よりπ/6進み、またパターン信号１は２よりπ
/6遅れたものとする。この４個のパターン信号P1,P1,
2,２の組合せで１アーム分のゲート信号を構成する位
相差付加回路213はパターン信号を12アーム分の48個だ
け発生しゲート信号パターン合成回路214に加える。ゲ
ート信号パターン合成回路214はインバータINV1用のゲ
ート信号UP1,VP1,WP1,UN1,VN1,WN1とインバータINV2用
のゲート信号UP2,VP2,WP2,UN2,VN2,WN2を作成し、それ
ぞれゲート回路215,216を経て各インバータINV1,INV2に
加える。
おいて、PWMパターン発生回路211は周波数指令ｆ＊で応
じた周波数でPWMパターン信号Ｐを発生し位相差付加回
路213に加える。位相差付加回路213にはパターン信号Ｐ
をノツト回路211より反転した反転PWMパターン信号も
加えられる。PWMパターン信号Ｐは高調波成分が最小と
なるように予め設定される。パターンP,に位相差付加
回路213はパターン信号P,基にづき位相差を有するパ
ターン信号P1,P2,1,２を出力する。パターン信号P1
はP2よりπ/6進み、またパターン信号１は２よりπ
/6遅れたものとする。この４個のパターン信号P1,P1,
2,２の組合せで１アーム分のゲート信号を構成する位
相差付加回路213はパターン信号を12アーム分の48個だ
け発生しゲート信号パターン合成回路214に加える。ゲ
ート信号パターン合成回路214はインバータINV1用のゲ
ート信号UP1,VP1,WP1,UN1,VN1,WN1とインバータINV2用
のゲート信号UP2,VP2,WP2,UN2,VN2,WN2を作成し、それ
ぞれゲート回路215,216を経て各インバータINV1,INV2に
加える。
第４図にPWMパターン信号P1,P2,1,２とゲート信号
の関係を示す。第４図はインバータ周波数の２周忌A,B
を24等分し、期間１〜24として示している。例えば、UP
アームについてみると、期間ＡにおいてインバータINV1
にはP1と２を加え、INV2にはP2とび１を加える。期
間Ｂにおいては逆にINV1にP2とび１を加え、INV2には
P1と２を加える。他のアームVP,WP,UN,VN,WNについて
も、位相は異なるが全く同様の関係になる。
の関係を示す。第４図はインバータ周波数の２周忌A,B
を24等分し、期間１〜24として示している。例えば、UP
アームについてみると、期間ＡにおいてインバータINV1
にはP1と２を加え、INV2にはP2とび１を加える。期
間Ｂにおいては逆にINV1にP2とび１を加え、INV2には
P1と２を加える。他のアームVP,WP,UN,VN,WNについて
も、位相は異なるが全く同様の関係になる。
第３図に第４図の関係でゲート信号を発生するためのPW
Mパターン発生回路211、位相差付加回路213およびパタ
ーン合成回路214の具体例を示す。PWMパターン発生回路
211は周波数指令ｆ＊に応じた周波数で発振する発振器9
1、カウンタ92およびPWMパターン信号Ｐを記憶している
メモリ93とで構成される。また、位相差付加回路213は2
4進リングカウンタ94と48個のアンド回路ANDで構成さ
れ、ゲート信号パターン合成回路214は２台のインバー
タのアーム数に相当する12個のオア回路ORで構成され
る。インバータ周波数指令＊に応じて発振器91より発生
するクロツク信号をカウンタ92でカウントし、カウント
値をメモリ93と24進リングカウンタ94の入力信号とす
る。カウンタ92は一定値だけカウントすると零にリセツ
トされる。24進リングカウンタは分配信号R1〜R24を出
力する。
Mパターン発生回路211、位相差付加回路213およびパタ
ーン合成回路214の具体例を示す。PWMパターン発生回路
211は周波数指令ｆ＊に応じた周波数で発振する発振器9
1、カウンタ92およびPWMパターン信号Ｐを記憶している
メモリ93とで構成される。また、位相差付加回路213は2
4進リングカウンタ94と48個のアンド回路ANDで構成さ
れ、ゲート信号パターン合成回路214は２台のインバー
タのアーム数に相当する12個のオア回路ORで構成され
る。インバータ周波数指令＊に応じて発振器91より発生
するクロツク信号をカウンタ92でカウントし、カウント
値をメモリ93と24進リングカウンタ94の入力信号とす
る。カウンタ92は一定値だけカウントすると零にリセツ
トされる。24進リングカウンタは分配信号R1〜R24を出
力する。
インバータINV1,INV2のGTO9,15に加えられるゲート信号
UP1,UP2は次式によつて得られる。
UP1,UP2は次式によつて得られる。
ゲート信号UP1 Ａ期間 UP1＝Ｐ・R1＋R2＋R3＋R4＋R5＋・R6 ＝R1＋R3＋R4＋２ Ｂ期間 UP1＝Ｐ・R14＋R15＋R16＋・R17 ＝R2＋R15＋R16＋１ ゲート信号UP1 Ａ期間 UP2＝Ｐ・R2＋R3＋R4＋・R5 ＝P2＋R3＋R4＋１ Ｂ期間 UP2＝Ｐ・R13＋R14＋R15＋R16 ＋R17＋・R18 ＝P1＋R15＋R16＋２ ゲート信号UP1とUP2の関係を図示すると第５図のように
なる。パターン信号P1はパターン信号P2よりπ/6だけ進
み、パターン信号１はパターン信号２よりπ/6遅れ
た関係となつている。以下、他のアームについても全く
同様に第４図関係に従つてゲート信号を得ると、第６図
に示す如きゲート信号UP1,VP1,WP1,UN1,VN1,WN1,UP2,V
P2,WP2,UN2,VN2,WN2が得られる。第６図にはこのように
して得られたゲート信号に従いGTO9〜20をスイツチング
させた時のPWM制御電流波形iIU,iIV,iIWと出力電流波形
iU,iV,iWも示してある。第６図に示す期間1,2を拡大し
て第７図に示す。期間１の始まる時点をt0、ゲート信号
WP1がLowレベルへ変化し、ゲート信号UP1がHighレベル
へ変化する時点をt1、信号WP1がHighレベルに変化し信
号UP1がLowレベルへ変化する時点をt2とし以下順次t3〜
t10とする。各期間におけるインバータINV1,INV2の動作
は第８図のようになる。第８図（ａ）においてはGTO11,
13,17,19がオンしており、電流Idはループ1,ループ２を
流れる。それぞれのループ1,2には直流電流Idの1/2の電
流が流れ、Ｕ相PWM制御電流iIUは零である。次に、GTO9
をオンし、11をオフすると電流Idは第８図（ｂ）に示す
ようにループ2,ループ３を流れる。この時は、 となる。第７図の期間１では以下第８図（ａ），（ｂ）
の動作を繰り返す。次に期間２に移り、t6時点でGTO15
がオンし、17がオフする。動作状態は第８図（ｃ）のよ
うになり、Ｕ相PWM制御電流iIUはループ３とループ４の
電流Id/2が重畳され直流電流Idに等しい電流となる。以
下、期間２では第８図（ｂ），（ｃ）の動作を繰り返
す。インバータの動作周波数の一周期におけるPWM制御
電流iIUは第６図に示す如く階段状の電流となる。各GTO
9〜20のスイツチング時に発生する過電圧を吸収するた
めに設けているコンデンサ６〜８はフイルタとしての効
果を有する。従つて、PWM制御電流iIUに含まれる高調波
電流はコンデンサ６〜８に吸収される。したがつて、出
力電流iUはほぼ正弦波になる。
なる。パターン信号P1はパターン信号P2よりπ/6だけ進
み、パターン信号１はパターン信号２よりπ/6遅れ
た関係となつている。以下、他のアームについても全く
同様に第４図関係に従つてゲート信号を得ると、第６図
に示す如きゲート信号UP1,VP1,WP1,UN1,VN1,WN1,UP2,V
P2,WP2,UN2,VN2,WN2が得られる。第６図にはこのように
して得られたゲート信号に従いGTO9〜20をスイツチング
させた時のPWM制御電流波形iIU,iIV,iIWと出力電流波形
iU,iV,iWも示してある。第６図に示す期間1,2を拡大し
て第７図に示す。期間１の始まる時点をt0、ゲート信号
WP1がLowレベルへ変化し、ゲート信号UP1がHighレベル
へ変化する時点をt1、信号WP1がHighレベルに変化し信
号UP1がLowレベルへ変化する時点をt2とし以下順次t3〜
t10とする。各期間におけるインバータINV1,INV2の動作
は第８図のようになる。第８図（ａ）においてはGTO11,
13,17,19がオンしており、電流Idはループ1,ループ２を
流れる。それぞれのループ1,2には直流電流Idの1/2の電
流が流れ、Ｕ相PWM制御電流iIUは零である。次に、GTO9
をオンし、11をオフすると電流Idは第８図（ｂ）に示す
ようにループ2,ループ３を流れる。この時は、 となる。第７図の期間１では以下第８図（ａ），（ｂ）
の動作を繰り返す。次に期間２に移り、t6時点でGTO15
がオンし、17がオフする。動作状態は第８図（ｃ）のよ
うになり、Ｕ相PWM制御電流iIUはループ３とループ４の
電流Id/2が重畳され直流電流Idに等しい電流となる。以
下、期間２では第８図（ｂ），（ｃ）の動作を繰り返
す。インバータの動作周波数の一周期におけるPWM制御
電流iIUは第６図に示す如く階段状の電流となる。各GTO
9〜20のスイツチング時に発生する過電圧を吸収するた
めに設けているコンデンサ６〜８はフイルタとしての効
果を有する。従つて、PWM制御電流iIUに含まれる高調波
電流はコンデンサ６〜８に吸収される。したがつて、出
力電流iUはほぼ正弦波になる。
以上のような動作を行い正弦波電流を出力して負荷５に
供給するのであるが、スイツチング周波数を高くしなく
とも正弦波にでき、かつ平滑コンデンサ６〜８の容量を
低減できることを第９図を参照して説明する。
供給するのであるが、スイツチング周波数を高くしなく
とも正弦波にでき、かつ平滑コンデンサ６〜８の容量を
低減できることを第９図を参照して説明する。
第１図の実施例では第６図に示すように簡単のためイン
バータ動作周波数の１周期当たりの各アームのゲート信
号のパルス数を５としている。本発明と先行技術として
掲げた特開昭58−89073号において、PWMパターンのパル
ス数Ｍを５とした時の各々PWM制御電流波形を第９図
（ａ），（ｂ）に示す。第９図（ａ），（ｂ）において
GTOのスイツチング周波数は等しいが、図から明らかな
ようにPWM制御電流iIUの波形は第９図（ａ）に示す本発
明の方がより正弦波に近くなる。第９図（ｂ）に示す従
来の電流iIUを本発明同程度に正弦波に近づけるために
は発明者達の実験結果によるとＭ＝９程度にしなければ
ならなかつた。実験結果ではGTOのスイツチング周波数
がほぼ本発明の２倍となる。このことは、従来方式で得
られる電流波形iIUと同程度の波形を得るには、本発明
の場合、各GTOのスイツチング周波数を1/2に低減できる
ということを意味する。さらに、多重化するインバータ
の台数がｎの場合には、各GTOのスイツチング周波数を1
/nに低減できる。従つて、使用する各素子の許容スイツ
チング周波数は1/nでよいため、インバータ装置の低コ
スト化を図ることができる。
バータ動作周波数の１周期当たりの各アームのゲート信
号のパルス数を５としている。本発明と先行技術として
掲げた特開昭58−89073号において、PWMパターンのパル
ス数Ｍを５とした時の各々PWM制御電流波形を第９図
（ａ），（ｂ）に示す。第９図（ａ），（ｂ）において
GTOのスイツチング周波数は等しいが、図から明らかな
ようにPWM制御電流iIUの波形は第９図（ａ）に示す本発
明の方がより正弦波に近くなる。第９図（ｂ）に示す従
来の電流iIUを本発明同程度に正弦波に近づけるために
は発明者達の実験結果によるとＭ＝９程度にしなければ
ならなかつた。実験結果ではGTOのスイツチング周波数
がほぼ本発明の２倍となる。このことは、従来方式で得
られる電流波形iIUと同程度の波形を得るには、本発明
の場合、各GTOのスイツチング周波数を1/2に低減できる
ということを意味する。さらに、多重化するインバータ
の台数がｎの場合には、各GTOのスイツチング周波数を1
/nに低減できる。従つて、使用する各素子の許容スイツ
チング周波数は1/nでよいため、インバータ装置の低コ
スト化を図ることができる。
また、多重化した場合、各素子がしや断すべき直流電流
値は、多重化しない場合の1/nでよいため、スイツチン
グ時に発生する過電圧を吸収するために設けたコンデン
サ６〜８の容量も1/nにできる。
値は、多重化しない場合の1/nでよいため、スイツチン
グ時に発生する過電圧を吸収するために設けたコンデン
サ６〜８の容量も1/nにできる。
さらに、第１図の実施例によれば第３図に示すように期
間A,Bの４πを１周期とした動作を行うため、インバー
タINV1,2の直流入力電圧は期間A,Bの平均値が等しくな
り、直流電源を共通化できる。直流入力電圧の瞬時値は
異なるが、この分リアクトル3,4で吸収することができ
るので、インバータINV1,2の直流入力電流をバランスさ
せることができる。また、リアクトル3,4には交番電圧
が印加されるため、２が直流リアクトルであるのに対し
交流リアクトルを用いることができる。
間A,Bの４πを１周期とした動作を行うため、インバー
タINV1,2の直流入力電圧は期間A,Bの平均値が等しくな
り、直流電源を共通化できる。直流入力電圧の瞬時値は
異なるが、この分リアクトル3,4で吸収することができ
るので、インバータINV1,2の直流入力電流をバランスさ
せることができる。また、リアクトル3,4には交番電圧
が印加されるため、２が直流リアクトルであるのに対し
交流リアクトルを用いることができる。
以上本発明によれば、インバータの並列多重化に際し
て、主回路の直流電源部の共通化により小型化ができ、
さらに各インバータのパルスパターンに位相差を付加す
ることにより高調波の低減ができるという効果が得られ
る。
て、主回路の直流電源部の共通化により小型化ができ、
さらに各インバータのパルスパターンに位相差を付加す
ることにより高調波の低減ができるという効果が得られ
る。
なお、以上の実施例ではスイツチング素子としてはGTO
を用いているが、逆耐圧を有する素子ならば使用可能
で、逆耐圧を有しない素子、例えばMOSFET、バイポーラ
トランジスタ等を使用する場合にはこれらに直列ダイオ
ードを接続した複合素子を用いても全く同様の効果を得
ることができる。
を用いているが、逆耐圧を有する素子ならば使用可能
で、逆耐圧を有しない素子、例えばMOSFET、バイポーラ
トランジスタ等を使用する場合にはこれらに直列ダイオ
ードを接続した複合素子を用いても全く同様の効果を得
ることができる。
また、以上の実施例では、自己消弧素子を用いた電流形
インバータ装置２台の多重化に関するが、３台以上のイ
ンバータ装置の多重化についても全く同様の方法で実現
できる。
インバータ装置２台の多重化に関するが、３台以上のイ
ンバータ装置の多重化についても全く同様の方法で実現
できる。
さらに、平滑コンデンサはシター結線でなくデルタ結線
したものでもよいのは明らかなことである。
したものでもよいのは明らかなことである。
第１図は本発明の一実施例を示す構成図、第２図はゲー
ト制御回路の一例構成図、第３図は第２図の要部詳細
図、第４図はパルス幅変調パターン信号とゲート信号の
関係を示す図、第５図はゲート信号の波形図、第６図は
動作説明図の波形図、第７図は第６図の一部拡大図、第
８図は動作説明用の回路図、第９図は本発明の効果を説
明するための波形図である。 1,25……直流電源、3,4……交流リアクトル、２……直
流リアクトル、５……負荷、6,7,8……コンデンサ、９
〜20……自己消弧素子、21……ゲート制御回路。
ト制御回路の一例構成図、第３図は第２図の要部詳細
図、第４図はパルス幅変調パターン信号とゲート信号の
関係を示す図、第５図はゲート信号の波形図、第６図は
動作説明図の波形図、第７図は第６図の一部拡大図、第
８図は動作説明用の回路図、第９図は本発明の効果を説
明するための波形図である。 1,25……直流電源、3,4……交流リアクトル、２……直
流リアクトル、５……負荷、6,7,8……コンデンサ、９
〜20……自己消弧素子、21……ゲート制御回路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 植田 明照 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 鈴木 勝徳 茨城県日立市久慈町4026番地 株式会社日 立製作所日立研究所内 (72)発明者 佐々木 和彦 茨城県勝田市市毛1070番地 株式会社日立 製作所水戸工場内 (56)参考文献 特開 昭56−86077（ＪＰ，Ａ) 特開 昭59−132780（ＪＰ，Ａ) 特開 昭55−79684（ＪＰ，Ａ)
Claims (3)
- 【請求項１】自己消弧素子をグレーツ結線して構成され
るインバータを少なくとも２台備え、前記各インバータ
の交流出力側は接続される負荷に対して並列接続され、
前記各インバータの直流入力側の同一極性同志間は各交
流リアクトルで接続され、該各交流リアクトルの中間点
より直流リアクトルを介して直流電力が供給されてなる
主回路部と、 少なくとも前記インバータの出力周波数を指令する出力
周波数指令にしたがって一周期毎に予め定めたパルス幅
変調パターン信号を発生するPWMパターン発生回路、前
記パルス幅変調パターン信号を入力として前記各インバ
ータの同一相アームの自己消弧素子をオンオフ制御する
パルスパターン制御信号に位相差を付加する位相差付加
回路、該位相差付加回路で各インバータ間で位相差が付
加された制御信号に基づいて前記各インバータの自己消
弧素子を駆動させるゲート回路とからなる制御回路部と
を具備したことを特徴とする多重化電流形インバータ装
置。 - 【請求項２】特許請求の範囲第１項記載の前記位相差付
加回路において、 前記各インバータの同一相アームの180度区間における
パルスパターンは、どちらか一方のインバータのパルス
パターンは他方のインバータのパルスパターンに対して
始まりは30度遅れ、終わりは30度進めさせるようにした
ことを特徴とする多重化電流形インバータ装置。 - 【請求項３】特許請求の範囲第２項において、 前記各インバータ間での位相差の進み遅れの付加は、イ
ンバータ出力周波数の少なくとも一周期毎にインバータ
単位で順次変化させるようにしたことを特徴とする多重
化電流形インバータ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097807A JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60097807A JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61258676A JPS61258676A (ja) | 1986-11-17 |
| JPH0757097B2 true JPH0757097B2 (ja) | 1995-06-14 |
Family
ID=14202039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60097807A Expired - Lifetime JPH0757097B2 (ja) | 1985-05-10 | 1985-05-10 | 多重化電流形インバ−タ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0757097B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4497409B2 (ja) * | 2004-08-03 | 2010-07-07 | 株式会社ミヤデン | 高周波加熱用インバータ装置 |
| JP2011200099A (ja) * | 2009-08-31 | 2011-10-06 | Sanyo Electric Co Ltd | インバータおよびそれを搭載した電力変換装置 |
| JP5370848B2 (ja) * | 2009-11-30 | 2013-12-18 | 東芝三菱電機産業システム株式会社 | 自励式無効電力補償装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6052670B2 (ja) * | 1979-12-12 | 1985-11-20 | 富士電機株式会社 | 多重化電流形インバ−タの制御方法 |
| EP0111088B1 (de) * | 1982-11-03 | 1987-01-14 | BBC Brown Boveri AG | Stromrichter |
-
1985
- 1985-05-10 JP JP60097807A patent/JPH0757097B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61258676A (ja) | 1986-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11456679B2 (en) | Voltage level multiplier module for multilevel power converters | |
| Mokrytzki | Pulse width modulated inverters for ac motor drives | |
| US6058031A (en) | Five level high power motor drive converter and control system | |
| Ahmed et al. | A new configuration of single-phase symmetrical PWM AC chopper voltage controller | |
| Sirisukprasert et al. | Optimum harmonic reduction with a wide range of modulation indexes for multilevel converters | |
| Schibli et al. | A three-phase multilevel converter for high-power induction motors | |
| Enjeti et al. | Programmed PWM techniques to eliminate harmonics-A critical evaluation | |
| Hombu et al. | A new current source GTO inverter with sinusoidal output voltage and current | |
| Vincenti et al. | Design and implementation of a 25-kVA three-phase PWM AC line conditioner | |
| Natarajan et al. | Investigation of single phase reduced switch count asymmetric multilevel inverter using advanced pulse width modulation technique | |
| JPS6338952B2 (ja) | ||
| US5168437A (en) | Phase displaced, multiple inverter bridge circuits with waveform notching for harmonic elimination | |
| WO2017152181A1 (en) | Cascaded packed u-cell multilevel inverter | |
| US4153930A (en) | Balanced control waveform for reducing inverter harmonics | |
| Iwahori et al. | Three-phase current source GTO rectifier adopting new PWM control techniques | |
| US3487278A (en) | Auxiliary inverter for generating commutating pulses for a load inverter | |
| Sulake et al. | Cross connected source based reduced switch count multilevel inverter topology with fault tolerance | |
| Nonaka et al. | Single-phase PWM current source converter with double-frequency parallel resonance circuit for DC smoothing | |
| Idris et al. | Implementation of a new single-phase cycloconverter based on single-phase matrix converter topology using sinusoidal pulse width modulation with passive load condit | |
| Makhubele et al. | Analysis on basics of modulation techniques for AC drive on efficiency improvements | |
| Addoweesh et al. | Induction motor speed control using a microprocessor-based PWM inverter | |
| Ananthu et al. | Voltage balancing of modular multilevel converter for an induction motor drive | |
| JPS6127989B2 (ja) | ||
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JP3141925B2 (ja) | ブリッジ型インバ−タ装置 |