JPH0757984A - 電子線描画データ作成方法及び電子線描画方法 - Google Patents

Abstract

(57)【要約】 【目的】 繰返し部フィールドと非繰返し部フィールド
とを有する電子線描画データによる描画精度を向上させ
る。 【構成】 連続的に描画されるフィールドの順番を、繰
返し部フィールドＡＲ−ＦＬＤと非繰返し部フィールド
ＰＥ−ＦＬＤの区別に関係なく、それらの配置位置が互
いに接する様な順番にすることにより、配置位置的に互
いに接するフィールド間では、描画の時間差を小さくす
る。これにより、隣接フィールド間を描画しているとき
電子線描画装置の真空系内部の不所望な温度変化による
影響を小さくし、真空系における試料台の温度変化など
に起因して発生する描画精度の低下を防止する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路（大規
模半導体集積回路：ＬＳＩ）等の回路設計パターンデー
タから電子線描画装置のための描画データを作成する技
術及びそれを用いた電子線描画技術に係り、特に、メモ
リデバイスなどのように、データ圧縮可能な繰返しパタ
ーンを有する半導体集積回路についての電子線描画デー
タの作成に適用して有効な技術に関するものである。

【０００２】

【従来の技術】半導体集積回路の大規模化・微細化に伴
い、電子線描画装置を利用してマスク材料上のフォトレ
ジストにマスクパターンまたは半導体ウェハ上のフォト
レジストに配線層又は拡散層などのデバイスパターンを
描画する技術の採用が進んでいる。論理設計、回路設
計、及びレイアウト設計などによって作成された半導体
集積回路デバイス（ＬＳＩ）の設計パターンデータを用
いてマスク材料又は半導体ウェハのフォトレジストに設
計パターンデータに基づくパターンを電子線描画装置で
描画する場合、設計パターンデータを描画データに変換
することが行われる。この変換においては、図形の重な
りによる多重露光を防ぐ重なり除去処理、入力パターン
の拡大・縮小を行なう寸法補正処理、描画時に発生する
電子線の散乱による近接効果補正処理、電子線描画装置
によって描画可能な基本図形への設計パターンデータの
分解処理などが行なわれる。

【０００３】電子線描画装置は、例えば図１１に示すよ
うな電子光学系の構造を有している。描画においては、
偏向器（電磁偏向器、静電偏向器）などによって電子ビ
ームが偏向され、ステージに載置された試料（フォトマ
スク用の石英基板又はシリコンウェハ）のフォトレジス
トにパターンが描かれる。このような電子線描画装置に
おいては、偏向器などによる電子ビームの偏向だけで
は、例えば直径が３〜６インチ又は３〜６インチ平方の
試料全面に形成されたフォトレジストに全てのパターン
を露光することは不可能である。そのため、ステージ
（試料台）が順次に移動され、ステージが停止している
期間に、電子ビームでフォトレジストに描画されるよう
になっている。このステージ移動の単位がフィールドと
される。したがってフィールドは、電子線描画装置の偏
向器によるビーム偏向で描画できる範囲とされる。

【０００４】図１２には電子線描画データの構造が概念
的に示されている。試料としてのウェハ（マスク、レチ
クル）に複数のチップに対応するパターンが描画される
場合、各チップの描画データは複数のフィールドに対応
するように分割されている。各フィールドは例えばチッ
プの中心（０，０）から各フィールドの例えば中心まで
の相対座標（Ｆｃｘ，Ｆｃｙ）で定義されている。

【０００５】そのような電子線描画データを得るに当た
り、描画データへの変換対象とされる設計パターンデー
タの全ての図形（パターン）に対して逐一描画データへ
の変換を行うと、描画データへの変換に必要な計算機処
理時間が増大するとともに、その変換により得られた描
画データ量も増大してしまう。そこで、描画データ量を
減らすために、複数回連続して配置されるパターンに着
目し、そのパターンの集合を当該一つのパターンで代表
させて描画データの圧縮を行なう技術が提案されてい
る。斯る技術については例えば特願平２−３９２８３号
に開示されている。

【０００６】

【発明が解決しようとする課題】しかしながら、上記の
ようなデータ圧縮技術を採用して生成される電子線描画
データにおいて、繰返しパターンの部分とそうでない部
分とに対する描画の順序は夫々分けて規定されていた。
換言すれば、繰返しパターンの部分に割り当てられた複
数フィールドに対して個々のフィールド単位にステージ
移動を行いながら繰返しパターンの部分を描画する処理
と、繰返しパターンでない部分に割り当てられた複数フ
ィールドに対して個々のフィールド単位にステージ移動
を行いながら繰返しパターンでない部分を描画する処理
とを、夫々分けて規定するように電子線描画データが作
成されていた。

【０００７】例えば図１３に示されるように、ウェハ上
の一つのチップＣＨをアレイ部（設計パターンデータに
おいて複数回連続配置されているパターンの集まり）Ａ
Ｒ、マット部ＭＡ（設計パターンデータにおいて離散的
に複数回配置されているパターンブロック）、及び周辺
部ＰＥ（その他の部分）に区別した場合、周辺部ＰＥを
描画した後マット部ＭＡを描画され、最後にアレイ部Ａ
Ｒが描画されるように電子線描画データが形成されてい
た。これは、非繰返し部分と繰返し部分との夫々のフィ
ールドを別々にソートして電子線描画データを形成する
からである。これにより、電子線描画装置の電子ビーム
がチップ（マスク、ウェハ）上を複数回往復することに
よって、全体のパターンが描画されることになる。例え
ば、図１３の描画順序ＤＲ−ｏｄｒで示されているよう
に、描画は、周辺部、マット部、アレイ部の順にフィー
ルド単位で行われる。そのため、例えば周辺部ＰＥのフ
ィールドＰＥ−ＦＬＤ１を描画してから、それに接した
マット部ＭＡのフィールドＭＡ−ＦＬＤ１を描画するま
でには、周辺部ＰＥの残りのフィールドＰＥ−ＦＬＤ２
〜ＰＥ−ＦＬＤ４を描画しなければならず、比較的長い
時間が必要とされる。したがって、その間の電子線描画
装置の動作による発熱などによって、ＰＥ−ＦＬＤ１を
描画するときとＭＡ−ＦＬＤ１を描画するときでは真空
系に温度差が生じてしまう。このために、試料台などが
熱で変形し、図１３における拡大図に示されているよう
に、接続されて描画されるべき配線Ａ及びＢ、すなわ
ち、周辺部（ＰＥ−ＦＬＤ１）で描画された配線（Ａ）
とマット部（ＭＡ−ＦＬＤ１）で描画された配線Ｂとの
間に隙間Ｃが生じてしまう。すなわち、マット部フィー
ルドと周辺部フィールドとの間及びマット部フィールド
とアレイ部フィールドとの間の配線などの合わせ精度が
低下し、描画精度が低下してしまうという問題点の有る
ことが本発明者によって見い出された。このような温度
差を極力少なくするためには電子線描画装置或はその雰
囲気温度を制御すればよいが、電子線描画装置はその性
質上、偏向器やステージなどが真空系に配置されている
ため、真空系の外部からでは内部に対する極めて高精度
な温度制御を行うことは実質的に不可能であり、また、
真空系の内部で極めて高精度な温度制御を行うには電子
線描画装置の大幅な改良を伴い現実的ではない。

【０００８】また、一つのアレイ部に対応する領域を単
純に一つのフィールドに対応づけると、フィールド数が
増大し、ステージ移動の回数が増大して描画時間が増え
てしまう。描画時間が増えれば上記温度差によるパター
ンのずれや非接続といった状態の発生を更に助長してし
まうことにもなる。

【０００９】本発明の目的は、繰返し部フィールドと非
繰返し部フィールドとを有する電子線描画データによる
描画精度を向上させることができる電子線描画データの
作成方法を提供することにある。本発明の別の目的は描
画時間を短縮することができる電子線描画データの作成
方法を提供することにある。さらに本発明のその他の目
的は、描画精度の向上や描画時間の短縮を図ることがで
きる電子線描画方法を提供することにある。

【００１０】本発明の前記並びにその他の目的と新規な
特徴は本明細書の記述及び添付図面から明らかになるで
あろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば下記
の通りである。

【００１２】すなわち、電子線描画装置の偏向器による
ビーム偏向で描画できる範囲としてのフィールドの単位
でステージ移動していくことによってパターンの描画を
行なう電子線描画装置のための電子線描画データを、回
路の設計パターンデータから作成する方法において、繰
返し部フィールドと非繰返し部フィールドとを有する描
画データの生成に際して、それらのフィールドの配置位
置が、連続して出力されるフィールド間において、互い
に離散されることなく、互いに接するように、並び替え
られる。更に詳しくは、前記設計パターンデータにおい
て、複数回連続配置されているパターンの集まりである
アレイ部と、離散的に複数回配置されているパターンブ
ロックであるマット部と、その他の部分とが認識され
る。そして、上記認識した各部に対応して、夫々単数又
は複数のフィールドが割り当てられる。各部に割当てら
れた各フィールドを混在させ、特定のフィールドを基準
に順次近接するフィールドを順次連鎖させるようにフィ
ールドに対する描画の順番が決定される。このとき、フ
ィールドの配置位置は、フィールドの中心座標によって
表すことができる。フィールド数を少なくするには、複
数のマット部、又は複数のアレイ部に対応する領域を単
一のフィールドに割り当ててマージするとよい。

【００１３】

【作用】上記した手段によれば、次の作用により効果が
得られる。連続的に描画されるフィールドの順番を、繰
返し部フィールドと非繰返し部フィールドの区別に関係
なく、それらの配置位置が互いに接するような順番とす
ることは、配置位置的に互いに接するフィールド間にお
いて、描画の時間差を小さくするように作用する。した
がって、隣接フィールド間を描画しているとき、電子線
描画装置の真空系内部の不所望な温度変化による影響が
小さくされ、若しくは実質的に無視できるようにされ
る。このことは、真空系におけるステージ（試料台）の
温度変化などに起因して発生する描画精度の低下を防止
する。よって、描画精度が向上される。また、複数のア
レイ部やマット部に対応する領域を単一のフィールドに
マージすることは、ステージ移動回数を減らすように作
用する。したがって、描画時間が短縮化され、この事が
上記描画精度を一層向上させる。

【００１４】

【実施例】図３には、電子線描画データの全体的な作成
手順の一例が示される。論理設計／回路設計及びレイア
ウト設計によって作成された大規模半導体集積回路（Ｌ
ＳＩ）の設計パターンデータ１に対して、描画データ作
成処理２が行なわれて描画データ３が作成され、これが
出力される。この描画データ３は、電子線描画装置４へ
転送される。電子線描画装置４は、供給された描画デー
タ３に基づいてマスク／ウェハ５上のフォトレジストに
所定のパターンを描画する。

【００１５】図４には上記設計パターンデータの構造の
一例が示される。設計パターンデータは、特に制限され
ないが、階層構造にされている。図４はＲＡＭ（ランダ
ム・アクセス・メモリ）に関する設計パターンデータの
例であり、チップＣＨは、離散的に複数回配置されてい
るパターンブロックである複数のマット部ＭＡと、その
周辺部ＰＥによって構成され、さらに各マット部ＭＡ
は、それぞれ複数回連続的に配置されたパターン（セ
ル）の集まりである複数のアレイ部ＡＲを有している。
図５には設計パターンデータの実際の部分的なパターン
例が示される。

【００１６】図６には本発明の一実施例に係る電子線描
画データ作成方法が全体的に示される。まず、設計パタ
ーンデータ８より前記アレイ部ＡＲ、マット部ＭＡ、及
び周辺部ＰＥを認識する処理９、換言すれば繰返しのパ
ターン部分を認識する処理が行われる。即ち、複数回配
置されているアレイ部やそれに含まれる繰返しパターン
セルが抽出される。斯る認識は、設計パターンデータに
含まれるパターンの種類とその配置座標に基づいて行
う。そして抽出されたアレイ部、マット部、周辺部に対
して図形加工処理１０が施される。例えば、アレイ部に
含まれる繰返し図形の規則性を維持するように、設計パ
ターンデータのデータ圧縮のための基本単位とされる基
本パターンを生成したりする処理が行われる。その結果
得られた図形加工後パターンデータに対しては、圧縮後
パターンデータを作成する処理１１が施される。ここ
で、圧縮とは、例えば図７に示されるように、パターン
データを繰返しパターンとその外側の非繰返しパターン
とに分け、繰返しパターンを基本パターン（基本セル）
とそれの繰返し情報とにすることを意味する。繰返しパ
ターンが、基本パターンと繰返し情報とによって表され
るため、描画データを減らすことができる。

【００１７】次に、電子線描画装置の持つ特性（最小描
画領域及びステージ移動の単位）に従って、上記圧縮後
パターンデータを分割するフィールド分割処理１２が行
われる。即ち、周辺部ＰＥ、マット部ＭＡ、アレイ部Ａ
Ｒに対応してフィールドの割り当てが行われる。その結
果から一つにマージできるフィールドを抽出する処理１
３が行われ、マージ後のフィールド番号に付け変えた描
画パターンデータ１４が作成される。そしてフィールド
の中心座標に基づいて描画する順にフィールドを並べ替
えるフィールドソート処理１５が行われ、描画データ１
６が作成される。図６において、上記描画パターンデー
タ１４及び描画データ１６に付加されている番号（１、
２、３、４、５、６、７、８）は、描画される順番を示
している。そのため、描画データ１６に従った描画にお
いては、互いに接した領域が次々に描画されることにな
る。フィールドソート前の描画パターンデータ１４にお
いて、フィールド番号は、周辺部フィールドＰＥ−ＦＬ
Ｄ毎、マット部フィールドＭＡ−ＦＬＤ毎に連続する番
号が機械的に付されている。

【００１８】図８には電子線描画データのフォーマット
例が示される。データの先頭には例えば ＬＳＩの型番
や層名（ＬＳＩにおける当該データが対象とする例えば
第１アルミニウム配線層などの層の名称）などの表題が
記述され、その下にフィールド番地表と、夫々のフィー
ルド番地表に対応されるサブフィールド番地表とパター
ンデータが対応されている。フィールド番地表は個々の
フィールドに対応されて設けられ、フィールド番号、チ
ップ中心座標からのフィールドのセンタ座標、サブフィ
ールド番地表などを参照するための参照情報などを含ん
でいる。サブフィールド番地表は個々のフィールドに対
応されるサブフィールドの番地とそれに対応されるパタ
ーンデータの参照情報が含まれる。図１１に示されるよ
うに、サブフィールドの大きさは電子線描画装置の静電
偏向にてパターン描画を行える範囲であり、例えば９０
×９０μｍの大きさに固定されている。サブフィールド
の移動は電子線描画装置の電磁偏向で行われる。フィー
ルドは電磁偏向でサブフィールドを移動できる範囲とさ
れている。尚、ステージが５〜６インチ平方とすると、
１回のステージ移動は最大３ｍｍ程度とされる。上記フ
ィールドソートは、電子線描画データフォーマットにお
けるフィールド番地表のデータを並びかえることによっ
て実現される。実際の電子線描画においては、表題の直
下に記述されたフィールド番地表のデータから順番に参
照されて描画が行われる。

【００１９】図９にはアレイマージ及びフィールドソー
トに着目した描画データ作成の詳細な処理手順の一例が
示される。まず、チップ内のマットの配置情報及びマッ
ト内のアレイ配置情報、さらにそのアレイ内のセルの繰
返し情報が設計パターンデータから抽出される（ステッ
プＳ１）。次に、セルの繰返しピッチの整数倍となるよ
うにフィールドの大きさが決定される（ステップＳ
２）。ここで決まったフィールドの領域内に含ませるこ
とができるアレイが求められる。このとき、一つのフィ
ールドにどのアレイをマージできるかが検出され、そし
て１つのフィールドに複数のアレイをマージ可能な場合
には複数のアレイが単一のフィールドに割り当てられる
（ステップＳ３）。そして、フィールドの中心から見た
アレイの配置座標が求められる（ステップＳ４）。次
に、チップの原点（設計上の原点）から見た周辺部フィ
ールド、マット部フィールド、アレイ部フィールドの全
フィールドのフィールド中心座標が求められる（ステッ
プＳ５）。そして、例えばＹ方向にフィールドをソート
する場合は、Ｘ座標の小さい順に並べ替えて各フィール
ドのパターンデータの出力する順番が決定される。換言
すれば、各部に割当てられた各フィールドを混在させ、
順次近接するフィールドを順次連鎖させるようにフィー
ルドに対する描画の順番が決定される（ステップＳ
６）。最後に電子線描画データフォーマット変換を行い
ながら決めておいたフィールドの順番に電子線描画デー
タが出力される（ステップＳ７）。即ち、チップの中心
から見たフィールド中心座標に変換し、出力順番通りに
各フィールドのパターンデータが出力される。

【００２０】図１には上記描画データのマージ処理が概
念的に示されている。図１は、チップＣＨ上に１６個の
アレイ部ＡＲとして（１，１）〜（４，４）が示される
と共に、その周辺部ＰＥが示されている。図１の例で
は、４個のアレイに対応される領域を１フィールドの領
域に含ませることが可能であり、周辺部も４個の周辺部
フィールドに分割可能な場合である。したがって、マー
ジ処理を行った場合のフィールド構成は４個の周辺部フ
ィールドＡ、Ｂ、Ｃ、Ｄと、４個のアレイ部フィールド
とを含み、合計８フィールドで構成される。すなわち、
１フィールド領域内に含ませることが可能な４個のアレ
イ部（１，１）、（１，２）、（２，１）、（２，２）
の中心（４個のアレイ部に対して共通の中心）に、フィ
ールドの中心が割り当てられる。他のアレイ部に対して
も上記同様にフィールドの中心が割り当てられることに
より、合計８個のフィールドで描画データが作成され
る。これに対して、マージ処理を行わない場合には、１
アレイ部毎にフィールドの中心をアレイの中心に設定し
ているため、１アレイ部／１フィールドとされ、４個の
周辺部フィールドと１６個のアレイ部フィールドを含
む、合計２０個のフィールドの描画データとされる。し
たがって、マージ処理によってフィールド数が少なくな
ればステージ移動の回数も少なくなるので、その分描画
時間を短縮することができる。

【００２１】図２には上記描画データのソート処理が概
念的に示されている。同図にはチップＣＨ上に８個のア
レイ部フィールドＡＲ−ＦＬＤと４個の周辺部フィール
ドＰＥ−ＦＬＤが割当てられる。同図において、記号
（Ａ、Ｂ、Ｃ、Ｄ、Ｅ、Ｆ、Ｇ、Ｈ、Ｉ、Ｊ、Ｋ、Ｌ）
はフィールドの描画の順番を示しており、Ａ、Ｂ、Ｃ、
…の順に描画が行われることを意味する。周辺部フィー
ルド上にアレイ用のフィールドが図のように存在する場
合、ソートを行わないと、周辺部フィールドの後にアレ
イ部フィールドが登録される。そのため、周辺部フィー
ルドのデータを描画した後、アレイ部フィールドのデー
タに基づいて描画が行われる順序となるため、描画順序
ＤＲ−ｏｄｒ１で示したようにチップＣＨを２周して描
画が完了する。即ち、周辺部フィールドＰＥ−ＦＬＤを
Ａ、Ｂ、Ｃ、Ｄの順番にしたがって電子線描画装置のス
テージ移動を行いながら周辺部対応領域を描画し、その
後で、アレイ部フィールドＡＲ−ＦＬＤをＥ、Ｆ、Ｇ、
Ｈ、Ｌ、Ｋ、Ｊ、Ｉの順番にしたがって電子線描画装置
のステージ移動を行いながらアレイ部対応領域を描画す
る。これに対して、フィールドソート、例えば、周辺部
フィールドとアレイ部フィールドとを併せてフィールド
の中心座標でソートを行うと、周辺用フィールド、アレ
イ用フィールドの区別なく各フィールドの描画順序が決
定及び登録できる。その結果、描画順序は同図下側の破
線ＤＲ−ｏｄｒ２で示されているように、チップを１周
すれば描画を完了できる。

【００２２】図１０には複数のアレイ部ＡＲを持つマッ
ト部ＭＡを含むＲＡＭの場合の描画順が示されている。
周辺部フィールドＰＥ−ＦＬＤ、マット部フィールドＭ
Ａ−ＦＬＤ及びアレイ部フィールドＡＲ−ＦＬＤを、そ
れらの間で区別なく、各フィールドの中心座標に従っ
て、ソートすることで、描画順は同図のＤＲ−ｏｄｒ３
に示されているように、チップを１周すれば描画が完了
するようになる。したがって、描画のための経路長が短
くなるので、描画時間を短縮できる。さらに、連続的に
描画されるフィールドの順番は、周辺部フィールドとア
レイ部フィールドの区別なく、それらの配置位置が互い
に接する様な順番とされるから、配置位置的に互いに接
するフィールド間では、描画の時間差を小さくすること
ができる。その結果、隣接フィールド間を描画している
とき電子線描画装置の真空系内部の不所望な温度変化に
よる影響を小さくでき、若しくは実質的に無視できるよ
うになる。したがって、真空系におけるステージ（試料
台）の温度変化などに起因して発生する描画精度の低下
を防止し、描画精度を向上させることができる。斯る描
画精度向上は、上記ステージ移動回数を減らすことによ
る描画時間短縮によっても実現される。ステージ移動回
数が減って描画時間が短くできれば、電子線描画装置の
真空系内部での発熱量が減り、若しくは発熱の影響が小
さくできるからである。

【００２３】以上本発明者によってなされた発明を実施
例に基づいて具体的に説明したが、本発明はそれに限定
されるものではなく、その要旨を逸脱しない範囲におい
て種々変更可能であることは言うまでもない。

【００２４】例えば、描画を伴うステージの移動経路は
上記実施例のようなスネーク状に限定されず、一方向に
してもよい。このときはステージの戻り移動が必要にな
る。何れにしても、電子線描画装置の機能に応じて選択
すればよい。また、ＬＳＩの構成によっては、マット部
と周辺部、或はアレイ部と周辺部を把握して電子線描画
データを作成することができる。

【００２５】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるチップ
上に複数のマットが配置され夫々のマット内には連続的
に配置された複数のセルの集合（アレイ）が複数回配置
されるようなＲＡＭの設計パターンデータに基づく電子
線描画データの作成を一例として説明したが、本発明は
それに限定されず、その他のメモリＬＳＩ、メモリをオ
ンチップした論理ＬＳＩ、或はその他の論理ＬＳＩ、さ
らには配線基板のようなパターンを描画するための描画
データ作成に広く適用することができる。

【００２６】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
の通りである。

【００２７】すなわち、連続的に描画されるフィールド
の順番を、繰返し部フィールドと非繰返し部フィールド
の区別なく、それらの配置位置が互いに接する様な順番
とすることにより、配置位置的に互いに接するフィール
ド間では、描画の時間差を小さくすることができる。そ
の結果、隣接フィールド間を描画しているとき電子線描
画装置の真空系内部の不所望な温度変化による影響が小
さくなり、若しくは実質的に無視できるようになる。こ
れにより、真空系におけるステージの温度変化などに起
因して発生する描画精度の低下を防止し、描画精度を向
上させることができる。また、複数のマット部、又は複
数のアレイ部を単一のフィールドに割り当ててマージす
ることにより、ステージ移動回数を減らすことができ、
描画時間を短縮することができる。斯る描画時間の短縮
は、上記描画精度を一層向上させる。

【図面の簡単な説明】

【図１】本発明の一実施例に係る電子線描画データ作成
方法における描画データのマージ処理を概念的に示す説
明図である。

【図２】本発明の一実施例に係る電子線描画データ作成
方法における描画データのソート処理を概念的に示す説
明図である。

【図３】本発明の一実施例に係る電子線描画データ作成
方法における全体的な作成手順のフローチャートであ
る。

【図４】設計パターンデータの構造例を示す説明図であ
る。

【図５】設計パターンデータの実際の部分的なパターン
例を示す説明図である。

【図６】本発明の一実施例に係る電子線描画データ作成
方法の全体的なフローチャートである。

【図７】繰返しパターンのデータ圧縮処方を概念的に示
す説明図である。

【図８】電子線描画データのフォーマット例を示す説明
図である。

【図９】アレイマージ及びフィールドソートに着目した
描画データ作成の詳細な処理手順の一例を示すフローチ
ャートである。

【図１０】複数のアレイ部を持つマット部を含むＲＡＭ
の場合における描画順序の一例を示す説明図である。

【図１１】電子線描画装置の一例を示す説明図である。

【図１２】電子線電子線描画データの構造を概念的に示
す説明図である。

【図１３】繰返しパターンの部分とそうでない部分とに
対する描画の順序を夫々分けて規定した場合の描画順序
と、その場合に発生する描画パターンの非接続状態を示
す説明図である。

【符号の説明】

１ 設計パターンデータ ２ 描画データ作成部 ３ 描画データ ４ 電子線描画装置 ５ マスク／ウェハ ８ 設計パターンデータ １４ データマージ後パターンデータ １６ 電子線描画データ ＡＲ アレイ部 ＭＡ マット部 ＰＥ 周辺部 ＡＲ−ＦＬＤ アレイ部フィールド ＭＡ−ＦＬＤ マット部フィールド ＰＥ−ＦＬＤ 周辺部フィールド

───────────────────────────────────────────────────── フロントページの続き (72)発明者 築添 明 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内 (72)発明者 鈴木 俊夫 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (6)

【特許請求の範囲】
1. 【請求項１】 電子線描画装置の偏向器によるビーム偏
   向で描画できる範囲としてのフィールドの単位でステー
   ジ移動していくことによってパターンの描画を行なう電
   子線描画装置のための電子線描画データを、回路の設計
   パターンデータから作成する方法において、 前記設計パターンデータにおいて複数回連続配置されて
   いるパターンの集まりであるアレイ部と、その他の部分
   とを認識するステップと、 上記認識した各部に対応して夫々単数又は複数のフィー
   ルドを割り当てるステップと、 各部に割当てられた各フィールドを混在させ、特定のフ
   ィールドを基準に順次近接するフィールドを順次連鎖さ
   せるようにフィールドに対する描画の順番を決定するス
   テップと、を含むことを特徴とする電子線描画データ作
   成方法。
2. 【請求項２】 電子線描画装置の偏向器によるビーム偏
   向で描画できる範囲としてのフィールドの単位でステー
   ジ移動していくことによってパターンの描画を行なう電
   子線描画装置のための電子線描画データを、回路の設計
   パターンデータから作成する方法において、 前記設計パターンデータにおいて離散的に複数回配置さ
   れているパターンブロックであるマット部と、その他の
   部分とを認識するステップと、 上記認識した各部に対応して夫々単数又は複数のフィー
   ルドを割り当てるステップと、 各部に割当てられた各フィールドを混在させ、特定のフ
   ィールドを基準に順次近接するフィールドを順次連鎖さ
   せるようにフィールドに対する描画の順番を決定するス
   テップと、を含むことを特徴とする電子線描画データ作
   成方法。
3. 【請求項３】 電子線描画装置の偏向器によるビーム偏
   向で描画できる範囲としてのフィールドの単位でステー
   ジ移動していくことによってパターンの描画を行なう電
   子線描画装置のための電子線描画データを、回路の設計
   パターンデータから作成する方法において、 前記設計パターンデータにおいて複数回連続配置されて
   いるパターンの集まりであるアレイ部と、離散的に複数
   回配置されているパターンブロックであるマット部と、
   その他の部分とを認識するステップと、 上記認識した各部に対応して夫々単数又は複数のフィー
   ルドを割り当てるステップと、 各部に割当てられた各フィールドを混在させ、特定のフ
   ィールドを基準に順次近接するフィールドを順次連鎖さ
   せるようにフィールドに対する描画の順番を決定するス
   テップと、を含むことを特徴とする電子線描画データ作
   成方法。
4. 【請求項４】 複数のマット部に対応する領域を単一の
   フィールドに割り当てることを特徴とする請求項１又は
   ３記載の電子線描画データ作成方法。
5. 【請求項５】 複数のアレイ部に対応する領域を単一の
   フィールドに割り当てることを特徴とする請求項２又は
   ３記載の電子線描画データ作成方法。
6. 【請求項６】 請求項１乃至５の何れか１項記載の電子
   線描画データ作成方法で作成された描画データを用い
   て、フィールド単位で電子線描画装置のステージ移動を
   行いながら偏向器によるビーム偏向でパターン描画を行
   うことを特徴とする電子線描画方法。