JPH0758083A - 半導体製造装置 - Google Patents
半導体製造装置Info
- Publication number
- JPH0758083A JPH0758083A JP5203811A JP20381193A JPH0758083A JP H0758083 A JPH0758083 A JP H0758083A JP 5203811 A JP5203811 A JP 5203811A JP 20381193 A JP20381193 A JP 20381193A JP H0758083 A JPH0758083 A JP H0758083A
- Authority
- JP
- Japan
- Prior art keywords
- lower electrode
- peripheral portion
- electrode
- upper electrode
- insulator cover
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Plasma Technology (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【構成】プラズマプロセス装置において、ウェ−ハ１２
を載置する下部電極１１と、この下部電極１１に対向す
る上部電極１４と、下部電極１１の上部電極１４に対向
している面を覆うようにして、上面は平面だが下面の下
部電極１１に接している面は周辺部の厚さが中心部より
も厚くなるような形で設置されている絶縁物カバ−１３
とからなることを特徴としている。 【効果】本発明によれば、プラズマプロセスにおける成
膜速度やエッチングレートの均一性を向上させた半導体
製造装置を提供できる。
を載置する下部電極１１と、この下部電極１１に対向す
る上部電極１４と、下部電極１１の上部電極１４に対向
している面を覆うようにして、上面は平面だが下面の下
部電極１１に接している面は周辺部の厚さが中心部より
も厚くなるような形で設置されている絶縁物カバ−１３
とからなることを特徴としている。 【効果】本発明によれば、プラズマプロセスにおける成
膜速度やエッチングレートの均一性を向上させた半導体
製造装置を提供できる。
Description
【０００１】
【産業上の利用分野】本発明は半導体製造装置に関する
もので、特にウェ−ハをのせる下部電極と、この下部電
極に対向する上部電極を有するプラズマプロセス装置に
使用されるものである。
もので、特にウェ−ハをのせる下部電極と、この下部電
極に対向する上部電極を有するプラズマプロセス装置に
使用されるものである。
【０００２】
【従来の技術】従来の、上下に電極を有する平行平板型
プラズマプロセス装置技術について、図６〜図８を参照
しながら説明する。図６にReactive Ion Etching（以
下、ＲＩＥと略記する）装置を示す。ＲＩＥ法とは、真
空中に反応性ガスを注入し、高周波電圧を加えることで
放電を起こして電離状態であるプラズマを発生させ、化
学的に活性なイオンやラジカルを生成し、これらとエッ
チングされる試料との化学反応でエッチングを行う方法
である。従来のＲＩＥ装置は、ガスを供給するシャワー
ヘッドタイプの上部電極６１と、これに対向してウェ−
ハ６２を保持する下部電極６４からなり、下部電極上面
には下部電極の保護および異常放電防止のために、絶縁
物カバー６３が設置され、この絶縁物カバー６３の厚さ
は、中心部から周辺部近傍まで一定の厚さになってい
る。尚、絶縁物カバー６３の最周辺部は反応範囲外であ
り、図６中に示されるように厚みを有して下部電極６４
に噛み合う形となっている。これは図７の絶縁物カバー
７３、図８の絶縁物カバー８４においても同様である。
プラズマプロセス装置技術について、図６〜図８を参照
しながら説明する。図６にReactive Ion Etching（以
下、ＲＩＥと略記する）装置を示す。ＲＩＥ法とは、真
空中に反応性ガスを注入し、高周波電圧を加えることで
放電を起こして電離状態であるプラズマを発生させ、化
学的に活性なイオンやラジカルを生成し、これらとエッ
チングされる試料との化学反応でエッチングを行う方法
である。従来のＲＩＥ装置は、ガスを供給するシャワー
ヘッドタイプの上部電極６１と、これに対向してウェ−
ハ６２を保持する下部電極６４からなり、下部電極上面
には下部電極の保護および異常放電防止のために、絶縁
物カバー６３が設置され、この絶縁物カバー６３の厚さ
は、中心部から周辺部近傍まで一定の厚さになってい
る。尚、絶縁物カバー６３の最周辺部は反応範囲外であ
り、図６中に示されるように厚みを有して下部電極６４
に噛み合う形となっている。これは図７の絶縁物カバー
７３、図８の絶縁物カバー８４においても同様である。
【０００３】次に、図７にプラズマＣＶＤ（Plasma Che
mical Vapor Deposition）装置を示す。プラズマＣＶＤ
法は、反応ガスを減圧下でグロ−放電にさらしてプラズ
マ状態にし、化学的に活性なイオンやラジカルに分解さ
せることによって薄膜を成長させる方法であり、プラズ
マの発生には電極に高周波電圧を印加する。従来の一般
的な容量結合型のプラズマＣＶＤ装置は、シャワーヘッ
ドタイプの上部電極７１と、これに対向してウェ−ハ７
２を保持する下部電極７４からなり、下部電極上面に
は、下部電極保護および異常放電防止のため、絶縁物カ
バー７３が設置されている。この絶縁物カバー７３の厚
さは中心部から周辺部近傍まで、一定の厚さになってい
る。
mical Vapor Deposition）装置を示す。プラズマＣＶＤ
法は、反応ガスを減圧下でグロ−放電にさらしてプラズ
マ状態にし、化学的に活性なイオンやラジカルに分解さ
せることによって薄膜を成長させる方法であり、プラズ
マの発生には電極に高周波電圧を印加する。従来の一般
的な容量結合型のプラズマＣＶＤ装置は、シャワーヘッ
ドタイプの上部電極７１と、これに対向してウェ−ハ７
２を保持する下部電極７４からなり、下部電極上面に
は、下部電極保護および異常放電防止のため、絶縁物カ
バー７３が設置されている。この絶縁物カバー７３の厚
さは中心部から周辺部近傍まで、一定の厚さになってい
る。
【０００４】次に、図８にバイアススパッタ装置を示
す。スパッタとは、真空中でイオンを加速してタ−ゲッ
トに衝突させた衝撃で弾き出されたタ−ゲットの原子、
分子をウェ−ハ上に堆積させる方法であり、バイアスス
パッタ装置は基板に負の電圧を加えることを特徴として
いる。従来のバイアススパッタ装置は、上述のＲＩＥ装
置やプラズマＣＶＤ装置のシャワーヘッドタイプの上部
電極とは異なり、ターゲット８２が下部電極に対向する
ような形で上部電極８１に取り付けられている。そし
て、この上部電極８１とターゲット８２に対向してウェ
−ハ８３を保持している下部電極８５とから構成されて
おり、下部電極の保護および異常放電防止のために絶縁
物カバー８４が下部電極上面にあり、この絶縁物カバー
の厚さは中心部から周辺部近傍まで一定の厚さになって
いる。
す。スパッタとは、真空中でイオンを加速してタ−ゲッ
トに衝突させた衝撃で弾き出されたタ−ゲットの原子、
分子をウェ−ハ上に堆積させる方法であり、バイアスス
パッタ装置は基板に負の電圧を加えることを特徴として
いる。従来のバイアススパッタ装置は、上述のＲＩＥ装
置やプラズマＣＶＤ装置のシャワーヘッドタイプの上部
電極とは異なり、ターゲット８２が下部電極に対向する
ような形で上部電極８１に取り付けられている。そし
て、この上部電極８１とターゲット８２に対向してウェ
−ハ８３を保持している下部電極８５とから構成されて
おり、下部電極の保護および異常放電防止のために絶縁
物カバー８４が下部電極上面にあり、この絶縁物カバー
の厚さは中心部から周辺部近傍まで一定の厚さになって
いる。
【０００５】次に、以上のような平行平板型の電極を利
用した一連の装置における問題点について図６を例にと
って説明する。従来の平行平板型のＲＩＥ装置は、図６
に示すように反応室内の上部電極６１は下部電極６４に
平行で平板になっており、ウェ−ハ６２を保持している
下部電極６４上面にはプラズマ放電を安定制御するため
絶縁物カバー６３が設定されている。このカバーは中心
部から周辺部近傍までが同じ厚さであるため、上部電極
と下部電極間距離は中心部と周辺部近傍で一定になって
いる。
用した一連の装置における問題点について図６を例にと
って説明する。従来の平行平板型のＲＩＥ装置は、図６
に示すように反応室内の上部電極６１は下部電極６４に
平行で平板になっており、ウェ−ハ６２を保持している
下部電極６４上面にはプラズマ放電を安定制御するため
絶縁物カバー６３が設定されている。このカバーは中心
部から周辺部近傍までが同じ厚さであるため、上部電極
と下部電極間距離は中心部と周辺部近傍で一定になって
いる。
【０００６】しかし、このような装置でエッチングを行
った際、電極周辺での電界が強く、中心部に比べて周辺
部のプラズマ密度が高くなるために、エッチングレート
が中心部より速くなり、エッチング残膜の量が中心部と
周辺部近傍とで大きく異なってしまう。
った際、電極周辺での電界が強く、中心部に比べて周辺
部のプラズマ密度が高くなるために、エッチングレート
が中心部より速くなり、エッチング残膜の量が中心部と
周辺部近傍とで大きく異なってしまう。
【０００７】又、上述したＲＩＥ装置と同様に、図７に
示すプラズマＣＶＤ装置、図８に示すバイアススパッタ
装置にも同じことがあてはまり、プラズマ密度の違いか
ら起こるエッチングレートの差から、プラズマＣＶＤ装
置では成膜速度の差による膜厚均一性の悪化、バイアス
スパッタ装置では、スパッタエッチング量の差によるバ
イアススパッタ成膜後の膜厚均一性の悪化が起こってし
まうという問題があった。
示すプラズマＣＶＤ装置、図８に示すバイアススパッタ
装置にも同じことがあてはまり、プラズマ密度の違いか
ら起こるエッチングレートの差から、プラズマＣＶＤ装
置では成膜速度の差による膜厚均一性の悪化、バイアス
スパッタ装置では、スパッタエッチング量の差によるバ
イアススパッタ成膜後の膜厚均一性の悪化が起こってし
まうという問題があった。
【０００８】
【発明が解決しようとする課題】上記したように、従来
は、上部電極とこの上部電極と対向しているウェ−ハを
保持する下部電極を有するプラズマプロセス装置におい
て、上部電極と下部電極とが中心部から周辺部まで一定
の距離間隔にある為、プラズマ放電の際に周辺部に電界
が集中し、ＲＩＥ装置ではエッチングレート、プラズマ
ＣＶＤ装置やバイアススパッタ装置では成膜速度の均一
性が悪化するという問題があった。
は、上部電極とこの上部電極と対向しているウェ−ハを
保持する下部電極を有するプラズマプロセス装置におい
て、上部電極と下部電極とが中心部から周辺部まで一定
の距離間隔にある為、プラズマ放電の際に周辺部に電界
が集中し、ＲＩＥ装置ではエッチングレート、プラズマ
ＣＶＤ装置やバイアススパッタ装置では成膜速度の均一
性が悪化するという問題があった。
【０００９】本発明は、上記欠点を改善し、上部電極と
ウェ−ハを保持する下部電極とが対向しているプラズマ
プロセス装置に於いて、成膜速度、エッチングレートの
均一性を向上させることで半導体装置の特性および信頼
性の劣化を抑制した半導体製造装置を提供することを目
的とする。
ウェ−ハを保持する下部電極とが対向しているプラズマ
プロセス装置に於いて、成膜速度、エッチングレートの
均一性を向上させることで半導体装置の特性および信頼
性の劣化を抑制した半導体製造装置を提供することを目
的とする。
【００１０】
【課題を解決するための手段】上記目的を達成するため
に、本発明では、ウェ−ハを載置する下部電極と、この
下部電極に対向する上部電極と、前記下部電極の前記上
部電極に対向している面を覆い、上面は平面であり、下
面の前記下部電極に接している面は周辺部の厚さが中心
部よりも厚い絶縁物カバ−とからなることを特徴とする
半導体製造装置を提供する。
に、本発明では、ウェ−ハを載置する下部電極と、この
下部電極に対向する上部電極と、前記下部電極の前記上
部電極に対向している面を覆い、上面は平面であり、下
面の前記下部電極に接している面は周辺部の厚さが中心
部よりも厚い絶縁物カバ−とからなることを特徴とする
半導体製造装置を提供する。
【００１１】また、前記絶縁物カバーの厚さが、前記下
部電極周辺部近傍から外側に向かって直線状テーパ加工
或いは二次曲線状テーパ加工が施されていることにより
中心部よりも徐々に厚くなっていることを特徴とする半
導体製造装置を提供する。
部電極周辺部近傍から外側に向かって直線状テーパ加工
或いは二次曲線状テーパ加工が施されていることにより
中心部よりも徐々に厚くなっていることを特徴とする半
導体製造装置を提供する。
【００１２】
【作用】上述したように構成された本発明の半導体製造
装置によれば、下部電極上面に設置された絶縁膜カバー
の周辺部近傍を中心部より厚くすることで、プラズマ密
度を一定にし、成膜速度、エッチングレートなどの均一
性を向上させることが可能となる。
装置によれば、下部電極上面に設置された絶縁膜カバー
の周辺部近傍を中心部より厚くすることで、プラズマ密
度を一定にし、成膜速度、エッチングレートなどの均一
性を向上させることが可能となる。
【００１３】
【実施例】本発明における実施例について図１〜図５を
参照しながら説明する。図１〜図３は、それぞれ本発明
に於ける第一の実施例としてのＲＩＥ装置、第二の実施
例としての平行平板型プラズマＣＶＤ装置、第三の実施
例としてのバイアススパッタ装置を表した図である。こ
れらの第一〜第三の実施例各々における絶縁物カバー
が、周端部から２０mm以上中心側から、周辺部へ向かっ
てテーパに加工を施すことで、中心部厚３mmに対して周
辺部近傍の厚みが５mmと厚くなっている。尚、絶縁物カ
バー１３の最周辺部は反応範囲外であり、図１中に示さ
れるように周辺部近傍の厚みよりも更に厚みを有し、下
部電極１４に噛み合う形となっている。これは図２の絶
縁物カバー２３、図３の絶縁物カバー３４においても同
様である。
参照しながら説明する。図１〜図３は、それぞれ本発明
に於ける第一の実施例としてのＲＩＥ装置、第二の実施
例としての平行平板型プラズマＣＶＤ装置、第三の実施
例としてのバイアススパッタ装置を表した図である。こ
れらの第一〜第三の実施例各々における絶縁物カバー
が、周端部から２０mm以上中心側から、周辺部へ向かっ
てテーパに加工を施すことで、中心部厚３mmに対して周
辺部近傍の厚みが５mmと厚くなっている。尚、絶縁物カ
バー１３の最周辺部は反応範囲外であり、図１中に示さ
れるように周辺部近傍の厚みよりも更に厚みを有し、下
部電極１４に噛み合う形となっている。これは図２の絶
縁物カバー２３、図３の絶縁物カバー３４においても同
様である。
【００１４】図１は、本発明に於ける第一の実施例であ
るＲＩＥ装置を示している。ＲＩＥ装置は、ガスを供給
するシャワーヘッドタイプの上部電極１１と、これに対
向してウェ−ハ１２を保持する下部電極１４からなり、
下部電極上面には下部電極の保護および異常放電防止の
ために、絶縁物カバー１３が設置され、この絶縁物カバ
ー１３は、上面は平板状であるが、周辺部付近で、中心
部から周辺部近傍に向かって厚みが増す様な形になって
いる。
るＲＩＥ装置を示している。ＲＩＥ装置は、ガスを供給
するシャワーヘッドタイプの上部電極１１と、これに対
向してウェ−ハ１２を保持する下部電極１４からなり、
下部電極上面には下部電極の保護および異常放電防止の
ために、絶縁物カバー１３が設置され、この絶縁物カバ
ー１３は、上面は平板状であるが、周辺部付近で、中心
部から周辺部近傍に向かって厚みが増す様な形になって
いる。
【００１５】次に、図２に本発明に於ける第二の実施例
であるプラズマＣＶＤ装置を示す。プラズマＣＶＤ装置
は、シャワーヘッドタイプの上部電極２１と、これに対
向してウェ−ハ２２を保持する下部電極２４からなり、
下部電極上面には、下部電極保護および異常放電防止の
ため、絶縁物カバー２３が設置され、この絶縁物カバー
２３は上述のＲＩＥ装置と同様に、上面は平板状である
が、周辺部付近で中心部から周辺部近傍に向かって厚み
が増す様な形になっている。
であるプラズマＣＶＤ装置を示す。プラズマＣＶＤ装置
は、シャワーヘッドタイプの上部電極２１と、これに対
向してウェ−ハ２２を保持する下部電極２４からなり、
下部電極上面には、下部電極保護および異常放電防止の
ため、絶縁物カバー２３が設置され、この絶縁物カバー
２３は上述のＲＩＥ装置と同様に、上面は平板状である
が、周辺部付近で中心部から周辺部近傍に向かって厚み
が増す様な形になっている。
【００１６】次に、図３に本発明に於ける第三の実施例
であるバイアススパッタ装置を示す。バイアススパッタ
装置は、上述のＲＩＥ装置やプラズマＣＶＤ装置のシャ
ワーヘッドタイプの上部電極とは異なり、ターゲット３
２が下部電極に対向するような形で上部電極３１に取り
付けられている。そして、この上部電極３１とターゲッ
ト３２に対向してウェ−ハ３３を保持している下部電極
３５とから構成されており、下部電極の保護および異常
放電防止のために絶縁物カバー３４が下部電極上面にあ
り、この絶縁物カバー３４は上述のＲＩＥ装置やプラズ
マＣＶＤ装置と同様に、上面は平板状であるが、周辺部
付近で中心部から周辺部近傍に向かって厚みが増す様な
形に加工されている。
であるバイアススパッタ装置を示す。バイアススパッタ
装置は、上述のＲＩＥ装置やプラズマＣＶＤ装置のシャ
ワーヘッドタイプの上部電極とは異なり、ターゲット３
２が下部電極に対向するような形で上部電極３１に取り
付けられている。そして、この上部電極３１とターゲッ
ト３２に対向してウェ−ハ３３を保持している下部電極
３５とから構成されており、下部電極の保護および異常
放電防止のために絶縁物カバー３４が下部電極上面にあ
り、この絶縁物カバー３４は上述のＲＩＥ装置やプラズ
マＣＶＤ装置と同様に、上面は平板状であるが、周辺部
付近で中心部から周辺部近傍に向かって厚みが増す様な
形に加工されている。
【００１７】以上のように、第一〜第三の実施例では、
絶縁物カバーの周辺部にテ−パが施され、厚みが中心部
から周辺部近傍に向かって厚さが増す様な形になってい
るが、このことにより、上部電極と下部電極間の距離
が、中心部に比較して周辺部近傍の方が電気的に長くな
るので、中心部と周辺部とでプラズマ密度が一定となっ
た装置とすることができる。
絶縁物カバーの周辺部にテ−パが施され、厚みが中心部
から周辺部近傍に向かって厚さが増す様な形になってい
るが、このことにより、上部電極と下部電極間の距離
が、中心部に比較して周辺部近傍の方が電気的に長くな
るので、中心部と周辺部とでプラズマ密度が一定となっ
た装置とすることができる。
【００１８】図４は、図１〜図３に示した第一〜第三の
実施例に於ける絶縁物カバ−４１の周辺部近傍のテ−パ
加工部分の拡大図である。上述の実施例では上面は平板
状であるが、下部電極４２に接している下面の周辺部近
傍に直線状テーパ形状が施され、中心部厚約３mmに対
し、周辺部近傍は約５mmという比率になっている。
実施例に於ける絶縁物カバ−４１の周辺部近傍のテ−パ
加工部分の拡大図である。上述の実施例では上面は平板
状であるが、下部電極４２に接している下面の周辺部近
傍に直線状テーパ形状が施され、中心部厚約３mmに対
し、周辺部近傍は約５mmという比率になっている。
【００１９】図５は絶縁物カバー５１形状の変形させ
た、本発明に於ける第四の実施例であり、上面は平板状
であるが、下部電極５２に接している下面の周辺部近傍
に対して図４に示したような直線状テーパ形状にした場
合とは異なり、二次曲線状テーパ形状にした場合であ
り、中心部厚３mmに対し、周辺部近傍は５mmという比率
になっている。この第四の実施例は、上述した第一〜第
三の実施例の直線状テーパ形状にした場合と同様な形
で、ＲＩＥ装置やプラズマＣＶＤ装置及びバイアススパ
ッタ装置などの装置の絶縁物カバ−として使用して良
い。
た、本発明に於ける第四の実施例であり、上面は平板状
であるが、下部電極５２に接している下面の周辺部近傍
に対して図４に示したような直線状テーパ形状にした場
合とは異なり、二次曲線状テーパ形状にした場合であ
り、中心部厚３mmに対し、周辺部近傍は５mmという比率
になっている。この第四の実施例は、上述した第一〜第
三の実施例の直線状テーパ形状にした場合と同様な形
で、ＲＩＥ装置やプラズマＣＶＤ装置及びバイアススパ
ッタ装置などの装置の絶縁物カバ−として使用して良
い。
【００２０】また、この絶縁物カバ−の周辺部近傍のテ
−パ加工は、上述のようなプラズマプロセス装置におい
て、装置自体や電極の幅の大きさが異なるような場合に
も、絶縁物カバ−の中心部と周辺部近傍の厚みをそれぞ
れに応じてプラズマ密度が一定となるように設定するこ
とで応用できる。
−パ加工は、上述のようなプラズマプロセス装置におい
て、装置自体や電極の幅の大きさが異なるような場合に
も、絶縁物カバ−の中心部と周辺部近傍の厚みをそれぞ
れに応じてプラズマ密度が一定となるように設定するこ
とで応用できる。
【００２１】以上より、上部電極と下部電極との間隔
が、周辺部近傍で機械的だけでなく、絶縁物カバーを厚
くすることで、電気的にも、下部電極の周辺部への電界
集中を防止することが出来、従来技術に比較して、プラ
ズマＣＶＤ装置、バイアススパッタ装置については成膜
速度、ＲＩＥ装置についてはエッチングレート均一性を
向上させることが出来る。
が、周辺部近傍で機械的だけでなく、絶縁物カバーを厚
くすることで、電気的にも、下部電極の周辺部への電界
集中を防止することが出来、従来技術に比較して、プラ
ズマＣＶＤ装置、バイアススパッタ装置については成膜
速度、ＲＩＥ装置についてはエッチングレート均一性を
向上させることが出来る。
【００２２】尚、絶縁カバー材としては、Ａｌ2 Ｏ3 、
ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＣ等の絶縁材を用いる。上
述のように本発明は、上部電極とこの上部電極に対向す
る下部電極を有する平行平板型プラズマプロセス装置に
於いて、下部電極上に設定されている絶縁物カバーの厚
さについて中心部に対し周辺部を厚くし、上部電極と下
部電極間距離が中心部に対し周辺部を電気的に長くなる
ようにすることで、下部電極周辺部の電界集中をなくし
中心部と周辺部の成膜速度やエッチングレートの均一性
の向上を実現することを特徴としている。
ＳｉＯ2 、Ｓｉ3 Ｎ4 、ＳｉＣ等の絶縁材を用いる。上
述のように本発明は、上部電極とこの上部電極に対向す
る下部電極を有する平行平板型プラズマプロセス装置に
於いて、下部電極上に設定されている絶縁物カバーの厚
さについて中心部に対し周辺部を厚くし、上部電極と下
部電極間距離が中心部に対し周辺部を電気的に長くなる
ようにすることで、下部電極周辺部の電界集中をなくし
中心部と周辺部の成膜速度やエッチングレートの均一性
の向上を実現することを特徴としている。
【００２３】これにより値としては、従来から問題とさ
れていたプラズマＣＶＤ装置の膜厚均一性が±４％→±
２％に、ＲＩＥ装置ではエッチングレート均一性が±７
％→±３％に、バイアススパッタ装置では膜厚均一性を
±７％→±２％にと、半分以下のレベルに向上させるこ
とが出来る。又、この結果、エッチバックやＶia開口の
制御性が上がり、製品歩留りの３〜５％の向上を図るこ
とができる。
れていたプラズマＣＶＤ装置の膜厚均一性が±４％→±
２％に、ＲＩＥ装置ではエッチングレート均一性が±７
％→±３％に、バイアススパッタ装置では膜厚均一性を
±７％→±２％にと、半分以下のレベルに向上させるこ
とが出来る。又、この結果、エッチバックやＶia開口の
制御性が上がり、製品歩留りの３〜５％の向上を図るこ
とができる。
【００２４】
【発明の効果】本発明によれば、プラズマプロセスにお
ける成膜速度やエッチングレートの均一性を向上させた
半導体製造装置を提供できる。
ける成膜速度やエッチングレートの均一性を向上させた
半導体製造装置を提供できる。
【図１】本発明の第一の実施例であるＲＩＥ装置を示す
断面図、
断面図、
【図２】本発明の第二の実施例であるプラズマＣＶＤ装
置を示す断面図、
置を示す断面図、
【図３】本発明の第三の実施例であるバイアススパッタ
装置を示す断面図、
装置を示す断面図、
【図４】本発明の第一〜第三の実施例を示した図１〜図
３の部分拡大図、
３の部分拡大図、
【図５】本発明の半導体製造装置の第四の実施例を示す
断面図、
断面図、
【図６】従来のＲＩＥ装置を示す断面図、
【図７】従来のプラズマＣＶＤ装置を示す断面図、
【図８】従来のバイアススパッタ装置を示す断面図。
１１ 上部電極 １２ ウェ−ハ １３ 絶縁膜カバー １４ 下部電極
Claims (3)
- 【請求項１】 ウェ−ハを載置する下部電極と、 この下部電極に対向する上部電極と、 前記下部電極の前記上部電極に対向している面を覆い、
上面は平面であり、周辺部の厚さが中心部よりも厚い絶
縁物カバ−とを有することを特徴とする半導体製造装
置。 - 【請求項２】 前記絶縁物カバーの厚さが、前記下部電
極周辺部近傍から外側に向かって直線状テーパ加工が施
されていることにより、中心部よりも徐々に厚くなって
いることを特徴とする請求項１記載の半導体製造装置。 - 【請求項３】 前記絶縁物カバーの厚さが、前記下部電
極周辺部近傍から外側に向かって二次曲線状テーパ加工
が施されていることにより中心部よりも徐々に厚くなっ
ていることを特徴とする請求項１記載の半導体製造装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203811A JPH0758083A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5203811A JPH0758083A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758083A true JPH0758083A (ja) | 1995-03-03 |
Family
ID=16480124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5203811A Pending JPH0758083A (ja) | 1993-08-18 | 1993-08-18 | 半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758083A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001210621A (ja) * | 2000-01-26 | 2001-08-03 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| JP2003506889A (ja) * | 1999-08-10 | 2003-02-18 | ユナキス・トレーディング・アクチェンゲゼルシャフト | 面積の大きな基板の処理のためのプラズマ反応装置 |
| WO2009099521A1 (en) * | 2008-02-06 | 2009-08-13 | Applied Materials, Inc. | Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge |
| JP2010278362A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | プラズマエッチング装置 |
| JP2016512393A (ja) * | 2013-03-12 | 2016-04-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | プラズマエッチング作業工程用の基板支持体 |
-
1993
- 1993-08-18 JP JP5203811A patent/JPH0758083A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003506889A (ja) * | 1999-08-10 | 2003-02-18 | ユナキス・トレーディング・アクチェンゲゼルシャフト | 面積の大きな基板の処理のためのプラズマ反応装置 |
| JP2001210621A (ja) * | 2000-01-26 | 2001-08-03 | Matsushita Electric Ind Co Ltd | プラズマ処理装置 |
| WO2009099521A1 (en) * | 2008-02-06 | 2009-08-13 | Applied Materials, Inc. | Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge |
| US7674723B2 (en) | 2008-02-06 | 2010-03-09 | Applied Materials, Inc. | Plasma immersion ion implantation using an electrode with edge-effect suppression by a downwardly curving edge |
| JP2010278362A (ja) * | 2009-05-29 | 2010-12-09 | Toshiba Corp | プラズマエッチング装置 |
| US8834674B2 (en) | 2009-05-29 | 2014-09-16 | Kabushiki Kaisha Toshiba | Plasma etching apparatus |
| JP2016512393A (ja) * | 2013-03-12 | 2016-04-25 | アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ | プラズマエッチング作業工程用の基板支持体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102691272B1 (ko) | 부바이어스를 사용하는 peald로 막을 증착하는 방법 | |
| US5770098A (en) | Etching process | |
| JPH0741153Y2 (ja) | 試料処理用電極 | |
| CN1992164B (zh) | 等离子体蚀刻方法 | |
| US5310454A (en) | Dry etching method | |
| JP3499104B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US5916820A (en) | Thin film forming method and apparatus | |
| JPS6136589B2 (ja) | ||
| JP3223661B2 (ja) | プラズマ堆積方法 | |
| JPH0758083A (ja) | 半導体製造装置 | |
| JPS58204537A (ja) | プラズマエツチング方法 | |
| JP3350264B2 (ja) | プラズマクリーニング方法 | |
| JP3417328B2 (ja) | プラズマ処理方法及び装置 | |
| JP2003077904A (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| US20060281323A1 (en) | Method of cleaning substrate processing apparatus | |
| JPS62189725A (ja) | プラズマｃｖｄ装置 | |
| JP3368743B2 (ja) | プラズマ処理装置及びプラズマ処理方法 | |
| JPS62188777A (ja) | バイアススパツタリング装置 | |
| JPS61190944A (ja) | ドライエツチング装置 | |
| EP1039501A2 (en) | Apparatus and method for production of electronic devices | |
| JP3220528B2 (ja) | 真空処理装置 | |
| JP2001192837A (ja) | プラズマｃｖｄ装置 | |
| KR20010023762A (ko) | 에칭 균일성 향상 장치 및 방법 | |
| JP3252167B2 (ja) | ドライエッチング方法 | |
| JPH06120140A (ja) | 半導体製造方法および装置 |