JPH0758257A - 改良ヒートシンク能力を有する電子回路アセンブリ - Google Patents
改良ヒートシンク能力を有する電子回路アセンブリInfo
- Publication number
- JPH0758257A JPH0758257A JP6185119A JP18511994A JPH0758257A JP H0758257 A JPH0758257 A JP H0758257A JP 6185119 A JP6185119 A JP 6185119A JP 18511994 A JP18511994 A JP 18511994A JP H0758257 A JPH0758257 A JP H0758257A
- Authority
- JP
- Japan
- Prior art keywords
- diamond layer
- layer
- circuit assembly
- electronic
- heat sink
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W40/00—Arrangements for thermal protection or thermal control
- H10W40/20—Arrangements for cooling
- H10W40/25—Arrangements for cooling characterised by their materials
- H10W40/254—Diamond
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】
【目的】 改良されたヒートシンク能力を備えた電子回
路アセンブリを提供する。 【構成】 アセンブリは、貫通した開口部６２を有する
部材保持基板５６を含む。開口部は、熱発生電子部材６
４を受容する大きさである。部材保持基板の底面５８
に、ヒートシンクとして、ダイヤモンド層５０を取り付
ける。熱発生部材６４は、部材保持基板５６の開口部６
２の中でダイヤモンド層５０に直接取り付ける。ダイヤ
モンド層は、電気絶縁と同時に優れた熱消散を達成す
る。
路アセンブリを提供する。 【構成】 アセンブリは、貫通した開口部６２を有する
部材保持基板５６を含む。開口部は、熱発生電子部材６
４を受容する大きさである。部材保持基板の底面５８
に、ヒートシンクとして、ダイヤモンド層５０を取り付
ける。熱発生部材６４は、部材保持基板５６の開口部６
２の中でダイヤモンド層５０に直接取り付ける。ダイヤ
モンド層は、電気絶縁と同時に優れた熱消散を達成す
る。
Description
【０００１】
【産業上の利用分野】本発明は、一般に電子回路アセン
ブリに関し、さらに詳しくは、改良されたヒートシンク
（放熱）能力を有する電子回路アセンブリに関する。
ブリに関し、さらに詳しくは、改良されたヒートシンク
（放熱）能力を有する電子回路アセンブリに関する。
【０００２】
【従来の技術】最近の電子回路アセンブリは、本質的に
大量の熱を発生する高電力アナログおよびディジタル半
導体デバイスを含む。部材によって発生した熱は、許容
動作温度を維持するために、作動中に消散しなければな
らない。
大量の熱を発生する高電力アナログおよびディジタル半
導体デバイスを含む。部材によって発生した熱は、許容
動作温度を維持するために、作動中に消散しなければな
らない。
【０００３】従来、電子部材は、印刷配線板上に搭載さ
れる。印刷配線板は良好なヒートシングではないが、電
子回路の動作に必要な電気絶縁を提供し、様々な部材を
接続する印刷回路用の基板を提供する。熱を消散するた
めに、従来の印刷配線板は一般に、配線板から熱を取り
出す金属（例えば、銅）のヒートシンク上に搭載され
る。
れる。印刷配線板は良好なヒートシングではないが、電
子回路の動作に必要な電気絶縁を提供し、様々な部材を
接続する印刷回路用の基板を提供する。熱を消散するた
めに、従来の印刷配線板は一般に、配線板から熱を取り
出す金属（例えば、銅）のヒートシンク上に搭載され
る。
【０００４】アナログ電子回路の場合、例えば最新の電
気通信によって要求される周波数および電力が増加する
につれて、上述のヒートシンク構造は、動作可能な温度
を維持するのに充分ではなくなる。同じ問題は、例えば
高性能マイクロプロセッサを含むディジタル電子回路で
も生じる。先行技術の解決法は、最も多くの熱を発生す
る特定の部材を分離し、それらを印刷配線板の下にある
金属ヒートシンクに別個に取り付けることである。これ
は、金属ヒートシンクにアクセスする貫通開口部を印刷
配線板に設けることによって達成される。
気通信によって要求される周波数および電力が増加する
につれて、上述のヒートシンク構造は、動作可能な温度
を維持するのに充分ではなくなる。同じ問題は、例えば
高性能マイクロプロセッサを含むディジタル電子回路で
も生じる。先行技術の解決法は、最も多くの熱を発生す
る特定の部材を分離し、それらを印刷配線板の下にある
金属ヒートシンクに別個に取り付けることである。これ
は、金属ヒートシンクにアクセスする貫通開口部を印刷
配線板に設けることによって達成される。
【０００５】熱発生部材は、電気絶縁基板に取り付けな
ければならないので、金属ヒートシンクに直接取り付け
ることはできない。したがって、熱発生部材は、最初に
セラミック基板に取り付けられる。その後、このセラミ
ック基板が、印刷配線板の開口部を介して金属ヒートシ
ンクに取り付けられる。
ければならないので、金属ヒートシンクに直接取り付け
ることはできない。したがって、熱発生部材は、最初に
セラミック基板に取り付けられる。その後、このセラミ
ック基板が、印刷配線板の開口部を介して金属ヒートシ
ンクに取り付けられる。
【０００６】
【発明が解決しようとする課題】先行技術の解決策には
特有の欠点がある。例えば、熱発生部材とヒートシンク
との間のセラミック基板は、熱を特によく消散するわけ
ではない。セラミックの熱消散能力は、銅に比べて約１
００分の１である。したがって、動作可能な温度は維持
できるが、セラミック基板に搭載された熱発生部材付近
の熱が高くなり、局所的な熱勾配ができる。これは、金
属のマイグレーション(migration) などの問題を生じ、
最終的にデバイスの故障の原因となる。
特有の欠点がある。例えば、熱発生部材とヒートシンク
との間のセラミック基板は、熱を特によく消散するわけ
ではない。セラミックの熱消散能力は、銅に比べて約１
００分の１である。したがって、動作可能な温度は維持
できるが、セラミック基板に搭載された熱発生部材付近
の熱が高くなり、局所的な熱勾配ができる。これは、金
属のマイグレーション(migration) などの問題を生じ、
最終的にデバイスの故障の原因となる。
【０００７】さらに、酸化ベリリウムは、熱消散特性が
かなり良いので、セラミック基板として一般的に使用さ
れる。しかし、酸化ベリリウムは、処理工程中に有毒物
質を発生する。さらに、ヒートシンクを介して熱発生部
材に接続するセラミックは、特に優れた熱消散体ではな
いので、電子部材自体ができるだけ効率的に熱を消散す
るように設計しなければならない。一般に、電子部材は
半導体ダイである。効率的な熱消散を提供するために、
半導体ダイはしばしば５ミルもの薄さに形成される。こ
の薄さのために、デバイスはより脆弱になり、追加処理
工程が必要となり、それによってコストおよび歩留まり
に悪影響を及ぼす。
かなり良いので、セラミック基板として一般的に使用さ
れる。しかし、酸化ベリリウムは、処理工程中に有毒物
質を発生する。さらに、ヒートシンクを介して熱発生部
材に接続するセラミックは、特に優れた熱消散体ではな
いので、電子部材自体ができるだけ効率的に熱を消散す
るように設計しなければならない。一般に、電子部材は
半導体ダイである。効率的な熱消散を提供するために、
半導体ダイはしばしば５ミルもの薄さに形成される。こ
の薄さのために、デバイスはより脆弱になり、追加処理
工程が必要となり、それによってコストおよび歩留まり
に悪影響を及ぼす。
【０００８】したがって、先行技術の欠点を克服する改
良されたヒートシンク能力を有する電子回路アセンブリ
が必要とされる。特に、余分なセラミック基板を必要と
することなく電気絶縁が得られ、しかも熱を効率的かつ
均等に伝導するヒートシンク構造が必要とされる。さら
に、熱発生部材を薄くせずにすむように、充分な熱消散
を達成することが望まれる。
良されたヒートシンク能力を有する電子回路アセンブリ
が必要とされる。特に、余分なセラミック基板を必要と
することなく電気絶縁が得られ、しかも熱を効率的かつ
均等に伝導するヒートシンク構造が必要とされる。さら
に、熱発生部材を薄くせずにすむように、充分な熱消散
を達成することが望まれる。
【０００９】
【課題を解決するための手段】簡単には、本発明は、改
良されたヒートシンク能力を有する電子回路アセンブリ
を提供することによって、先行技術の欠点を克服する。
一般に、このアセンブリは、印刷配線板などの部材保持
基板によって構成される。この基板は上面および底面お
よび、基板を貫通する少なくとも一つの開口部を有す
る。この開口部は、熱発生部材などの電子部材を受容す
る大きさとする。部材保持基板の底面に隣接して、ダイ
ヤモンド層を配置する。ダイヤモンド層は、部材保持基
板の開口部を介して、電子部材に絶縁接触する。したが
って、熱は電子部材からダイヤモンド層に消散し、ダイ
ヤモンド層全体に比較的均等に分散される。
良されたヒートシンク能力を有する電子回路アセンブリ
を提供することによって、先行技術の欠点を克服する。
一般に、このアセンブリは、印刷配線板などの部材保持
基板によって構成される。この基板は上面および底面お
よび、基板を貫通する少なくとも一つの開口部を有す
る。この開口部は、熱発生部材などの電子部材を受容す
る大きさとする。部材保持基板の底面に隣接して、ダイ
ヤモンド層を配置する。ダイヤモンド層は、部材保持基
板の開口部を介して、電子部材に絶縁接触する。したが
って、熱は電子部材からダイヤモンド層に消散し、ダイ
ヤモンド層全体に比較的均等に分散される。
【００１０】本発明に関連する材料を説明するために使
用する「ダイヤモンド」という用語は、実質的にダイヤ
モンドを意味する。
用する「ダイヤモンド」という用語は、実質的にダイヤ
モンドを意味する。
【００１１】
【実施例】図１は、電子回路アセンブリ１０の斜視図で
ある。回路アセンブリ１０は、簡易な好例となるアセン
ブリである。回路アセンブリ１０は、部材保持基板１２
を有する。基板１２は一般的に、絶縁板と，様々な部材
（図示せず）を接続する導電トレース(conductive trac
es) によって構成される印刷配線板である。部材１４，
１６，１８，２０，２２は、回路を構成する電子部材を
表わす。部材１４，１６は，表面実装集積回路である。
部材１８，２０は、チップ抵抗器およびチップ・コンデ
ンサである。部材２２は、熱発生部材である。熱発生部
材２２は、例えば、高周波アナログ・デバイスまたはマ
イクロプロセッサであってもよい。ワイヤ２３，２５，
２７，２９は、部材２２と回路の他の部分との間のワイ
ヤボンディング接続である。あるいは、部材２２は、パ
ターン・トレースによって回路の他の部分と電気的に接
続される、パッケージ・デバイスとすることもできる。
ある。回路アセンブリ１０は、簡易な好例となるアセン
ブリである。回路アセンブリ１０は、部材保持基板１２
を有する。基板１２は一般的に、絶縁板と，様々な部材
（図示せず）を接続する導電トレース(conductive trac
es) によって構成される印刷配線板である。部材１４，
１６，１８，２０，２２は、回路を構成する電子部材を
表わす。部材１４，１６は，表面実装集積回路である。
部材１８，２０は、チップ抵抗器およびチップ・コンデ
ンサである。部材２２は、熱発生部材である。熱発生部
材２２は、例えば、高周波アナログ・デバイスまたはマ
イクロプロセッサであってもよい。ワイヤ２３，２５，
２７，２９は、部材２２と回路の他の部分との間のワイ
ヤボンディング接続である。あるいは、部材２２は、パ
ターン・トレースによって回路の他の部分と電気的に接
続される、パッケージ・デバイスとすることもできる。
【００１２】回路アセンブリ１０はさらに、印刷配線板
１２の底面に配置したヒートシンク層２４を含む。先行
技術では、ヒートシンク層２４は銅基板によって構成さ
れる。さらに、熱発生部材２２は、セラミック基板（図
示せず）に搭載され、印刷配線板１２の開口部２６を介
してヒートシンク層２４に取り付けられる。
１２の底面に配置したヒートシンク層２４を含む。先行
技術では、ヒートシンク層２４は銅基板によって構成さ
れる。さらに、熱発生部材２２は、セラミック基板（図
示せず）に搭載され、印刷配線板１２の開口部２６を介
してヒートシンク層２４に取り付けられる。
【００１３】対照的に、本発明の場合、ヒートシンク層
２４はダイヤモンド層によって構成される。さらに、熱
発生部材２２はダイヤモンド層２４に直接搭載される。
先行技術の方法，および本発明によるアセンブリの両方
について、以下に詳しく述べる。
２４はダイヤモンド層によって構成される。さらに、熱
発生部材２２はダイヤモンド層２４に直接搭載される。
先行技術の方法，および本発明によるアセンブリの両方
について、以下に詳しく述べる。
【００１４】図２は、先行技術の回路アセンブリ３０を
非常に簡易化した断面図である。回路アセンブリ３０
は、通常、印刷配線板である部材保持基板３２によって
構成される。印刷配線板３２には、開口部３４がある。
開口部３４は、セラミック基板３８に取り付けられる電
子部材３６を受容できる大きさである。一般に、電子部
材３６は半導体ダイによって構成され、セラミック基板
３８は酸化ベリリウム基板によって構成される。印刷配
線板３２とセラミック基板３８は両方とも、金属ヒート
シンク４０に取り付けられる。金属ヒートシンク４０は
一般に、銅基板によって構成される。実際問題として、
銅基板４０を用いた回路アセンブリ３０は、コンピュー
タや携帯電話などの電子機器に搭載される。銅層４０は
一般に、熱を電子回路からさらに分散させるために、背
面にねじ止めされる。
非常に簡易化した断面図である。回路アセンブリ３０
は、通常、印刷配線板である部材保持基板３２によって
構成される。印刷配線板３２には、開口部３４がある。
開口部３４は、セラミック基板３８に取り付けられる電
子部材３６を受容できる大きさである。一般に、電子部
材３６は半導体ダイによって構成され、セラミック基板
３８は酸化ベリリウム基板によって構成される。印刷配
線板３２とセラミック基板３８は両方とも、金属ヒート
シンク４０に取り付けられる。金属ヒートシンク４０は
一般に、銅基板によって構成される。実際問題として、
銅基板４０を用いた回路アセンブリ３０は、コンピュー
タや携帯電話などの電子機器に搭載される。銅層４０は
一般に、熱を電子回路からさらに分散させるために、背
面にねじ止めされる。
【００１５】図３は、本発明に係る電子回路アセンブリ
を非常に簡易化した断面図である。図３は好適なアセン
ブリを示し、図４および図５は、本発明に係る別の例の
アセンブリを示す。図３を参照として、第１ダイヤモン
ド層５０が提供される。ダイヤモンド層５０は、厚さ１
０〜３０ミルの多結晶性ダイヤモンド平板(polycrystal
line diamond slab)とすることが望ましい。ダイヤモン
ド層５０は、商業的には化学蒸着（ＣＶＤ）法によって
形成され、Diamonex(TM)社から入手することができる。
ダイヤモンド層５０は、代替的に、非晶質ダイヤモンド
または単結晶ダイヤモンドによって構成することもでき
る。以下で詳述する別の代替実施例では、ダイヤモンド
層５０を析出薄膜によって構成することもできる。
を非常に簡易化した断面図である。図３は好適なアセン
ブリを示し、図４および図５は、本発明に係る別の例の
アセンブリを示す。図３を参照として、第１ダイヤモン
ド層５０が提供される。ダイヤモンド層５０は、厚さ１
０〜３０ミルの多結晶性ダイヤモンド平板(polycrystal
line diamond slab)とすることが望ましい。ダイヤモン
ド層５０は、商業的には化学蒸着（ＣＶＤ）法によって
形成され、Diamonex(TM)社から入手することができる。
ダイヤモンド層５０は、代替的に、非晶質ダイヤモンド
または単結晶ダイヤモンドによって構成することもでき
る。以下で詳述する別の代替実施例では、ダイヤモンド
層５０を析出薄膜によって構成することもできる。
【００１６】好適な実施例では、ダイヤモンド層５０
に、炭素と相互作用することのできる金属層をスパッタ
析出する。好適な金属はタングステンである。図３を参
照し、、タングステンをダイヤモンド層５０にスパッタ
すると、タングステン層５４の下にタングステン・カー
バイド層５２が形成される。タングステン層５４は、後
述するように、回路アセンブリの他の部分を接続するた
めに、はんだ材に固着される表面を提供する。スパッタ
されるタングステンの代わりに、金属炭素化合物を形成
する他の金属を使用できることを、理解されたい。好適
な実施例では、約１，０００〜５，０００オングストロ
ームのタングステンを析出する。
に、炭素と相互作用することのできる金属層をスパッタ
析出する。好適な金属はタングステンである。図３を参
照し、、タングステンをダイヤモンド層５０にスパッタ
すると、タングステン層５４の下にタングステン・カー
バイド層５２が形成される。タングステン層５４は、後
述するように、回路アセンブリの他の部分を接続するた
めに、はんだ材に固着される表面を提供する。スパッタ
されるタングステンの代わりに、金属炭素化合物を形成
する他の金属を使用できることを、理解されたい。好適
な実施例では、約１，０００〜５，０００オングストロ
ームのタングステンを析出する。
【００１７】好適な回路アセンブリはさらに、部材保持
基板５６によって構成される。部材保持基板５６は印刷
配線板である。基板５６は、底面５８である第１表面を
有する。底面５８は、頂面６０である第２表面に対置す
る。基板５６はさらに、頂面６０から底面５８まで伸長
する開口部６２を有する。開口部６２は、好適な実施例
では半導体ダイから成る電子部材６４を受容する大きさ
である。基板５６は、他の熱発生電子部材によって要求
される場合、そうした開口部を幾つか設けることができ
るということを、理解されたい。
基板５６によって構成される。部材保持基板５６は印刷
配線板である。基板５６は、底面５８である第１表面を
有する。底面５８は、頂面６０である第２表面に対置す
る。基板５６はさらに、頂面６０から底面５８まで伸長
する開口部６２を有する。開口部６２は、好適な実施例
では半導体ダイから成る電子部材６４を受容する大きさ
である。基板５６は、他の熱発生電子部材によって要求
される場合、そうした開口部を幾つか設けることができ
るということを、理解されたい。
【００１８】好適な実施例では、開口部６２を介して半
導体ダイ６４をダイヤモンド層５０に取り付ける。さら
に詳しくは、半導体ダイ６４は底面６６を有しており、
この底面６６を、第１はんだ材から成る第１材料層６８
で、層５０に取り付ける。ダイヤモンド層５０は、タン
グステン層５４で覆われるので、層６８は、タングステ
ン層５４を介してダイヤモンド層５０に接着される。
導体ダイ６４をダイヤモンド層５０に取り付ける。さら
に詳しくは、半導体ダイ６４は底面６６を有しており、
この底面６６を、第１はんだ材から成る第１材料層６８
で、層５０に取り付ける。ダイヤモンド層５０は、タン
グステン層５４で覆われるので、層６８は、タングステ
ン層５４を介してダイヤモンド層５０に接着される。
【００１９】同様に、基板５６の底面５８は、第２はん
だ材から成る第２材料層７０で覆われる。
だ材から成る第２材料層７０で覆われる。
【００２０】本発明による回路アセンブリを形成する好
適な方法では、基板５６をダイヤモンド層５０に取り付
ける前に、半導体ダイ６４をダイヤモンド層５０に取り
付ける。さらに詳しくは、半導体ダイ６４は、ダイヤモ
ンド層５０における基板５６の開口部６２に対応する位
置に取り付けられる。はんだ層６８は適切な温度にまで
加熱して、リフローを発生させ、それによって半導体ダ
イ６４をダイヤモンド層５０に接着させる。その後、基
板５６を同様の方法でダイヤモンド層５０に接合させ
る。開口部６２は、半導体ダイ６４の周囲を取り囲む。
適な方法では、基板５６をダイヤモンド層５０に取り付
ける前に、半導体ダイ６４をダイヤモンド層５０に取り
付ける。さらに詳しくは、半導体ダイ６４は、ダイヤモ
ンド層５０における基板５６の開口部６２に対応する位
置に取り付けられる。はんだ層６８は適切な温度にまで
加熱して、リフローを発生させ、それによって半導体ダ
イ６４をダイヤモンド層５０に接着させる。その後、基
板５６を同様の方法でダイヤモンド層５０に接合させ
る。開口部６２は、半導体ダイ６４の周囲を取り囲む。
【００２１】好適な実施例では、半導体ダイ６４の底面
を覆う第１はんだ層６８は、錫アンチモンから成る。錫
アンチモンは、リフロー温度が比較的高い。対照的に、
基板５６の底面５８を覆う第２はんだ層７０は、錫鉛な
ど、比較的低温のはんだから成る。本発明による回路ア
センブリを製造する方法では、半導体ダイ６４を、その
はんだの比較的高い温度でリフローすることによって最
初に取り付けられる。その後、より低い温度でリフロー
することによって、基板５６を取り付けることができ
る。したがって、はんだのリフロー温度の差が、基板５
６をダイヤモンド層５０に取り付けるときに、半導体ダ
イ６４の配置を乱すことなく維持することを可能にす
る。
を覆う第１はんだ層６８は、錫アンチモンから成る。錫
アンチモンは、リフロー温度が比較的高い。対照的に、
基板５６の底面５８を覆う第２はんだ層７０は、錫鉛な
ど、比較的低温のはんだから成る。本発明による回路ア
センブリを製造する方法では、半導体ダイ６４を、その
はんだの比較的高い温度でリフローすることによって最
初に取り付けられる。その後、より低い温度でリフロー
することによって、基板５６を取り付けることができ
る。したがって、はんだのリフロー温度の差が、基板５
６をダイヤモンド層５０に取り付けるときに、半導体ダ
イ６４の配置を乱すことなく維持することを可能にす
る。
【００２２】好適な実施例では、半導体ダイ６４の厚さ
は約１５〜２０ミルである。この厚さは、ダイが完成し
た後のダイの厚さを意味する。ダイヤモンド層５０は非
常に効率的なヒートシンクとなるので、半導体ダイ６４
は、先行技術で必要とされるように薄くする必要が無
い。したがって、処理段階が省かれ、歩留まりが向上す
る。
は約１５〜２０ミルである。この厚さは、ダイが完成し
た後のダイの厚さを意味する。ダイヤモンド層５０は非
常に効率的なヒートシンクとなるので、半導体ダイ６４
は、先行技術で必要とされるように薄くする必要が無
い。したがって、処理段階が省かれ、歩留まりが向上す
る。
【００２３】基板５６は、半導体ダイ６４とほぼ同じ厚
さとなるように作製することが望ましい。したがって、
半導体ダイ６４の頂面７２は、基板５６の頂面６０と同
じ高さである。さらに、半導体ダイ６４の底面６６は、
基板５６の底面５８と同じ高さである。したがって、半
導体ダイ６４の底面６６は、基板５６の底面５８によっ
て定義される面上にある。半導体ダイ６４は、加工処理
によって薄くする必要が無く、基板５６と同じ厚さであ
るので、処理工程が著しく簡素化される。さらに、余分
なセラミック基板の必要性，およびそれに伴うコストと
余分な処理工程が省かれる。
さとなるように作製することが望ましい。したがって、
半導体ダイ６４の頂面７２は、基板５６の頂面６０と同
じ高さである。さらに、半導体ダイ６４の底面６６は、
基板５６の底面５８と同じ高さである。したがって、半
導体ダイ６４の底面６６は、基板５６の底面５８によっ
て定義される面上にある。半導体ダイ６４は、加工処理
によって薄くする必要が無く、基板５６と同じ厚さであ
るので、処理工程が著しく簡素化される。さらに、余分
なセラミック基板の必要性，およびそれに伴うコストと
余分な処理工程が省かれる。
【００２４】図４に別の代替実施例を示す。図４は、本
発明による回路アセンブリの簡単な断面図である。電子
回路アセンブリの類似した部分には、同じ参照番号を使
用する。図４に示す実施例では、予め薄くしたダイを使
用することができ、したがって、先行技術の余分なセラ
ミック基板と共に使用するように設計されたダイを使用
することができる。
発明による回路アセンブリの簡単な断面図である。電子
回路アセンブリの類似した部分には、同じ参照番号を使
用する。図４に示す実施例では、予め薄くしたダイを使
用することができ、したがって、先行技術の余分なセラ
ミック基板と共に使用するように設計されたダイを使用
することができる。
【００２５】図４の実施例と図３の実施例との間の一つ
の顕著な相違点は、図４の実施例におけるダイヤモンド
層５１がさらに、開口部６２の中に伸長する第１部分８
０を有することである。第１部分８０は、半導体ダイ６
５の底面６６と絶縁接触する。先に述べたように、基板
５６および半導体ダイ６４の底面をはんだ材に接着させ
るために、ダイヤモンド層５１に金属炭素化合物および
金属の層を設けることができる。代替的に、この実施例
におけるダイヤモンド層５１は、非晶質または多結晶性
ダイヤモンドとすることができる。受入れ可能なダイヤ
モンドの化学蒸着法は、例えば米国特許第５，１２４，
１７９号および第５，１２６，２０６号に開示されてお
り、これらを引用によってここに組み込む。
の顕著な相違点は、図４の実施例におけるダイヤモンド
層５１がさらに、開口部６２の中に伸長する第１部分８
０を有することである。第１部分８０は、半導体ダイ６
５の底面６６と絶縁接触する。先に述べたように、基板
５６および半導体ダイ６４の底面をはんだ材に接着させ
るために、ダイヤモンド層５１に金属炭素化合物および
金属の層を設けることができる。代替的に、この実施例
におけるダイヤモンド層５１は、非晶質または多結晶性
ダイヤモンドとすることができる。受入れ可能なダイヤ
モンドの化学蒸着法は、例えば米国特許第５，１２４，
１７９号および第５，１２６，２０６号に開示されてお
り、これらを引用によってここに組み込む。
【００２６】図５は、本発明によるさらに別の実施例を
示す。図５は、図３に示す実施例の素子(element) に類
似した素子によって構成される回路アセンブリの簡単な
断面図である。図５の実施例の顕著な相違点は、基板５
６の頂面６０を覆う第２ダイヤモンド層９０である。第
２ダイヤモンド層９０は、ダイヤモンド状炭素薄膜（Ｄ
ＬＣ: diamond-like carbon)のコンフォーマル・コーテ
ィングに(conformal coat)よって構成することが望まし
い。第２ダイヤモンド層９０は、低圧ＣＶＤ法またはイ
オン・スパッタ法によって、基板５６上に形成すること
が望ましく、商業的には例えばDiamonex(TM)社から市販
される。層９０が、基板５６の頂面６０に配置すること
のできる部材，ワイヤ，トレース等に対するコンフォー
マル・コーティング(conformal coat)を形成すること
を、理解されたい。
示す。図５は、図３に示す実施例の素子(element) に類
似した素子によって構成される回路アセンブリの簡単な
断面図である。図５の実施例の顕著な相違点は、基板５
６の頂面６０を覆う第２ダイヤモンド層９０である。第
２ダイヤモンド層９０は、ダイヤモンド状炭素薄膜（Ｄ
ＬＣ: diamond-like carbon)のコンフォーマル・コーテ
ィングに(conformal coat)よって構成することが望まし
い。第２ダイヤモンド層９０は、低圧ＣＶＤ法またはイ
オン・スパッタ法によって、基板５６上に形成すること
が望ましく、商業的には例えばDiamonex(TM)社から市販
される。層９０が、基板５６の頂面６０に配置すること
のできる部材，ワイヤ，トレース等に対するコンフォー
マル・コーティング(conformal coat)を形成すること
を、理解されたい。
【００２７】以上の説明により、改良されたヒートシン
ク能力を有する電子回路アセンブリが本発明によって提
供されることを、理解されたい。従来の金属ヒートシン
クの代わりに、ダイヤモンド層を使用することによっ
て、ヒートシンクと絶縁表面が同時に得られる。したが
って、熱発生部材をヒートシンクにインタフェースする
セラミック基板の必要性が省かれる。さらに、ダイヤモ
ンドは従来の銅の約５倍の効率で熱を伝えるので、本発
明により、熱がダイヤモンド層全体に均等に分散され
る。さらにまた、熱発生電子部材が半導体ダイの場合、
ダイがその通常の厚さのままで充分に熱を消散すること
ができるので、ダイの作製後にこれを薄くする必要が無
い。
ク能力を有する電子回路アセンブリが本発明によって提
供されることを、理解されたい。従来の金属ヒートシン
クの代わりに、ダイヤモンド層を使用することによっ
て、ヒートシンクと絶縁表面が同時に得られる。したが
って、熱発生部材をヒートシンクにインタフェースする
セラミック基板の必要性が省かれる。さらに、ダイヤモ
ンドは従来の銅の約５倍の効率で熱を伝えるので、本発
明により、熱がダイヤモンド層全体に均等に分散され
る。さらにまた、熱発生電子部材が半導体ダイの場合、
ダイがその通常の厚さのままで充分に熱を消散すること
ができるので、ダイの作製後にこれを薄くする必要が無
い。
【図１】簡単な電子回路アセンブリの斜視図である。
【図２】先行技術の電子回路アセンブリの簡単な断面図
である。
である。
【図３】本発明による電子回路アセンブリの簡易な断面
図である。
図である。
【図４】本発明による電子回路アセンブリの別の実施例
の簡単な断面図である。
の簡単な断面図である。
【図５】本発明による電子回路アセンブリのさらに別の
実施例の簡単な断面図である。
実施例の簡単な断面図である。
１０ 電子回路アセンブリ １２ 部材保持基板 １４，１６ 表面実装集積回路 １８ チップ抵抗器 ２０ チップ・コンデンサ ２２ 熱発生部材 ２３、２５、２７、２９ ワイヤボンディング接続 ２４ ヒートシンク層 ３０ 先行技術の電子回路アセンブリ ３２ 部材保持基板 ３４ 開口部 ３６ 電子部材 ３８ セラミック基板 ４０ 金属ヒートシンク ５０ ダイヤモンド層 ５４ タングステン層 ５６ 部材保持基板 ５８ 基板底面 ６０ 基板頂面 ６２ 開口部 ６４ 半導体ダイ ６８ 第１はんだ層 ７０ 第２はんだ層
Claims (3)
- 【請求項１】 改良されたヒートシンク能力を有する電
子回路アセンブリ（１０）であって：第１表面（５
８），第２表面（６０），および前記第１表面（５８）
から前記第２表面（６０）まで伸長する少なくとも一つ
の開口部（６２）を有し、前記開口部を電子部材（６
４）を受容する大きさにした部材保持基板（５６）；前
記部材保持基板の前記第１表面（５８）に隣接して配置
された第１ダイヤモンド層（５０）であり、前記開口部
（６２）を介して前記電子部材と絶縁接触する前記第１
ダイヤモンド層；および前記電子部材（６４）から前記
第１ダイヤモンド層（５０）に消散され、前記ダイヤモ
ンド層（５０）全体に分散される熱；によって構成され
ることを特徴とする電子回路アセンブリ。 - 【請求項２】 改良されたヒートシンク能力を有する電
子回路アセンブリ（１０）であって：第１ダイヤモンド
層（５０）；前記第１ダイヤモンド層（５０）を覆う金
属炭素化合物層（５２）；第１はんだ材から成り、前記
金属炭素化合物層（５２）を覆う第１はんだ層（７
０）；前記第１はんだ層（７０）の上の部材保持基板
（５６）であり、頂面（６０），底面（５８），および
半導体ダイ（６４）を受容する大きさの開口部を有する
前記部材保持基板（５６）；第２はんだ材から成り、前
記半導体ダイの底面（６６）を覆う第２はんだ層（６
８）；および前記開口部（６２）を介して、前記第１ダ
イヤモンド層（５０）に取り付け、前記半導体ダイ（６
４）を前記部材保持基板の底面（５８）によって定義さ
れる面で前記第１ダイヤモンド層（５０）と接触させる
前記半導体ダイ（６４）；によって構成されることを特
徴とする電子回路アセンブリ。 - 【請求項３】 改良されたヒートシンク能力を有する電
子回路アセンブリを作る方法であって：第１ダイヤモン
ド層（５０）を設ける段階；底面（６６）を有する電子
部材（６４）を設ける段階；前記電子部材の底面（６
６）を第１材料（６８）で前記第１ダイヤモンド層（５
０）に取り付ける段階；第２表面（６８）に対置する第
１表面（５８）および，開口部（６２）を有する部材保
持基板（５６）を設ける段階；および前記開口部（６
２）が前記電子部材（６４）を取り囲むように、前記部
材保持基板（５６）を前記第１ダイヤモンド層（５０）
に取り付ける段階；によって構成されることを特徴とす
る方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/099,670 US5388027A (en) | 1993-07-29 | 1993-07-29 | Electronic circuit assembly with improved heatsinking |
| US099670 | 1993-07-29 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0758257A true JPH0758257A (ja) | 1995-03-03 |
Family
ID=22276071
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6185119A Pending JPH0758257A (ja) | 1993-07-29 | 1994-07-15 | 改良ヒートシンク能力を有する電子回路アセンブリ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5388027A (ja) |
| EP (1) | EP0637076B1 (ja) |
| JP (1) | JPH0758257A (ja) |
| CN (1) | CN1047278C (ja) |
| DE (1) | DE69425796T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526305A (ja) * | 2001-01-19 | 2004-08-26 | シェブロン ユー．エス．エー． インコーポレイテッド | マイクロエレクトロニクスにおけるダイヤモンドイド含有材料 |
| JP2018121022A (ja) * | 2017-01-27 | 2018-08-02 | 富士通株式会社 | 光モジュール |
Families Citing this family (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6388272B1 (en) | 1996-03-07 | 2002-05-14 | Caldus Semiconductor, Inc. | W/WC/TAC ohmic and rectifying contacts on SiC |
| US5929523A (en) * | 1996-03-07 | 1999-07-27 | 3C Semiconductor Corporation | Os rectifying Schottky and ohmic junction and W/WC/TiC ohmic contacts on SiC |
| US6211463B1 (en) * | 1998-01-26 | 2001-04-03 | Saint-Gobain Industrial Ceramics, Inc. | Electronic circuit package with diamond film heat conductor |
| US6261868B1 (en) | 1999-04-02 | 2001-07-17 | Motorola, Inc. | Semiconductor component and method for manufacturing the semiconductor component |
| US6072238A (en) * | 1999-04-07 | 2000-06-06 | Motorola, Inc. | Semiconductor component |
| KR100432715B1 (ko) * | 2001-07-18 | 2004-05-24 | 엘지전자 주식회사 | 방열부재를 갖는 인쇄회로기판 및 그 제조방법 |
| AT6666U1 (de) * | 2002-09-23 | 2004-01-26 | Plansee Ag | Wärmesenke aus diamant-haltigem verbundwerkstoff mit mehrlagigem überzug |
| TWI239606B (en) * | 2002-11-07 | 2005-09-11 | Kobe Steel Ltd | Heat spreader and semiconductor device and package using the same |
| US8555921B2 (en) * | 2002-12-18 | 2013-10-15 | Vapor Technologies Inc. | Faucet component with coating |
| US7866342B2 (en) * | 2002-12-18 | 2011-01-11 | Vapor Technologies, Inc. | Valve component for faucet |
| US6904935B2 (en) | 2002-12-18 | 2005-06-14 | Masco Corporation Of Indiana | Valve component with multiple surface layers |
| US7866343B2 (en) * | 2002-12-18 | 2011-01-11 | Masco Corporation Of Indiana | Faucet |
| US8220489B2 (en) | 2002-12-18 | 2012-07-17 | Vapor Technologies Inc. | Faucet with wear-resistant valve component |
| TW566828U (en) * | 2003-04-11 | 2003-12-11 | Delta Electronics Inc | Fan circuit board and fan structure with fan circuit board |
| CN100370604C (zh) * | 2004-04-15 | 2008-02-20 | 鸿富锦精密工业（深圳）有限公司 | 一种热界面材料及其制造方法 |
| US20070026205A1 (en) * | 2005-08-01 | 2007-02-01 | Vapor Technologies Inc. | Article having patterned decorative coating |
| US20070035930A1 (en) * | 2005-08-10 | 2007-02-15 | Chien-Min Sung | Methods and devices for cooling printed circuit boards |
| WO2008051187A1 (en) * | 2006-08-11 | 2008-05-02 | Kinik Company | Methods and devices for cooling printed circuit boards |
| US20080048192A1 (en) * | 2006-08-22 | 2008-02-28 | Chien-Min Sung | LED devices and associated methods |
| US20080144291A1 (en) * | 2006-12-13 | 2008-06-19 | Shao Chung Hu | Methods and devices for cooling printed circuit boards |
| US8395318B2 (en) | 2007-02-14 | 2013-03-12 | Ritedia Corporation | Diamond insulated circuits and associated methods |
| US8110846B2 (en) * | 2007-05-31 | 2012-02-07 | Chien-Min Sung | Diamond semiconductor devices and associated methods |
| US8232137B2 (en) * | 2009-12-10 | 2012-07-31 | Intersil Americas Inc. | Heat conduction for chip stacks and 3-D circuits |
| JP5687027B2 (ja) * | 2010-10-27 | 2015-03-18 | 三菱重工業株式会社 | インバータ一体型電動圧縮機 |
| US11488888B2 (en) | 2019-11-08 | 2022-11-01 | Microchip Technology Caldicot Limited | Chemical vapor deposition diamond (CVDD) wires for thermal transport |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3716759A (en) * | 1970-10-12 | 1973-02-13 | Gen Electric | Electronic device with thermally conductive dielectric barrier |
| US3739232A (en) * | 1972-04-10 | 1973-06-12 | Northrop Corp | Interconnected electrical circuit board assembly and method of fabrication |
| US3949263A (en) * | 1974-12-20 | 1976-04-06 | Raytheon Company | Diamond brazing method for slow wave energy propagating structures |
| US4425195A (en) * | 1982-11-10 | 1984-01-10 | Martin Marietta Corporation | Method of fabricating a diamond heat sink |
| GB8328573D0 (en) * | 1983-10-26 | 1983-11-30 | Plessey Co Plc | Diamond heatsink assemblies |
| US4689583A (en) * | 1984-02-13 | 1987-08-25 | Raytheon Company | Dual diode module with heat sink, for use in a cavity power combiner |
| JPS61214455A (ja) * | 1985-03-19 | 1986-09-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| GB2182200B (en) * | 1985-08-31 | 1989-04-26 | Plessey Co Plc | Mesa semiconductor device |
| JPH0685445B2 (ja) * | 1985-12-23 | 1994-10-26 | 松下電器産業株式会社 | 光電変換素子 |
| US4922324A (en) * | 1987-01-20 | 1990-05-01 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
| US4999740A (en) * | 1989-03-06 | 1991-03-12 | Allied-Signal Inc. | Electronic device for managing and dissipating heat and for improving inspection and repair, and method of manufacture thereof |
| JP2773219B2 (ja) * | 1989-04-12 | 1998-07-09 | 住友電気工業株式会社 | 半導体装置 |
| US5012386A (en) * | 1989-10-27 | 1991-04-30 | Motorola, Inc. | High performance overmolded electronic package |
| US5109268A (en) * | 1989-12-29 | 1992-04-28 | Sgs-Thomson Microelectronics, Inc. | Rf transistor package and mounting pad |
| US5126206A (en) * | 1990-03-20 | 1992-06-30 | Diamonex, Incorporated | Diamond-on-a-substrate for electronic applications |
| KR910019484A (ko) * | 1990-04-06 | 1991-11-30 | 피터 드 제이거 | 회로판 |
| US5045972A (en) * | 1990-08-27 | 1991-09-03 | The Standard Oil Company | High thermal conductivity metal matrix composite |
| US5120495A (en) * | 1990-08-27 | 1992-06-09 | The Standard Oil Company | High thermal conductivity metal matrix composite |
| US5124179A (en) * | 1990-09-13 | 1992-06-23 | Diamonex, Incorporated | Interrupted method for producing multilayered polycrystalline diamond films |
| CA2050091C (en) * | 1990-10-03 | 1999-06-15 | Richard C. Eden | Electronic circuit and method with thermal management |
| US5128006A (en) * | 1991-01-23 | 1992-07-07 | At&T Bell Laboratories | Deposition of diamond films on semicondutor substrates |
-
1993
- 1993-07-29 US US08/099,670 patent/US5388027A/en not_active Expired - Fee Related
-
1994
- 1994-06-27 EP EP94109904A patent/EP0637076B1/en not_active Expired - Lifetime
- 1994-06-27 DE DE69425796T patent/DE69425796T2/de not_active Expired - Fee Related
- 1994-06-28 CN CN94107965A patent/CN1047278C/zh not_active Expired - Fee Related
- 1994-07-15 JP JP6185119A patent/JPH0758257A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004526305A (ja) * | 2001-01-19 | 2004-08-26 | シェブロン ユー．エス．エー． インコーポレイテッド | マイクロエレクトロニクスにおけるダイヤモンドイド含有材料 |
| JP2018121022A (ja) * | 2017-01-27 | 2018-08-02 | 富士通株式会社 | 光モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1098844A (zh) | 1995-02-15 |
| CN1047278C (zh) | 1999-12-08 |
| EP0637076A3 (en) | 1995-08-30 |
| DE69425796T2 (de) | 2001-03-29 |
| US5388027A (en) | 1995-02-07 |
| EP0637076B1 (en) | 2000-09-06 |
| EP0637076A2 (en) | 1995-02-01 |
| DE69425796D1 (de) | 2000-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0637076B1 (en) | Electronic circuit assembly with improved heatsinking | |
| US6156980A (en) | Flip chip on circuit board with enhanced heat dissipation and method therefor | |
| US5521435A (en) | Semiconductor device and a fabrication process thereof | |
| US5747877A (en) | Semiconductor chip package with enhanced thermal conductivity | |
| US7087511B2 (en) | Method for conducting heat in a flip-chip assembly | |
| JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
| US6211463B1 (en) | Electronic circuit package with diamond film heat conductor | |
| US5508230A (en) | Method for making a semiconductor device with diamond heat dissipation layer | |
| US6778398B2 (en) | Thermal-conductive substrate package | |
| US6351389B1 (en) | Device and method for packaging an electronic device | |
| US5898128A (en) | Electronic component | |
| JP2000059057A (ja) | インサ―トを持つバックプレ―トを含むアセンブリ | |
| JP2735912B2 (ja) | インバータ装置 | |
| JPH1056101A (ja) | スルーホールおよびバイアの相互接続をもたないボール・グリッド・アレイ・パッケージ | |
| US6292368B1 (en) | Electrical power component mounted by brazing on a support and corresponding mounting process | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| JPH0529533A (ja) | 半導体装置 | |
| JPH07123186B2 (ja) | 回路装置 | |
| JPS6359535B2 (ja) | ||
| JP2735920B2 (ja) | インバータ装置 | |
| JP2509428B2 (ja) | 超小型電子パッケ―ジ | |
| JP2568301Y2 (ja) | 配線基板へのｉｃチップ取付構造 | |
| JP2583507B2 (ja) | 半導体実装回路装置 | |
| JP2744097B2 (ja) | 混成集積回路 | |
| JPH11251486A (ja) | 表面実装型の半導体装置の製造方法および半導体装置 |