JPH0758478B2 - １ビット反転エラーの処理方式 - Google Patents
１ビット反転エラーの処理方式Info
- Publication number
- JPH0758478B2 JPH0758478B2 JP62290993A JP29099387A JPH0758478B2 JP H0758478 B2 JPH0758478 B2 JP H0758478B2 JP 62290993 A JP62290993 A JP 62290993A JP 29099387 A JP29099387 A JP 29099387A JP H0758478 B2 JPH0758478 B2 JP H0758478B2
- Authority
- JP
- Japan
- Prior art keywords
- error
- bit inversion
- address
- occurrence
- error occurrence
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Description
【発明の詳細な説明】 ［概要］ メモリ装置のデータリードで１ビット反転エラーが発生
した時に上位装置にソフト報告を行なう１ビット反転エ
ラーの処理方式に関し、 α線によるビット反転に起因した１ビット反転エラーの
ソフト報告の頻発を防止することを目的とし、 １ビット反転エラーの発生時に、エラー発生アドレスを
前回のエラー発生アドレスと比較し、発生アドレスが一
致した時にエラー発生カウンタをカウントアップし、エ
ラー発生カウンタの値が所定値に達した時にのみ上位装
置にエラー発生を報告する。
した時に上位装置にソフト報告を行なう１ビット反転エ
ラーの処理方式に関し、 α線によるビット反転に起因した１ビット反転エラーの
ソフト報告の頻発を防止することを目的とし、 １ビット反転エラーの発生時に、エラー発生アドレスを
前回のエラー発生アドレスと比較し、発生アドレスが一
致した時にエラー発生カウンタをカウントアップし、エ
ラー発生カウンタの値が所定値に達した時にのみ上位装
置にエラー発生を報告する。
［産業上の利用分野］ 本発明は、メモリ装置のデータリードで１ビット反転エ
ラーが発生したときに上位装置にソフト報告を行なう１
ビット反転エラーの処理方式に関する。
ラーが発生したときに上位装置にソフト報告を行なう１
ビット反転エラーの処理方式に関する。
近年、汎用の情報処理装置に設けられるメモリ装置は高
集積化されており、この高集積化に伴ない宇宙空間より
飛来するα線がメモリ装置に当たると、α線を受けたメ
モリ位置のデータビットが例えばビット「１」からビッ
ト「０」に反転してしまう。
集積化されており、この高集積化に伴ない宇宙空間より
飛来するα線がメモリ装置に当たると、α線を受けたメ
モリ位置のデータビットが例えばビット「１」からビッ
ト「０」に反転してしまう。
このため、α線によるビット反転を受けたアドレスのデ
ータをリードすると、１ビット反転エラーが所謂ソフト
エラーとして発生することになる。
ータをリードすると、１ビット反転エラーが所謂ソフト
エラーとして発生することになる。
［従来技術］ 従来、汎用の情報処理装置では、メモリ装置のリードで
１ビット反転エラーが発生すると、第６図の動作フロー
図に示すように、エラー発生アドレスを適宜のロギング
テーブルに格納するデータロギンギ処理を行なった後
に、１ビット反転エラーの再発を防止するためにタイマ
によって一定時間のあいだ１ビットエラーマスクを掛け
てエラービットをクローズし、且つエラー発生をソフト
報告するようにしている。尚、１ビット反転エラーはEC
C回路により修正されて上位装置に送られることから、
上位装置は１ビット反転エラーによる影響は受けない。
１ビット反転エラーが発生すると、第６図の動作フロー
図に示すように、エラー発生アドレスを適宜のロギング
テーブルに格納するデータロギンギ処理を行なった後
に、１ビット反転エラーの再発を防止するためにタイマ
によって一定時間のあいだ１ビットエラーマスクを掛け
てエラービットをクローズし、且つエラー発生をソフト
報告するようにしている。尚、１ビット反転エラーはEC
C回路により修正されて上位装置に送られることから、
上位装置は１ビット反転エラーによる影響は受けない。
［発明が解決しようとする問題点］ 従って、α線によるビット反転でリード時に１ビット反
転エラーが発生した場合にも、ハードエラーではないに
も関わらずソフト報告が行なわれ、オペレータにエラー
警告表示が出される。
転エラーが発生した場合にも、ハードエラーではないに
も関わらずソフト報告が行なわれ、オペレータにエラー
警告表示が出される。
特にα線によるビット反転が使用頻度の高いデータ部分
で起きた場合には、オペレータに対し頻繁にエラー報告
が行なわれることとなり、オペレータはハードエラーと
判断してソフトエラーにも関わらずメモリ装置のハード
交換等の処置をとる結果を招く。
で起きた場合には、オペレータに対し頻繁にエラー報告
が行なわれることとなり、オペレータはハードエラーと
判断してソフトエラーにも関わらずメモリ装置のハード
交換等の処置をとる結果を招く。
勿論、α線によるビット反転に起因した１ビット反転エ
ラーのソフト報告を防ぐためには、α線によるビット反
転データに対し上位装置からリード・ライト処理による
エラー修正を行なうことによりエラー発生をなくすこと
ができる。
ラーのソフト報告を防ぐためには、α線によるビット反
転データに対し上位装置からリード・ライト処理による
エラー修正を行なうことによりエラー発生をなくすこと
ができる。
しかし、１ビット反転エラーが発生したリードオペレー
ションに続いて他のプロセッサのアクセスをメモリ装置
が受けていたような場合には、アクセス終了を待たなけ
ればリード・ライト処理によるエラー修正ができず、こ
のためリード・ライト処理によるエラー修正は簡単には
できない。
ションに続いて他のプロセッサのアクセスをメモリ装置
が受けていたような場合には、アクセス終了を待たなけ
ればリード・ライト処理によるエラー修正ができず、こ
のためリード・ライト処理によるエラー修正は簡単には
できない。
またエラー発生直後にリード・ライト処理によるエラー
修正を可能とするためには、他のプロセッサのアクセス
を禁止する抑止回路等を新たに設けなければならず、回
路構成が複雑化してコストアップ等を招くデメリットが
ある。
修正を可能とするためには、他のプロセッサのアクセス
を禁止する抑止回路等を新たに設けなければならず、回
路構成が複雑化してコストアップ等を招くデメリットが
ある。
本発明は、このような従来の問題点に鑑みてなされたも
ので、α線によるビット反転に起因した１ビット反転エ
ラーのソフト報告の頻発を防止するようにした１ビット
反転エラーの処理方式を提供することを目的とする。
ので、α線によるビット反転に起因した１ビット反転エ
ラーのソフト報告の頻発を防止するようにした１ビット
反転エラーの処理方式を提供することを目的とする。
［問題点を解決するための手段］ 第１図は本発明の原理説明図である。
第１図において、10は上位装置、12はメモリ装置であ
り、これらと外部装置を接続する入出力インタフェース
I/Oによって情報処理装置が構成される。
り、これらと外部装置を接続する入出力インタフェース
I/Oによって情報処理装置が構成される。
メモリ装置12は、上位装置10からのリードオペレーショ
ンで１ビット反転エラーが発生すると、エラー発生アド
レスをロギングし、且つ１ビット反転エラーを修正して
上位装置10に出力する。更に上位装置10は、１ビット反
転エラーのエラー発生報告を受けると、その後の明き時
間を利用したリード・ライト処理によってメモリ装置12
の１ビット反転エラーを修正する。
ンで１ビット反転エラーが発生すると、エラー発生アド
レスをロギングし、且つ１ビット反転エラーを修正して
上位装置10に出力する。更に上位装置10は、１ビット反
転エラーのエラー発生報告を受けると、その後の明き時
間を利用したリード・ライト処理によってメモリ装置12
の１ビット反転エラーを修正する。
更に、メモリ装置12は、ロギング後にエラー発生アドレ
スAnと前回のエラー発生アドレスAn−１とを比較し、発
生アドレスが一致した時にエラー発生カウンタＣを＋１
カウントアップし、このカウンタＣの値が予め定めた所
定値Ｎ、例えばＮ＝10に達した時に上位装置10にエラー
発生を報告する。
スAnと前回のエラー発生アドレスAn−１とを比較し、発
生アドレスが一致した時にエラー発生カウンタＣを＋１
カウントアップし、このカウンタＣの値が予め定めた所
定値Ｎ、例えばＮ＝10に達した時に上位装置10にエラー
発生を報告する。
一方、発生アドレスが不一致の時、即ち、１ビット反転
エラーを最初に検出した時には、カウンタＣをクリアし
（Ｃ＝１にクリア）、エラー発生を上位装置10に報告す
るようになる。このエラー報告に対し、上位装置10は、
メモリ装置12の使用が解除されている空き時間のリード
・ライト処理によって、メモリ装置12の１ビット反転エ
ラーを修正する。
エラーを最初に検出した時には、カウンタＣをクリアし
（Ｃ＝１にクリア）、エラー発生を上位装置10に報告す
るようになる。このエラー報告に対し、上位装置10は、
メモリ装置12の使用が解除されている空き時間のリード
・ライト処理によって、メモリ装置12の１ビット反転エ
ラーを修正する。
［作用］ α線によるビット反転で１ビット反転エラーが発生して
も、同一アドレスのエラー発生であれば、１ビット反転
エラーの発生回数が所定値に達するまで上位装置へのソ
フト報告は行なわれず、１ビット反転エラーのエラー報
告が頻発してオペレータがハードエラーと誤認してハー
ド交換等の処置をとってしまうことを未然に防止でき
る。
も、同一アドレスのエラー発生であれば、１ビット反転
エラーの発生回数が所定値に達するまで上位装置へのソ
フト報告は行なわれず、１ビット反転エラーのエラー報
告が頻発してオペレータがハードエラーと誤認してハー
ド交換等の処置をとってしまうことを未然に防止でき
る。
また１ビット反転エラーのソフト報告が行なわれるまで
に所定回数の１ビット反転エラーの発生を必要とするた
め、この間にエラー発生アドレスを上位装置のライトア
クセスで修正するタイミングを与えることができ、結果
としてα線によるビット反転に起因した１ビット反転エ
ラーのソフト報告をなくすことができる。
に所定回数の１ビット反転エラーの発生を必要とするた
め、この間にエラー発生アドレスを上位装置のライトア
クセスで修正するタイミングを与えることができ、結果
としてα線によるビット反転に起因した１ビット反転エ
ラーのソフト報告をなくすことができる。
［実施例］ 第２図は本発明の一実施例を示した説明図である。
第２図において、10は上位装置、12はメモリ装置であ
り、この実施例にあっては上位装置10によるリードオペ
レーションについての信号系のみを示している。
り、この実施例にあっては上位装置10によるリードオペ
レーションについての信号系のみを示している。
メモリ装置12には高集積化されたデータメモリ14が設け
られ、上位装置10からのリードアドレスの指定で対応す
るデータを読出し、ECC回路16を経由して上位装置10に
リードデータを送出するようにしてる。また、メモリ装
置12にはデータメモリ14のリードで１ビット反転エラー
が発生したときにエラー発生アドレスをロギングするロ
ギングテーブル18が設けられ、ECC回路16から得られる
１ビット反転エラー検出出力を受けて、エラー発生アド
レスがロギングテーブル18に格納され、このロギングテ
ーブル18の格納データは保守点検等の際に上位装置10で
読出されてエラー発生状況を見ることができるようにし
ている。
られ、上位装置10からのリードアドレスの指定で対応す
るデータを読出し、ECC回路16を経由して上位装置10に
リードデータを送出するようにしてる。また、メモリ装
置12にはデータメモリ14のリードで１ビット反転エラー
が発生したときにエラー発生アドレスをロギングするロ
ギングテーブル18が設けられ、ECC回路16から得られる
１ビット反転エラー検出出力を受けて、エラー発生アド
レスがロギングテーブル18に格納され、このロギングテ
ーブル18の格納データは保守点検等の際に上位装置10で
読出されてエラー発生状況を見ることができるようにし
ている。
このようなメモリ装置12の構成に加えて、本発明の１ビ
ット反転エラーの処理動作を実現するため、アドレス比
較部20、カウンタ22及びカウンタ比較部24が設けられ
る。
ット反転エラーの処理動作を実現するため、アドレス比
較部20、カウンタ22及びカウンタ比較部24が設けられ
る。
即ち、アドレス比較部20はデータメモリ14のリードで１
ビット反転エラーが発生したときに、今回のエラー発生
アドレスAnと、ロギングテーブル18に格納されている前
回のエラー発生アドレスAn−１とを比較し、例えばアド
レス一致でＨレベル出力を、アドレス不一致でＬレベル
出力を生ずる。
ビット反転エラーが発生したときに、今回のエラー発生
アドレスAnと、ロギングテーブル18に格納されている前
回のエラー発生アドレスAn−１とを比較し、例えばアド
レス一致でＨレベル出力を、アドレス不一致でＬレベル
出力を生ずる。
カウンタ22は同一アドレスにおける１ビット反転エラー
の発生回数Ｃを計数するもので、アドレス比較部21から
Ｈレベルとなるアドレス一致の比較出力を受けると、カ
ウンタ比較部24の比較処理を通じてそれまでの計数値Ｃ
を＋１だけカウントアップする。また、アドレス比較部
20がＬレベルとなるアドレス不一致の比較出力を生じた
ときには、インバータ26の反転出力をもってクリアさ
れ、カウンタ22がクリアされると初期値Ｃ＝１のセット
状態に戻る。
の発生回数Ｃを計数するもので、アドレス比較部21から
Ｈレベルとなるアドレス一致の比較出力を受けると、カ
ウンタ比較部24の比較処理を通じてそれまでの計数値Ｃ
を＋１だけカウントアップする。また、アドレス比較部
20がＬレベルとなるアドレス不一致の比較出力を生じた
ときには、インバータ26の反転出力をもってクリアさ
れ、カウンタ22がクリアされると初期値Ｃ＝１のセット
状態に戻る。
カウンタ比較部24はカウンタ22の計数値Ｃを予め設定し
た所定値Ｎ、例えばＮ＝10と比較し、カウンタ計数値Ｃ
が所定値Ｎより小さい時には、カウンタ22の計数値Ｃを
Ｃ＝Ｃ＋１とカウントアップし、一方、カウンタ計数値
Ｃの所定値Ｎに一致したときには上位装置10に対し１ビ
ット反転エラーの発生を示すソフト報告を行なう。
た所定値Ｎ、例えばＮ＝10と比較し、カウンタ計数値Ｃ
が所定値Ｎより小さい時には、カウンタ22の計数値Ｃを
Ｃ＝Ｃ＋１とカウントアップし、一方、カウンタ計数値
Ｃの所定値Ｎに一致したときには上位装置10に対し１ビ
ット反転エラーの発生を示すソフト報告を行なう。
尚、アドレス比較部20でアドレス不一致によるＬレベル
出力はインバータ26で反転されて、カウンタ22をクリア
すると同時に、上位装置10に対するエラー発生のソフト
報告の出力となる。
出力はインバータ26で反転されて、カウンタ22をクリア
すると同時に、上位装置10に対するエラー発生のソフト
報告の出力となる。
次に、第３図の動作フロー図を参照して第２図の実施例
における１ビット反転エラーの処理動作を説明する。
における１ビット反転エラーの処理動作を説明する。
まずα線によるビット反転が起きていない通常のデータ
リードにあっては、第４図に示すように、データメモリ
14に対する上位装置10からのリードアドレスの指定に対
応する８ビットデータが読出され、そのまま上位装置に
送られる。
リードにあっては、第４図に示すように、データメモリ
14に対する上位装置10からのリードアドレスの指定に対
応する８ビットデータが読出され、そのまま上位装置に
送られる。
一方、データメモリ14にα線が当たり、第５図に示すよ
うに特定の８ビットデータの第２ビット目にビット反転
が起きたとすると、このα線によるビット反転が起きた
データリードで２ビット目「１」がビット「０」に反転
したデータが読出され、ECC回路16で１ビット反転エラ
ーを修正して上位装置10に送ると同時にECC回路16の出
力として１ビット反転エラーの検出信号が得られる。
うに特定の８ビットデータの第２ビット目にビット反転
が起きたとすると、このα線によるビット反転が起きた
データリードで２ビット目「１」がビット「０」に反転
したデータが読出され、ECC回路16で１ビット反転エラ
ーを修正して上位装置10に送ると同時にECC回路16の出
力として１ビット反転エラーの検出信号が得られる。
このようにデータメモリ14のリードで１ビット反転エラ
ーの検出出力が得られると、第３図の動作フローが実行
される。
ーの検出出力が得られると、第３図の動作フローが実行
される。
まず、ステップS1で１ビット反転エラーを発生したアド
レスをロギングテーブル18に格納するデータロギング処
理が行なわれる。続いて、ステップS2において、同一ア
ドレスのリードによる１ビット反転エラーの再発を防ぐ
ためにエラー発生ビットにタイマによって一定時間マス
クを掛けるマスククローズを行なう。
レスをロギングテーブル18に格納するデータロギング処
理が行なわれる。続いて、ステップS2において、同一ア
ドレスのリードによる１ビット反転エラーの再発を防ぐ
ためにエラー発生ビットにタイマによって一定時間マス
クを掛けるマスククローズを行なう。
続いて、ステップS3でロギングテーブル18から前回のエ
ラー発生アドレスAn−１をリードし、ステップS4で現在
のエラー発生アドレスAnと同一アドレスか否か判別す
る。
ラー発生アドレスAn−１をリードし、ステップS4で現在
のエラー発生アドレスAnと同一アドレスか否か判別す
る。
このとき前回のエラー発生アドレスAn−１＝XBであり、
今回のエラー発生アドレスAn＝XAであったとすると（但
し、エラー発生アドレスXBはα線以外のソフトエラーに
よる１ビット反転エラーとする）、エラー発生アドレス
は不一致であることからステップS5に進んでカウンタ22
の計数値ＣをＣ＝１にクリアし、ステップS6で上位装置
10に対しエラー発生のソフト報告を行なう。即ち、α線
による１ビット反転エラーは多数のメモリ素子で発生す
る確率がきわめて小さく、他のアドレスで反転エラーが
生じた場合は、リードエラーである確率が高い。
今回のエラー発生アドレスAn＝XAであったとすると（但
し、エラー発生アドレスXBはα線以外のソフトエラーに
よる１ビット反転エラーとする）、エラー発生アドレス
は不一致であることからステップS5に進んでカウンタ22
の計数値ＣをＣ＝１にクリアし、ステップS6で上位装置
10に対しエラー発生のソフト報告を行なう。即ち、α線
による１ビット反転エラーは多数のメモリ素子で発生す
る確率がきわめて小さく、他のアドレスで反転エラーが
生じた場合は、リードエラーである確率が高い。
一方、ステップS4で前回のエラー発生アドレスAn−１及
び今回のエラー発生アドレスAnが共に「XA」であったと
すると、即ちα線によりビット反転されたデータアドレ
スの再リードが行なわれた場合にはステップS7に進んで
カウンタ22の計数値Ｃをチェックする。即ち、カウンタ
22の計数値Ｃが所定値Ｎ、例えばＮ＝10より小さいか等
しいかチェックする。このときカウンタ計数値Ｃが所定
値Ｎより小さければ、ステップS8に進んでカウンタ22の
計数値ＣをＣ＝Ｃ＋１にカウントアップし、ソフト報告
は行なわずに次の１ビット反転エラーの検出に備える。
び今回のエラー発生アドレスAnが共に「XA」であったと
すると、即ちα線によりビット反転されたデータアドレ
スの再リードが行なわれた場合にはステップS7に進んで
カウンタ22の計数値Ｃをチェックする。即ち、カウンタ
22の計数値Ｃが所定値Ｎ、例えばＮ＝10より小さいか等
しいかチェックする。このときカウンタ計数値Ｃが所定
値Ｎより小さければ、ステップS8に進んでカウンタ22の
計数値ＣをＣ＝Ｃ＋１にカウントアップし、ソフト報告
は行なわずに次の１ビット反転エラーの検出に備える。
尚、このカウンタチェックはカウントアップ後に行なう
ようにしても良い。
ようにしても良い。
一方、ステップS7でカウンタ計数値Ｃが所定値Ｎに一致
したときには、ステップS5に進んでカウンタ22をＣ＝１
にクリアし、ステップS6で１ビット反転エラーの発生を
ソフト報告するようになる。
したときには、ステップS5に進んでカウンタ22をＣ＝１
にクリアし、ステップS6で１ビット反転エラーの発生を
ソフト報告するようになる。
このような本発明の１ビット反転エラーの処理方式によ
れば、α線によるビット反転で１ビット反転エラーが発
生しても、最初のエラー発生でソフト報告が行なわれた
後は同じ１ビット反転エラーの発生が所定値Ｎ、例えば
Ｎ＝10回繰り返されるまで上位装置に対するソフト報告
は行なわれず、α線によるビット反転に起因した１ビッ
ト反転エラーのソフト報告の頻発を防ぐことができる。
れば、α線によるビット反転で１ビット反転エラーが発
生しても、最初のエラー発生でソフト報告が行なわれた
後は同じ１ビット反転エラーの発生が所定値Ｎ、例えば
Ｎ＝10回繰り返されるまで上位装置に対するソフト報告
は行なわれず、α線によるビット反転に起因した１ビッ
ト反転エラーのソフト報告の頻発を防ぐことができる。
また、１ビット反転エラーが所定値Ｎ回発生するまでソ
フト報告が行なわれないため、この間に上位装置よりエ
ラー発生アドレスをライトアクセスして修正するに充分
な時間が確保され、この結果、上位装置は他のプロセッ
サがデータメモリ14をアクセスしないことを条件に該エ
ラー発生アドレス部分のリード・ライト処理による修正
を行なう。従って、ソフト報告が行なわれる前に上位装
置のライトアクセスで１ビット反転エラーが修正され、
結果として不必要な１ビット反転エラーのソフト報告の
発生を防ぐことができる。
フト報告が行なわれないため、この間に上位装置よりエ
ラー発生アドレスをライトアクセスして修正するに充分
な時間が確保され、この結果、上位装置は他のプロセッ
サがデータメモリ14をアクセスしないことを条件に該エ
ラー発生アドレス部分のリード・ライト処理による修正
を行なう。従って、ソフト報告が行なわれる前に上位装
置のライトアクセスで１ビット反転エラーが修正され、
結果として不必要な１ビット反転エラーのソフト報告の
発生を防ぐことができる。
尚、第２図の実施例にあっては、ロギングテーブルから
前回のエラー発生アドレスAn−１を読出して今回のエラ
ー発生アドレスAnとの比較をアドレス比較部20で行なう
ようにしているが、前回のエラー発生アドレスを格納す
る専用のレジスタを設けて前回と今回のエラー発生アド
レスのアドレス比較を行なうようにしても良い。
前回のエラー発生アドレスAn−１を読出して今回のエラ
ー発生アドレスAnとの比較をアドレス比較部20で行なう
ようにしているが、前回のエラー発生アドレスを格納す
る専用のレジスタを設けて前回と今回のエラー発生アド
レスのアドレス比較を行なうようにしても良い。
また、前述したように、α線による１ビット反転エラー
の発生箇所は略固定的である。従って、例えばデータメ
モリ14に対するリードアクセスが複数箇所のある特定領
域となる場合には、各領域毎にアドレス比較部を設ける
ようにし、同一アドレスか否かを各領域毎に管理するよ
うに構成しても良い。
の発生箇所は略固定的である。従って、例えばデータメ
モリ14に対するリードアクセスが複数箇所のある特定領
域となる場合には、各領域毎にアドレス比較部を設ける
ようにし、同一アドレスか否かを各領域毎に管理するよ
うに構成しても良い。
［発明の効果］ 以上説明してきたように本発明によれば、α線によるビ
ット反転で生ずる１ビット反転エラーに対し、ハード的
な回路機能を追加することなく、ソフト報告によるエラ
ー警告表示の頻発を防止することができる。
ット反転で生ずる１ビット反転エラーに対し、ハード的
な回路機能を追加することなく、ソフト報告によるエラ
ー警告表示の頻発を防止することができる。
また、前回と今回のエラー発生アドレスを比較して一致
したときに発生回数をカウントアップし、所定値に達し
たときに、ソフト報告を行なう処理をメモリ装置が行な
うことから、上位装置のソフトウェアを変更する必要が
なく、リードオペレーションの処理速度に影響を及ぼす
こともない。
したときに発生回数をカウントアップし、所定値に達し
たときに、ソフト報告を行なう処理をメモリ装置が行な
うことから、上位装置のソフトウェアを変更する必要が
なく、リードオペレーションの処理速度に影響を及ぼす
こともない。
即ち、本発明は、１ビット反転エラーの最初の検出によ
るエラー報告を上位装置が受けてから、次に同じアドレ
スのエラー報告を受けるまでには、例えば10回の同一ア
ドレスの１ビット反転エラーの検出が必要であり、この
間の空き時間を有効に活用して、上位装置が１ビット反
転エラーを発生しているアドレスのリード・ライト処理
による修正を、余裕をもって行うことができる。
るエラー報告を上位装置が受けてから、次に同じアドレ
スのエラー報告を受けるまでには、例えば10回の同一ア
ドレスの１ビット反転エラーの検出が必要であり、この
間の空き時間を有効に活用して、上位装置が１ビット反
転エラーを発生しているアドレスのリード・ライト処理
による修正を、余裕をもって行うことができる。
第１図は本発明の原理説明図； 第２図は本発明の実施例説明図； 第３図は第２図の実施例の動作フロー図； 第４図は通常のデータリード説明図； 第５図は１ビット反転エラー発生時のデータリード説明
図； 第６図は従来の１ビット反転エラー動作フロー図であ
る。 図中 10:上位装置 12:メモリ装置 14:データメモリ 16:ECC回路 18:ロギングテーブル 20:アドレス比較部 22:カウンタ 24:カウンタ比較部
図； 第６図は従来の１ビット反転エラー動作フロー図であ
る。 図中 10:上位装置 12:メモリ装置 14:データメモリ 16:ECC回路 18:ロギングテーブル 20:アドレス比較部 22:カウンタ 24:カウンタ比較部
───────────────────────────────────────────────────── フロントページの続き (72)発明者 池田 昌弘 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭59−117643（ＪＰ，Ａ) 特開 昭62−120557（ＪＰ，Ａ) 特開 昭61−114344（ＪＰ，Ａ)
Claims (1)
- 【請求項１】上位装置（10）とメモリ装置（12）を有
し、該メモリ装置（12）のデータリードで１ビット反転
エラーが発生した時にエラー発生アドレスをロギングし
且つ前記リードデータに含まれる１ビット反転エラーを
修正して上位装置（10）に出力する情報処理装置に於い
て、 前記メモリ装置（12）は、１ビット反転エラーの発生時
に、該エラー発生アドレス（An）と前回のエラー発生ア
ドレス（An−１）とを比較し、発生アドレスが不一致の
時、エラー発生カウンタ（Ｃ）をクリアして上位装置
（10）にエラー報告し、発生アドレスが一致した時にエ
ラー発生カウンタ（Ｃ）をカウントアップし、該エラー
発生カウンタ（Ｃ）の値が所定値（Ｎ）に達した時に上
位装置にエラー発生を報告し、更に上記装置（10）は、
１ビット反転エラーのエラー発生報告を受けると、その
後の空き時間を利用したリード・ライト処理によって前
記メモリ装置（12）の１ビット反転エラーを修正するよ
うにしたことを特徴とする１ビット反転エラーの処理方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290993A JPH0758478B2 (ja) | 1987-11-18 | 1987-11-18 | １ビット反転エラーの処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62290993A JPH0758478B2 (ja) | 1987-11-18 | 1987-11-18 | １ビット反転エラーの処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01133163A JPH01133163A (ja) | 1989-05-25 |
| JPH0758478B2 true JPH0758478B2 (ja) | 1995-06-21 |
Family
ID=17763070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62290993A Expired - Fee Related JPH0758478B2 (ja) | 1987-11-18 | 1987-11-18 | １ビット反転エラーの処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758478B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06202818A (ja) * | 1992-12-21 | 1994-07-22 | Nec Corp | ディスク制御装置の制御方法 |
| JPH11184762A (ja) * | 1997-12-19 | 1999-07-09 | Unisia Jecs Corp | 自動車用制御装置のバックアップｒａｍシステムの診断装置 |
| JP4016392B2 (ja) | 2002-06-14 | 2007-12-05 | リコープリンティングシステムズ株式会社 | 画像形成装置のフィルム装填装置 |
| JP4941051B2 (ja) * | 2007-03-29 | 2012-05-30 | 日本電気株式会社 | メモリ制御方法、メモリシステム、およびプログラム |
| JP4828652B2 (ja) * | 2010-11-05 | 2011-11-30 | 株式会社リコー | フィルム装填具、フィルム装填方法ならびに画像形成装置 |
| WO2015111176A1 (ja) * | 2014-01-24 | 2015-07-30 | 株式会社日立製作所 | プログラマブルデバイス、エラー保持システム、及び電子システム装置 |
| CN110659218B (zh) * | 2019-08-30 | 2024-01-19 | 珠海泰芯半导体有限公司 | 一种适用于小数据量Flash的磨损均衡方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59207500A (ja) * | 1983-05-11 | 1984-11-24 | Nec Corp | デ−タ処理装置 |
| JPH0814807B2 (ja) * | 1985-11-21 | 1996-02-14 | 日本電気株式会社 | 記憶システム |
-
1987
- 1987-11-18 JP JP62290993A patent/JPH0758478B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01133163A (ja) | 1989-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0075631B1 (en) | Apparatus for logging hard memory read errors | |
| JPS6051749B2 (ja) | エラ−訂正方式 | |
| EP0381885A2 (en) | Method for identifying bad data | |
| US4942575A (en) | Error connection device for parity protected memory systems | |
| JPS63202000A (ja) | アドレス・ライン・テスト方法 | |
| JPH0758478B2 (ja) | １ビット反転エラーの処理方式 | |
| EP0506474A1 (en) | Parity detect circuit for memory including dual validity indication | |
| US4761783A (en) | Apparatus and method for reporting occurrences of errors in signals stored in a data processor | |
| JPH04315332A (ja) | 誤り訂正装置 | |
| JPS60191524A (ja) | テレテキスト信号のバイト中のエラ−修正方法および装置 | |
| JP2731745B2 (ja) | データ障害処理装置 | |
| EP0533608A2 (en) | Method and apparatus for ensuring the recoverability of vital data in a data processing system | |
| KR860002027B1 (ko) | 키이 기억 에러 처리 시스템 | |
| JP2734234B2 (ja) | 情報処理装置 | |
| JP3130796B2 (ja) | 制御記憶装置 | |
| JPS58181348A (ja) | 誤り訂正・検出装置 | |
| JPH05108385A (ja) | エラー訂正回路診断方式 | |
| JPS60220444A (ja) | 交替ビツト制御回路 | |
| JP2900550B2 (ja) | ビットエラー検出訂正回路 | |
| JPH02143352A (ja) | メモリエラー検出修正方式 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| JPH04171550A (ja) | キャッシュメモリ | |
| SU590833A1 (ru) | Оперативное запоминающее устройство с защитной информации | |
| JPH03152643A (ja) | ダブルビットエラー制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |