JPH0758511B2 - Ｚソ−テイング装置 - Google Patents

Description

【発明の詳細な説明】 〈産業上の利用分野〉 この発明はＺソーティング装置に関し、さらに詳細にい
えば、３次元グラフィックディスプレイ装置において透
明面処理を行なう場合に特に好適なＺソーティング装置
に関する。

〈従来の技術〉 従来から３次元グラフィックディスプレイ装置において
は、ディスプレイ図形の立体的表現を行なうために、シ
ェーディング機能を具備している。上記シェーディング
機能としては、直線補間を行なう場合に、輝度値をも補
間することが原始的な方法として採用されていたが、描
画図形の境界においてスジが発生し、不自然な立体的表
現となってしまうので、最近では、描画図形の法線ベク
トルを基にして輝度演算を行なうフォンシェーディング
（Phong Shading）機能が採用されるようになってい
る。

このフォンシェーディング処理は、複数の透明面が存在
する場合に、各透明面に対応する図形データを、不透明
面を描画した後、順次奥行き順に描画してゆくことによ
り、最終的に自然な立体的表現を行なうことができるの
である。

〈発明が解決しようとする問題点〉 上記フォンシェーディング機能においては、セグメント
毎に予め設定された順序で描画するのであるから、上記
順序が不透明面から最も手前の透明面に向かうように設
定されていれば、各セグメントを順次描画するのみで正
確な輝度値を算出することができる。

しかし、インテリジェントな３次元グラフィックディス
プレイ装置においては、予め各セグメントの描画，順序
を設定しておいても、視点を基準として向こう側から手
前側に向かって順次各セグメントを描画してゆくと仮定
した場合の描画順序と同じ順序になるという保証が全く
ないという問題がある。

さらに詳細に説明すると、透明面が重なり合っていて、
しかも当初の描画順序が、第６図に示すように不透明面
（41）から透明面（42）、透明面（43）に向かって、即
ち手前側に向かって順次描画するように設定されていた
としても、図形を回転させた場合等においては、図形の
描画順序は必ずしも奥行き順とは一致しなくなるのであ
る。上記不透明面（41）の輝度値をI1、透明面（42）
（43）の輝度値をI2,I3、透明面（42）（43）の透過率
をe2,e3、目に見える正しい輝度値をＩとすれば、第６
図の場合には、 Ｉ＝I3＋e3（I2＋e2 I1）となる。

奥行き順に描画されている場合には、不透明面（41）、
透明面（42）（43）の順に描画されるのであるから、各
面を描画する毎に既に演算されメモリに格納されている
輝度値と、描画しようとする面の輝度値とから新たな輝
度値を求め、メモリに格納するだけでよい。

メモリに格納されている輝度値をIM,不透明面（41）の
透過率をe1＝０とすれば、 IM＝I1＋e1 IM IM＝I2＋e2 IM IM＝I3＋e3 IM のように同じ処理（IM＝Ii＋ei IM）を繰返すことによ
って最終的にIMは正しい輝度値Ｉと等しい値になる。

しかし、描画順序が奥行き順でない場合には、例えば、
不透明面（41）、透明面（43）（42）の順に描画するこ
とがあり、正しい輝度値Ｉが Ｉ＝I3＋e3（I2＋e2 I1） によって得られることを考えてみれば、奥行き順に描画
されている場合と違って、同じ処理の繰返しによっては
正しい輝度値を得ることができない。即ち、 IM＝I1＋e1 IM IM＝I3＋e3 IM IM＝I2＋e2 IM の順に処理を繰返した場合には、最終的に得られる輝度
値IMは、 Im＝I2＋e2（I3＋e3 I1） となり、 Ｉ＝I3＋e3（I2＋e2 I1） により得られる輝度値とは一致しないことになる。

したがって、描画順序と奥行き順序とが一致するという
保証がない場合には、透明面同士の重なりの数だけｚバ
ッファを用意しておき、全ての面に属する全ての画素に
対するｚ値を格納した後、画素毎に格納したｚ値を基に
輝度値の演算順序を定めなくてはならない。

この結果、各面の輝度値や透過率を保持しておくための
大容量の専用メモリが必要であり、しかもメモリ数が、
面と面の重なりの数だけ必要になり、構成が複雑化する
とともにコストアップの原因になるという問題がある。
そして、以上のようにして透明面の数だけ専用メモリを
準備していても座標変換が施された状態によっては、第
４図に見られるような透明面の場合には、同一面であっ
ても重なりを生じる場合と生じない場合とがあり、重な
りを生じる場合には、その透明面を重なりがなくなるよ
うに分割しなければならない。即ち、上記専用メモリに
はかなりの冗長性が必要であり、かつ、分割のために複
雑な処理が必要になるという問題がある。

さらには、メモリの数により定まる枚数以内の透明面が
重なり合った状態での処理を行なうことができるのみで
あり、拡張性が乏しいのみならず、メモリの利用効率が
低くなるという問題がある。したがって、上記の問題を
解決するために、全ての透明面を奥行き方向に並べかえ
るＺソーティング処理をソフトウェアにより行なうこと
が考えられているが、Ｚソーティング処理を行なうため
の所要時間が長くなり、全体としてフォンシェーディン
グ所要時間が長くなってしまうという問題がある。

〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
全ての透明面を奥行き方向に並べかえるための所要時間
を短縮することができるＺソーティング装置を提供する
ことを目的としている。

〈問題点を解決するための手段〉 上記の目的を達成するための、この発明のＺソーティン
グ装置は表示対象となる図形を構成する全ての小図形デ
ータを登録する領域と、各小図形データ毎の描画プライ
オリティ番号を格納する領域とを有するセグメントメモ
リと、 小図形を構成する全ての画素データを生成するぬりつぶ
し手段と、 描画プライオリティ番号が付与されていない全ての小図
形データをセグメントメモリから読み出してぬりつぶし
手段に供給して、描画プライオリティ番号が付与されて
いない全ての小図形のそれぞれを構成する全ての画素デ
ータを生成させた後に、再び描画プライオリティ番号が
付与されていない全ての小図形データをセグメントメモ
リから読み出してぬりつぶし手段に供給して、描画プラ
イオリティ番号が付与されていない全ての小図形のそれ
ぞれを構成する全ての画素データを生成させるぬりつぶ
し制御手段と、 １度目に生成された各小図形を構成する画素データに隠
面処理を施す隠面処理手段と、 隠面処理手段から出力される画素データを格納するメモ
リと、 ２度目に生成された各小図形を構成する画素データがメ
モリに格納されている画素データと一致しているか否か
を判別する一致判別手段と、 一致していることを示す一致判別手段からの判別結果に
応答して、隠面処理手段から出力される全ての画素デー
タのメモリに対する格納処理を行なった回数に対応する
描画プライオリティ番号を生成してセグメントメモリの
該当する領域に格納するプライオリティ番号生成手段と
を有することを特徴とするものである。

〈作用〉 以上の構成のＺソーティング装置であれば、表示図形を
構成する全ての小図形データをセグメントメモリに登録
しておき、全ての小図形データに基いて、ぬりつぶし制
御手段により制御されるぬりつぶし手段により小図形を
構成する全ての画素データを生成し、隠面処理手段によ
り隠面処理を施すことにより、実際の図形データをメモ
リに格納する。

その後、ぬりつぶし制御手段によりぬりつぶし手段を制
御して、小図形を構成する全ての画素データを生成す
る。

そして、隠面処理を施してメモリに格納された図形デー
タと、その後に生成された各小図形を構成する全ての画
素データとが全て一致しているか否かを一致判別手段に
より判別し、全て一致していることを示す一致判別手段
からの判別信号に基いてプライオリティ番号生成手段に
より、最も手前側であることを示すプライオリティ番号
を生成し、セグメントメモリの該当する領域に格納す
る。

次に、プライオリティ番号が格納された小図形を除く全
ての小図形を構成する全ての画素データを生成し、隠面
処理を施すことにより、実際に目に見える図形データを
メモリに格納する。そして、ぬりつぶし手段により再び
小図形を構成する全ての画素データを生成し、隠面処理
を施してメモリに格納された図形データと、その後に生
成された各小図形を構成する全ての画素データとが全て
一致しているか否かを一致判別手段により判別する。そ
の後、一致判別手段からの判別信号に基いて、２番目に
手前側であることを示すプライオリティ番号を生成し、
セグメントメモリの該当する領域に格納する。

以下、順次、上記処理を行なうことにより全ての小図形
データに対してそれぞれプライオリティ番号を生成し、
セグメントメモリの該当する領域に格納することができ
る。

〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。

第５図は３次元グラフィックディスプレイ装置の原理を
示すブロック図であり、セグメントメモリを有するセグ
メント管理プロセッサ（１）から出力される描画図形の
頂点座標（x,y,z）、および色，輝度を示すインデック
ス値Ｉを入力とする座標変換部（２）と、座標変換部
（２）からの出力データを入力とするクリップ部（３）
と、クリップ部（３）からの出力データを入力とするぬ
りつぶし部（４）と、ぬりつぶし部（４）からの出力デ
ータを入力とする直線補間部（５）と、直線補間部
（５）からの出力データを格納する表示用メモリ（６）
とから構成されている。上記セグメントメモリは、表示
対象となる図形を構成する全ての描画図形（小図形）デ
ータを登録しておく小図形データ登録領域と、各小図形
のそれぞれに対応して、該当する小図形のプライオリテ
ィ番号を格納するプライオリティ番号格納領域とを有し
ている。

また、上記セグメント管理プロセッサ（１）は、後述す
る全可視図形検出データを入力として、セグメントメモ
リの全可視図形に対応するプライオリティ番号格納領域
にプライオリティ番号を格納するプライオリティ番号生
成格納機能と、プライオリティ番号がセグメントメモリ
のプライオリティ番号格納領域に格納されていない全て
の小図形データをセグメントメモリの小図形データ登録
領域から読み出してクリップ部（３）を通してぬりつぶ
し部（４）に供給するぬりつぶし制御機能とを有してい
る。さらに、図示しない上位プロセッサは、図形データ
をセグメント管理プロセッサ（１）に供給する機能を有
しているとともに、動作指令をセグメント管理プロセッ
サ（１）に供給する機能を有している。具体的には、プ
ライオリティ番号が付与されていない全ての小図形デー
タをセグメントメモリから読み出してぬりつぶし部
（４）に供給した後、再度同じ小図形データをセグメン
トメモリから読み出してぬりつぶし部（４）に供給すべ
きことを指示する動作指令をセグメント管理プロセッサ
（１）に供給する。

したがって、上記セグメント管理プロセッサ（１）がプ
ライオリティ番号生成手段に相当し、上記セグメント管
理プロセッサ（１）および図示しない上位プロセッサが
ぬりつぶし制御手段に相当する。

上記座標変換部（２）は、セグメント管理プロセッサ
（１）から供給されたデータに対して平行移動，拡大，
縮小，回転移動等の処理を施すものである。上記クリッ
プ部（３）は予め設定されている枠からはみ出た部分を
切断するものであり、予め設定されている枠から完全に
はみ出た図形（以下、プルーニング図形と略称する）の
検出を行なうこともできる。

上記ぬりつぶし部（４）は、頂点情報に基いて輪郭線を
直線補間することによってスキャンラインに沿った線分
に分解するものであり、全可視図形データ（描画図形を
構成する全ての画素データが表示用メモリ（６）に書込
まれている画素データと一致する図形データ）の検出を
行なうこともできる。

上記直線補間部（５）は、上記分解された線分の始点と
終点との間の画素データを生成するものである。

上記表示用メモリ（６）は上記画素データを格納するも
のであり、さらにセットされたＺ値データと既に書込ま
れているＺ値データとの比較を行なって、大きい方、ま
たは小さい方のＺ値データを保持する隠面処理機能およ
びセットされたＺ値データと既に書込まれているＺ値デ
ータとの一致検出を行なう機能を有している。

そして、上記クリップ部（３）、およびぬりつぶし部
（４）からの出力データ（プルーニング図形検出信号、
および全可視ポリゴン検出信号）をセグメント管理プロ
セッサ（１）に供給している。

上記の構成の３次元グラフィックディスプレイ装置の動
作は次のとおりである。

図示しない上位プロセッサから図形データがセグメント
管理プロセッサ（１）に供給されることにより、セグメ
ントメモリに各描画図形の頂点座標、およびインデック
ス値を格納するとともに、座標変換部（２）に供給す
る。そして、平行移動，拡大，縮小，回転移動等に対応
する座標変換処理が施されたデータをクリップ部（３）
に供給することにより、クリッピング処理を施した後、
ぬりつぶし部（４）において多角形の辺を直線補間する
ことにより、スキャンラインに沿った線分に分解し、直
線補間部（５）において、上記分解された線分の始点と
終点との間の各点のデータを生成し、表示用メモリ
（６）に格納する。したがって、表示用メモリ（６）の
内容に基いて図示しないCRTディスプレイ画面上に所望
の図形を表示させることができる。

また、全描画図形データのＺソートを行なう場合には、
クリップ部（３）においてプルーニング図形の検出を行
なってプルーニング図形検出結果をセグメント管理プロ
セッサ（１）に供給し、セグメントメモリに格納されて
いる描画図形データに対応する領域に、最下位優先度
（例えば65535）のプライオリティでプルーニング図形
検出データを格納する。

その後、ぬりつぶし部（４）においてスキャンラインに
沿う線分に分解して直線補間部（５）に供給し、全可視
図形を検出して全可視図形検出データをセグメント管理
プロセッサ（１）に供給する。そして、セグメント管理
プロセッサ（１）により、セグメントメモリに格納され
ている全可視図形データに対応する領域にプライオリテ
ィ番号を格納する。

以上のようにしてプライオリティ番号を格納した後は、
プライオリティ番号が付与された描画図形データを除い
て再び表示用メモリ（６）にデータを書込み、次いで直
線補間部（５）において全可視図形を検出し、次の順位
のプライオリティ番号を格納し、これら動作を順次反復
することにより、表示すべき全描画図形のそれぞれに対
してプライオリティ番号を付与することができる。

第４図は上記Ｚソート動作を説明する図であり、２枚の
透明面が存在する状態を示している。

即ち、プライオリティ番号が何れの描画図形データにも
付与されていない状態において、第４図Ａに示すよう
に、隠面処理を施した図形データをメモリに書込んでお
き、次いで描画図形を構成する全ての画素データがメモ
リの図形データと一致している描画図形を検出してプラ
イオリティ番号“1"を付与する。

次いで、プライオリティ番号“1"が付与された描画図形
データを除いて、隠面処理が施された図形データをメモ
リに書込んでおき（第４図Ｂ参照）、描画図形を構成す
る全ての画素データがメモリの図形データと一致してい
る描画図形を検出してプライオリティ番号“2"を付与す
る。

以下、同様にしてプライオリティ番号“3"“4"…を付与
する（第４図Ｃ参照）。

以上のようにしてプライオリティ番号の付与が完了した
後は、プライオリティ番号に基いて各描画図形を順次表
示させることができる。

但し、最下位優先度が付与されたプルーニング図形デー
タについては、処理を行なわないことにより表示の高速
化を図ることもできる。

第１図は隠面処理、および全可視ポリゴン検出動作を行
なう部分の構成を詳細に説明するブロック図であり、第
５図のブロック図における直線補間部（５）に含まれる
部分と表示用メモリ（６）とを示している。この部分
は、フレームメモリ（11）からの読出したＺ座標データ
が一時的に格納されるレジスタ（12）と、描画すべき線
分を構成するデータが一時的に格納されるレジスタ（1
3）と、両レジスタ（12）（13）の内容を入力とする演
算器（14）と、演算器（14）の動作を制御する制御回路
（15）と、演算器（14）から出力される判定信号を入力
とする一致判別回路（18）を有している。

上記レジスタ（13）はレジスタ（12）へのデータ格納と
同期してデータが格納されるものであり、共に、同一の
x,y座標に対応するｚ座標値が格納される。

上記演算器（14）は、両レジスタ（12）（13）の内容の
差を算出する機能と、何れかのレジスタの内容をそのま
まフレームメモリ（11）に供給する機能とを有し、制御
回路（15）から出力されるモード設定信号に基いて何れ
かの機能が選択される。

そして、上記演算器（14）からは、例えばレジスタ（1
2）の内容が大きいことを示す判定信号、および両レジ
スタの内容が等しいことを示す判定信号は、制御回路
（15）に供給し、制御回路（15）は、上記判定信号に基
いて何れのレジスタの内容をそのまま出力すべきである
かを示す信号を演算器（14）に供給している。

上記一致判別回路（18）は、描画図形を構成する全ての
画素に対して上記演算器（14）から出力される判定信号
が両レジスタの内容が等しいことを示す判定信号である
場合にのみ全可視図形であることを示す判別信号を出力
し、セグメント管理プロセッサ（１）に供給するもので
ある。

次いで隠面処理動作を説明する。

先ず、制御回路（15）から差算出機能を選択すべきこと
を示すモード設定信号が演算器（14）に供給され、この
間に、それぞれレジスタ（12）（13）に格納されている
フレームメモリ（11）からの読出しデータ、および描画
すべき線分を構成する画素データを演算器（14）に供給
することにより両データの差を算出して、演算結果の正
負を示す符号データを制御回路（15）に供給する。

次いで、符号データに基いて制御回路（15）から何れか
のレジスタの内容をそのまま出力すべきことを示すモー
ド設定信号を演算器（14）に供給することにより、選択
されたレジスタの内容をそのままフレームメモリ（11）
に格納し、隠面処理を行なわせることができる。

さらに、全可視図形検出動作を説明する。

演算器（14）により両レジスタ（12）（13）の内容の差
を算出し、差か零であるか否かを示す判定信号を出力す
る。そして、一致判別回路（18）において、零であるこ
とを示す判定信号が、その描画図形を構成する全ての画
素に対して出力されたか否かを判別することにより、全
可視図形であるか否かを判別することができる。

第２図は上記判定信号に基いて自動的に全可視図形であ
るか否かを判別するための構成を示す電気回路図であ
り、上記判定信号をANDゲート（16）を通してラッチ回
路（17）のＤ入力端子に供給しているとともに、画素単
位判定ストローブ信号をラッチ回路（17）のクロック入
力端子に供給している。そして、ラッチ回路（17）のＱ
出力信号を上記ANDゲート（16）に供給している。

尚、描画前に出力される初期化信号をラッチ回路（17）
のプリセット入力端子に供給している。

したがって、描画前に出力される初期化信号をラッチ回
路（17）のプリセット入力端子に供給することにより、
Ｑ出力信号をハイレベルにプリセットし、ANDゲート（1
6）を開く。

その後、画素を描画する毎に画素単位判定ストローブ信
号をクロック入力端子に供給して、ANDゲート（16）か
らの出力信号をラッチする。上記ANDゲート（16）は当
初開かれた状態であるから、上記判定信号がそのままラ
ッチされ、判定信号に応じてＱ出力信号を出力する。即
ち、上記判定信号が全てハイレベルであれば、次の初期
化信号が供給されるまでの間、Ｑ出力信号はハイレベル
のままであるが、判定信号が１度でもローレベルになれ
ば、Ｑ出力信号がローレベルになり、ANDゲート（16）
を閉じるので、次の初期化信号が供給されるまでの間、
Ｑ出力信号はローレベルのままになる。

したがって、初期化信号が供給される直前のＱ出力信号
がハイレベルであれば、全可視線分（極限状態としての
点も含む）、または全可視図形であると判別することが
でき、Ｑ出力信号がローレベルであれば、全可視線分、
または全可視図形でないと判別することができる。

第３図は他の実施例を示すブロック図であり、第２図の
具体例を第１図に組み込んでなる実施例と異なる点は、
上記レジスタ（12）（13）および演算器（14）からなる
処理部（20）を複数個並列状に設けた点、上記処理部
（20）から出力される一致判定用の判定信号、およびデ
ータレジスタファイル（21）から出力される制御信号を
入力とする複数個のORゲート（22）、およびORゲート
（22）からの出力信号を入力とするANDゲート（23）を
設けた点、画素単位に判定せず、フレームメモリをアク
セスする毎に判定ストローブを出力するようにした点の
みである。尚、上記データレジスタファイル（21）は、
描画対象の画素に対応してローレベル信号を出力すると
ともに、他の画素に対応してハイレベル信号を出力する
ものである。

したがって、この実施例の場合には、描画対象の画素に
対応する処理部（20）から判定信号が出力され、ORゲー
ト（22）に供給される。そして描画対象の画素に対応す
るORゲート（22）には、データレジスタファイル（21）
からのローレベル信号が供給され、他のORゲート（22）
にはハイレベル信号が供給されているのであるから、上
記判定信号がハイレベルであれば、全てのORゲート（2
2）がハイレベル信号を出力し、ANDゲート（23）からハ
イレベル信号を出力することになる。他方、判定信号が
ローレベルであれば、ANDゲート（23）からローレベル
信号を出力することになる。

この結果、ANDゲート（23）からの出力信号レベルに基
いて全可視線分、または全可視図形であるか否かを判別
することができる。具体的に説明すれば、書込まれたピ
クセルがZ1,Z2,Z3,Z4であり、リードサイクルに読込ん
だピクセルがZa,Zb,…Zhである状態（ピクセルZ1,Z2,Z
3,Z4が８ピクセルZa,Zb,…Zhのうち４ピクセルZd,Ze,Z
f,Zgに対応している状態）を考えてみれば、Z1＝Zd,Z2
＝Ze,Z3＝Zf,Z4＝Zgの条件が全て満足された場合に、全
可視線分、または全可視図形であることを示す判定信号
を出力し、上記条件が１つでも満足されない場合に、全
可視線分、または全可視図形でないことを示す判定信号
を出力する。

尚、この発明は上記の実施例に限定されるものではな
く、例えば、始点側から順次プライオリティ番号を付与
する代わりに反対側から順次プライオリティ番号を付与
することが可能である他、交差した描画図形が存在する
場合（プライオリティが付与されていない描画図形に対
して、２度にわたってぬりつぶしを行なう前述の処理を
施した場合に、プライオリティが付与される描画図形が
１つもなかった場合）に、各描画図形をさらに細分化し
てＺソート処理を行なわせることが可能である他、交差
した描画図形が存在することをホストコンピュータに通
知して、この処理を中断、終了することが可能であり、
その他、この発明の要旨を変更しない範囲内において種
々の設計変更を施すことが可能である。

〈発明の効果〉 以上のようにこの発明は、プライオリティ番号が付与さ
れていない図形データに基いて、一旦隠面処理を施した
状態で画素データをメモリに書込み、次いで同じ図形デ
ータを構成する全ての画素データが上記メモリの画素デ
ータと一致していることを条件としてプライオリティ判
号を付与するので、特別なソート用のメモリを使用する
ことなく、確実なＺソートを行なうことができるという
特有の効果を奏する。

【図面の簡単な説明】

第１図はこの発明のＺソーティング装置の要部を示すブ
ロック図、 第２図は一致判別回路の具体例を示す電気回路図、 第３図は他の実施例を示すブロック図、 第４図はＺソート動作を説明する図、 第５図は３次元グラフィックディスプレイ装置の要部を
示すブロック図、 第６図は従来例を概略的に説明する図。 （１）…セグメント管理プロセッサ、（４）…ぬりつぶ
し部、（５）…直線補間部、（６）…表示用メモリ、
（11）…フレームメモリ、（12）（13）…レジスタ、
（14）…演算器、（15）…制御回路、（16）…ANDゲー
ト、（17）…ラッチ回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】表示対象となる図形を構成する全ての小図
   形データを登録する領域と、各小図形データ毎の描画プ
   ライオリティ番号を格納する領域とを有するセグメント
   メモリと、 小図形を構成する全ての画素データを生成するぬりつぶ
   し手段と、 描画プライオリティ番号が付与されていない全ての小図
   形データをセグメントメモリから読み出してぬりつぶし
   手段に供給して、描画プライオリティ番号が付与されて
   いない全ての小図形のそれぞれを構成する全ての画素デ
   ータを生成させた後に、再び描画プライオリティ番号が
   付与されていない全ての小図形データをセグメントメモ
   リから読み出してぬりつぶし手段に供給して、描画プラ
   イオリティ番号が付与されていない全ての小図形のそれ
   ぞれを構成する全ての画素データを生成させるぬりつぶ
   し制御手段と、 １度目に生成された各小図形を構成する画素データに隠
   面処理を施す隠面処理手段と、 隠面処理手段から出力される画素データを格納するメモ
   リと、 ２度目に生成された各小図形を構成する画素データがメ
   モリに格納されている画素データと一致しているか否か
   を判別する一致判別手段と、 一致していることを示す一致判別手段からの判別結果に
   応答して、隠面処理手段から出力される全ての画素デー
   タのメモリに対する格納処理を行なった回数に対応する
   描画プライオリティ番号を生成してセグメントメモリの
   該当する領域に格納するプライオリティ番号生成手段と を有することを特徴とするＺソーティング装置。