JPH0758729B2 - 半導体試験システム - Google Patents
半導体試験システムInfo
- Publication number
- JPH0758729B2 JPH0758729B2 JP2234686A JP23468690A JPH0758729B2 JP H0758729 B2 JPH0758729 B2 JP H0758729B2 JP 2234686 A JP2234686 A JP 2234686A JP 23468690 A JP23468690 A JP 23468690A JP H0758729 B2 JPH0758729 B2 JP H0758729B2
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- test
- semiconductor
- open
- transmission line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明は、多数の伝送線路をもちかつ個々の伝送線路
において複数の接点箇所を有する接続装置の前記各伝送
線路を介して、半導体試験装置における多数の試験ピン
の各々と半導体装置における多数のピン端子の各々とを
個別的に接続して半導体装置の機能試験と電気的特性試
験とを行う半導体試験システムに係り、特には、機能試
験と電気的特性試験の実施に先立って、各伝送線路にお
いて接触不良または断線によるオープン箇所を見つけ出
す技術に関するものである。
において複数の接点箇所を有する接続装置の前記各伝送
線路を介して、半導体試験装置における多数の試験ピン
の各々と半導体装置における多数のピン端子の各々とを
個別的に接続して半導体装置の機能試験と電気的特性試
験とを行う半導体試験システムに係り、特には、機能試
験と電気的特性試験の実施に先立って、各伝送線路にお
いて接触不良または断線によるオープン箇所を見つけ出
す技術に関するものである。
〈従来の技術〉 第５図は、物理的かつ電気的な接続装置を介して半導体
試験装置と試験対象である半導体装置とを接続してなる
従来の半導体試験システムを概略的に示したものであ
る。
試験装置と試験対象である半導体装置とを接続してなる
従来の半導体試験システムを概略的に示したものであ
る。
半導体試験装置A0は、制御装置２と、波形発生器４と、
波形検出器６と、直流測定器８と、信号発生回路10とを
備えている。波形発生器４、波形検出器６および直流測
定器８はそれぞれ複数個装備されており、信号発生回路
10は数百個装備されている。
波形検出器６と、直流測定器８と、信号発生回路10とを
備えている。波形発生器４、波形検出器６および直流測
定器８はそれぞれ複数個装備されており、信号発生回路
10は数百個装備されている。
波形発生器４、波形検出器６および信号発生回路10は、
半導体装置Ｃの機能試験を行うためのものであり、波形
発生器４から各種の電圧・電流波形を試験データとして
発生して信号発生回路10および物理的かつ電気的な接続
装置Ｂ（これについては後述する）を介して半導体装置
Ｃにおける対応するそれぞれのピン端子38aに出力し、
上記電圧・電流波形に対応して半導体装置Ｃのそれぞれ
のピン端子38aから出力され接続装置Ｂおよび信号発生
回路10を介して入力されてくる出力データを波形検出器
６によって検出するようになっている。
半導体装置Ｃの機能試験を行うためのものであり、波形
発生器４から各種の電圧・電流波形を試験データとして
発生して信号発生回路10および物理的かつ電気的な接続
装置Ｂ（これについては後述する）を介して半導体装置
Ｃにおける対応するそれぞれのピン端子38aに出力し、
上記電圧・電流波形に対応して半導体装置Ｃのそれぞれ
のピン端子38aから出力され接続装置Ｂおよび信号発生
回路10を介して入力されてくる出力データを波形検出器
６によって検出するようになっている。
この場合、制御装置２は、内蔵しているマイクロコンピ
ュータの試験プログラムに従って各波形発生器４に対し
てそれぞれが発生すべき試験データを指定するととも
に、各波形検出器６から入力した半導体装置Ｃの出力デ
ータを解析することにより半導体装置Ｃの機能試験を行
う。
ュータの試験プログラムに従って各波形発生器４に対し
てそれぞれが発生すべき試験データを指定するととも
に、各波形検出器６から入力した半導体装置Ｃの出力デ
ータを解析することにより半導体装置Ｃの機能試験を行
う。
信号発生回路10は、各波形発生器４からの試験データを
半導体装置Ｃにおける多数のピン端子38aに分配して供
給し、また、多数のピン端子38aからの出力データを各
波形検出器６に分配する。
半導体装置Ｃにおける多数のピン端子38aに分配して供
給し、また、多数のピン端子38aからの出力データを各
波形検出器６に分配する。
直流測定器８は、半導体装置Ｃの電気的特性試験を行う
ためのものであり、制御装置２によって指定された直流
信号を試験データとして信号発生回路10におけるリレー
および接続装置Ｂを介して半導体装置Ｃにおける対応す
るピン端子38aに出力し、かつ、上記直流信号に対応し
て半導体装置Ｃのピン端子38aから出力され接続装置Ｂ
および信号発生回路10におけるリレーを介して入力され
てくる出力データを入力し、制御装置２に送出するよう
になっている。制御装置２は、その出力データを解析す
ることにより半導体装置Ｃの電気的特性試験を行う。
ためのものであり、制御装置２によって指定された直流
信号を試験データとして信号発生回路10におけるリレー
および接続装置Ｂを介して半導体装置Ｃにおける対応す
るピン端子38aに出力し、かつ、上記直流信号に対応し
て半導体装置Ｃのピン端子38aから出力され接続装置Ｂ
および信号発生回路10におけるリレーを介して入力され
てくる出力データを入力し、制御装置２に送出するよう
になっている。制御装置２は、その出力データを解析す
ることにより半導体装置Ｃの電気的特性試験を行う。
機能試験および電気的特性試験が実行される場合、半導
体装置Ｃはプローバやハンドラなどの外部機器40上にセ
ットされる。半導体装置Ｃがウエハ上に形成されている
場合にはプローバが使用され、半導体装置Ｃがパッケー
ジ化されている場合にはハンドラが使用される。
体装置Ｃはプローバやハンドラなどの外部機器40上にセ
ットされる。半導体装置Ｃがウエハ上に形成されている
場合にはプローバが使用され、半導体装置Ｃがパッケー
ジ化されている場合にはハンドラが使用される。
半導体試験装置A0と半導体装置Ｃとを物理的かつ電気的
に接続する接続装置Ｂは、次のように構成されている
（プローバ使用時）。
に接続する接続装置Ｂは、次のように構成されている
（プローバ使用時）。
接続装置Ｂは、第１ないし第３の接続ボード30,32,34
と、プローブカード36とを備えている。
と、プローブカード36とを備えている。
第１の接続ボード30の上下両面には、パターン配線によ
って多数のランド30a,30bが形成されている。第２の接
続ボード32の上下両面には、出退自在で突出付勢された
多数のポゴピン32a,32bが設けられている。第３の接続
ボード34の上面には多数のランド34aが、下面には多数
のポゴピン34bがそれぞれ設けられている。プローブカ
ード36の上面には多数のランド36aが、下面には多数の
プローブ36bがそれぞれ設けられている。
って多数のランド30a,30bが形成されている。第２の接
続ボード32の上下両面には、出退自在で突出付勢された
多数のポゴピン32a,32bが設けられている。第３の接続
ボード34の上面には多数のランド34aが、下面には多数
のポゴピン34bがそれぞれ設けられている。プローブカ
ード36の上面には多数のランド36aが、下面には多数の
プローブ36bがそれぞれ設けられている。
半導体試験装置A0における多数の信号発生回路10のそれ
ぞれにおける出力ラインに、各々多数のポゴピンからな
る試験ピン10aが接続され、これらの試験ピン10aが半導
体試験装置A0に設けられている。この試験ピン10aと第
１の接続ボード30のランド30aとが第１の接点P1をな
し、第１の接続ボード30のランド30bと第２の接続ボー
ド32のポゴピン32aとが第２の接点P2をなし、第２の接
続ボード32のポゴピン32bと第３の接続ボード34のラン
ド34aとが第３の接点P3をなし、第３の接続ボード34の
ポゴピン34bとプローブカード36のランド36aとが第４の
接点P4をなし、プローブカード36のプローブ36bの針先
と半導体装置Ｃのピン端子38aとが第５の接点P5をなし
ている。
ぞれにおける出力ラインに、各々多数のポゴピンからな
る試験ピン10aが接続され、これらの試験ピン10aが半導
体試験装置A0に設けられている。この試験ピン10aと第
１の接続ボード30のランド30aとが第１の接点P1をな
し、第１の接続ボード30のランド30bと第２の接続ボー
ド32のポゴピン32aとが第２の接点P2をなし、第２の接
続ボード32のポゴピン32bと第３の接続ボード34のラン
ド34aとが第３の接点P3をなし、第３の接続ボード34の
ポゴピン34bとプローブカード36のランド36aとが第４の
接点P4をなし、プローブカード36のプローブ36bの針先
と半導体装置Ｃのピン端子38aとが第５の接点P5をなし
ている。
このような第１ないし第５の接点P1〜P5を１つずつ有す
る伝送線路が半導体装置Ｃにおける多数のピン端子38a
の数だけ存在している。
る伝送線路が半導体装置Ｃにおける多数のピン端子38a
の数だけ存在している。
これら多数の伝送線路の接点群において１つでも接触不
良があったり、各接続ボード30,32,34およびプローブカ
ード36において１つでも断線箇所があったりすると、半
導体試験装置A0による半導体装置Ｃの機能試験および電
気的特性試験に支障を来すことになる。
良があったり、各接続ボード30,32,34およびプローブカ
ード36において１つでも断線箇所があったりすると、半
導体試験装置A0による半導体装置Ｃの機能試験および電
気的特性試験に支障を来すことになる。
そこで、試験を行う前に、半導体試験装置A0の試験ピン
10aから半導体装置Ｃのピン端子38aに至るまでの伝送線
路の接続確認検査を実施する。
10aから半導体装置Ｃのピン端子38aに至るまでの伝送線
路の接続確認検査を実施する。
以下、この接続確認検査の方法を第６図によって説明す
る。
る。
第６図は、１つのピン端子38aに対する接続装置Ｂにお
ける１ライン分の伝送線路Ｄの等価回路を示している。
ける１ライン分の伝送線路Ｄの等価回路を示している。
第１ないし第３の接続ボード30,32,34およびプローブカ
ード36は、それぞれ等価な第１ないし第４の線路部分30
l,32l,34l,36lとして表されている。直流測定器８は、
定電流源8aと電圧計8bとして表されている。
ード36は、それぞれ等価な第１ないし第４の線路部分30
l,32l,34l,36lとして表されている。直流測定器８は、
定電流源8aと電圧計8bとして表されている。
この直流測定器８は、第１の接点P1に対して信号発生回
路10におけるリレーを介して接続されるが、ここでは信
号発生回路10を省略してある。
路10におけるリレーを介して接続されるが、ここでは信
号発生回路10を省略してある。
接続確認検査であるため、半導体装置Ｃの代わりにアル
ミベタウエハC0を用い、これにプローブ36bを接触させ
ている。電圧計8bおよびアルミベタウエハC0をそれぞれ
接地することにより、閉ループを構成している。
ミベタウエハC0を用い、これにプローブ36bを接触させ
ている。電圧計8bおよびアルミベタウエハC0をそれぞれ
接地することにより、閉ループを構成している。
このような直流測定器８、伝送線路Ｄおよびアルミベタ
ウエハC0からなる閉ループの検査系Ｅがピン端子38aの
数だけ構成される。
ウエハC0からなる閉ループの検査系Ｅがピン端子38aの
数だけ構成される。
接続確認検査は、制御装置２における検査用のプログラ
ムに従って、順次、検査系Ｅの１つずつに対した実行さ
れる。
ムに従って、順次、検査系Ｅの１つずつに対した実行さ
れる。
すなわち、まず、直流測定器８における定電流源8aより
ある検査系Ｅに電流を流し、電圧計8bで得られた検出電
圧を制御装置２に送出する。制御装置２は、その検出電
圧がゼロであれば、検査系Ｅにオープン状態（接触不良
または断線）がないと判定し、次の検査系Ｅの検査へと
移る。
ある検査系Ｅに電流を流し、電圧計8bで得られた検出電
圧を制御装置２に送出する。制御装置２は、その検出電
圧がゼロであれば、検査系Ｅにオープン状態（接触不良
または断線）がないと判定し、次の検査系Ｅの検査へと
移る。
検出電圧が一定値以上または無限大であれば、その検査
系Ｅにおいてオープン状態が生じていると判定する。こ
の場合は、オープン状態となっている箇所を見つけて修
理し、修理が終わると、次の検査系Ｅに対する検査に移
る。
系Ｅにおいてオープン状態が生じていると判定する。こ
の場合は、オープン状態となっている箇所を見つけて修
理し、修理が終わると、次の検査系Ｅに対する検査に移
る。
すべての検査系Ｅについて、オープン状態がないことが
確認された後、機能試験と電気的特性試験とを実行す
る。
確認された後、機能試験と電気的特性試験とを実行す
る。
〈発明が解決しようとする課題〉 従来の半導体試験システムにおいては、その伝送線路Ｄ
の接続確認検査を上記のように行うように構成されてい
たので、検査系Ｅのオープン状態（接触不良または断
線）を検出したときに、その接触不良が第１ないし第５
の接点P1〜P5のいずれで生じているのか、また、断線が
第１ないし第４の線路部分30l,32l,34l,36lのいずれに
おいて生じているのかが直接には判らないため、いちい
ち接触不良または断線のオープン箇所を見つけ出さなけ
ればならないわずらわしさがあった。
の接続確認検査を上記のように行うように構成されてい
たので、検査系Ｅのオープン状態（接触不良または断
線）を検出したときに、その接触不良が第１ないし第５
の接点P1〜P5のいずれで生じているのか、また、断線が
第１ないし第４の線路部分30l,32l,34l,36lのいずれに
おいて生じているのかが直接には判らないため、いちい
ち接触不良または断線のオープン箇所を見つけ出さなけ
ればならないわずらわしさがあった。
近年では半導体装置Ｃのピン端子38aの数が増加する傾
向にあり、500ピン以上の半導体装置もある。このよう
な半導体装置の試験前の接続確認検査においては、500
以上もの伝送線路Ｄが存在しており、接触不良または断
線を生じる伝送線路Ｄの数も増えるため、オープン箇所
の発見に多大な労力と時間とを費やさなければならない
という問題がある。
向にあり、500ピン以上の半導体装置もある。このよう
な半導体装置の試験前の接続確認検査においては、500
以上もの伝送線路Ｄが存在しており、接触不良または断
線を生じる伝送線路Ｄの数も増えるため、オープン箇所
の発見に多大な労力と時間とを費やさなければならない
という問題がある。
この発明は、上記のような問題点を解消するために創案
されたものであって、接続確認検査において、短時間で
容易かつ正確にオープン箇所を発見できる半導体試験シ
ステムを得ることを目的とする。
されたものであって、接続確認検査において、短時間で
容易かつ正確にオープン箇所を発見できる半導体試験シ
ステムを得ることを目的とする。
〈課題を解決するための手段〉 この発明に係る半導体試験システムは、多数の伝送線路
をもちかつ個々の伝送線路において複数の接点箇所を有
する接続装置の前記各伝送線路を介して、半導体試験装
置における多数の試験ピンの各々と半導体装置における
多数のピン端子の各々とを個別的に接続して半導体装置
の機能試験と電気的特性試験とを行う半導体試験システ
ムにおいて、各伝送線路に入力した信号がオープン箇所
で反射されて同じ伝送線路を戻ってくる各反射信号の波
形状態に基づいて各伝送線路のオープン箇所を特定する
オープン箇所検出装置を設けたことを特徴とするもので
ある。
をもちかつ個々の伝送線路において複数の接点箇所を有
する接続装置の前記各伝送線路を介して、半導体試験装
置における多数の試験ピンの各々と半導体装置における
多数のピン端子の各々とを個別的に接続して半導体装置
の機能試験と電気的特性試験とを行う半導体試験システ
ムにおいて、各伝送線路に入力した信号がオープン箇所
で反射されて同じ伝送線路を戻ってくる各反射信号の波
形状態に基づいて各伝送線路のオープン箇所を特定する
オープン箇所検出装置を設けたことを特徴とするもので
ある。
〈作用〉 この発明に係る半導体試験システムは、反射信号の波形
の歪みの程度が検査用入力信号の入射端からオープン箇
所までの距離に応じて変化することを利用したもので、
オープン箇所検出装置は、この反射信号の歪みの程度に
基づいてオープン箇所を自動的に特定する。
の歪みの程度が検査用入力信号の入射端からオープン箇
所までの距離に応じて変化することを利用したもので、
オープン箇所検出装置は、この反射信号の歪みの程度に
基づいてオープン箇所を自動的に特定する。
〈実施例〉 以下、この発明の一実施例を図面に基づいて詳細に説明
する。
する。
第１図は、物理的かつ電気的な接続装置を介して半導体
試験装置と試験対象である半導体装置とを接続してなる
この発明の実施例に係る半導体試験システムを概略的に
示したものである。
試験装置と試験対象である半導体装置とを接続してなる
この発明の実施例に係る半導体試験システムを概略的に
示したものである。
この実施例の半導体試験装置A1は、従来例の半導体試験
装置A0と同様に、装置A1の全体を制御する制御装置２
と、半導体装置Ｃの機能試験を司るためのそれぞれ複数
個の波形発生器４、波形検出器６および多数の信号発生
回路10と、半導体装置Ｃの電気的特性試験および接続確
認検査を司るための複数の直流測定器８とを備えている
とともに、新たな構成要素として、接続確認検査におい
て対象となる伝送線路Ｄにオープン状態（接触不良また
は断線）が生じたときに、そのオープン箇所を検出する
オープン箇所検出装置12を備えている。
装置A0と同様に、装置A1の全体を制御する制御装置２
と、半導体装置Ｃの機能試験を司るためのそれぞれ複数
個の波形発生器４、波形検出器６および多数の信号発生
回路10と、半導体装置Ｃの電気的特性試験および接続確
認検査を司るための複数の直流測定器８とを備えている
とともに、新たな構成要素として、接続確認検査におい
て対象となる伝送線路Ｄにオープン状態（接触不良また
は断線）が生じたときに、そのオープン箇所を検出する
オープン箇所検出装置12を備えている。
波形発生器４、波形検出器６および直流測定器８と制御
装置２および信号発生回路10との関係、ならびに、信号
発生回路10と接続装置Ｂとの関係については、従来例と
同様であるので説明を省略する。接続装置Ｂの具体的構
造も従来例と同様であるので、単にブロックのみで示
す。
装置２および信号発生回路10との関係、ならびに、信号
発生回路10と接続装置Ｂとの関係については、従来例と
同様であるので説明を省略する。接続装置Ｂの具体的構
造も従来例と同様であるので、単にブロックのみで示
す。
オープン箇所検出装置12は、制御装置２に対しては双方
向的に接続され、接続装置Ｂに対しては信号発生回路10
におけるリレーを介して双方向的に接続されている。
向的に接続され、接続装置Ｂに対しては信号発生回路10
におけるリレーを介して双方向的に接続されている。
すべての伝送線路Ｄに対する接続確認検査において、オ
ープン箇所検出装置12からの検出結果に基づいて制御装
置２がある伝送線路Ｄにオープン状態（接触不良または
断線）が生じていると判定したとき、制御装置２は、オ
ープン箇所検出装置12を信号発生回路10におけるリレー
を介してそのオープン状態の伝送線路Ｄに接続するよう
になっている。
ープン箇所検出装置12からの検出結果に基づいて制御装
置２がある伝送線路Ｄにオープン状態（接触不良または
断線）が生じていると判定したとき、制御装置２は、オ
ープン箇所検出装置12を信号発生回路10におけるリレー
を介してそのオープン状態の伝送線路Ｄに接続するよう
になっている。
第２図は、オープン箇所検出装置12のブロック構成と、
このオープン箇所検出装置12と接続確認検査における伝
送線路Ｄとの接続状態とを示す。
このオープン箇所検出装置12と接続確認検査における伝
送線路Ｄとの接続状態とを示す。
伝送線路Ｄは、第６図で説明したのと同様、接続装置Ｂ
における第１ないし第３の接続ボード30,32,34およびプ
ローブカード36に等価な第１ないし第４の線路部分30l,
32l,34l,36lからなっている。
における第１ないし第３の接続ボード30,32,34およびプ
ローブカード36に等価な第１ないし第４の線路部分30l,
32l,34l,36lからなっている。
P1〜P5について、第５図を参照しながら再説明すると、
P1は、半導体試験装置A1の試験ピン10aと第１の接続ボ
ード30のランド30aとがなす第１の接点、P2は、第１お
よび第２の接続ボード30,32のランド30bとポゴピン32a
とがなす第２の接点（第１および第２の線路部分30l,32
l間）、P3は、第２および第３の接続ボード32,34のポゴ
ピン32bとランド34aとがなす第３の接点（第２および第
３の線路部分32l,34l間）、P4は、第３の接続ボード34
とプローブカード36のポゴピン34bとランド36aとがなす
第４の接点（第３および第４の線路部分34l,36l間）、P
5は、プローブ36bの針先とアルミベタウエハC0とがなす
第５の接点をそれぞれ表している。
P1は、半導体試験装置A1の試験ピン10aと第１の接続ボ
ード30のランド30aとがなす第１の接点、P2は、第１お
よび第２の接続ボード30,32のランド30bとポゴピン32a
とがなす第２の接点（第１および第２の線路部分30l,32
l間）、P3は、第２および第３の接続ボード32,34のポゴ
ピン32bとランド34aとがなす第３の接点（第２および第
３の線路部分32l,34l間）、P4は、第３の接続ボード34
とプローブカード36のポゴピン34bとランド36aとがなす
第４の接点（第３および第４の線路部分34l,36l間）、P
5は、プローブ36bの針先とアルミベタウエハC0とがなす
第５の接点をそれぞれ表している。
オープン箇所検出装置12は、波形発生レジスタ14と、波
形発生用可変電圧発生回路（ドライブ回路）16と、波形
検出レジスタ18と、波形検出用波形電圧比較回路（コン
パレータ回路）20とを備えている。
形発生用可変電圧発生回路（ドライブ回路）16と、波形
検出レジスタ18と、波形検出用波形電圧比較回路（コン
パレータ回路）20とを備えている。
波形発生レジスタ14は、制御装置２から送出されてきた
第３図（ａ）に示すようなステップ状の入力波形信号S
INを生成するための入力波形データをストアするもので
ある。波形発生用可変電圧発生回路16は、波形発生レジ
スタ14からの入力波形データに基づいて対応する入力波
形信号SINを生成し伝送線路Ｄに対して出力するもので
ある。
第３図（ａ）に示すようなステップ状の入力波形信号S
INを生成するための入力波形データをストアするもので
ある。波形発生用可変電圧発生回路16は、波形発生レジ
スタ14からの入力波形データに基づいて対応する入力波
形信号SINを生成し伝送線路Ｄに対して出力するもので
ある。
波形発生用可変電圧発生回路16から出力された入力波形
信号SINは、伝送線路Ｄを伝搬し、アルミベタウエハC0
（接地はなし）もしくは接触不良または断線のオープン
箇所で反射して戻ってくる。
信号SINは、伝送線路Ｄを伝搬し、アルミベタウエハC0
（接地はなし）もしくは接触不良または断線のオープン
箇所で反射して戻ってくる。
波形発生用可変電圧発生回路16のインピーダンスと伝送
線路Ｄのインピーダンスとを等しく設定した場合、反射
信号の波形は、第３図（ｂ）以下に示すように、波高値
の1/2のレベルで平坦部分をもつ階段波形となる。
線路Ｄのインピーダンスとを等しく設定した場合、反射
信号の波形は、第３図（ｂ）以下に示すように、波高値
の1/2のレベルで平坦部分をもつ階段波形となる。
そして、その平坦部分の時間幅は、信号の往復行程、つ
まり、波形発生用可変電圧発生回路16の出力端子から反
射点までの距離の２倍に比例する。
まり、波形発生用可変電圧発生回路16の出力端子から反
射点までの距離の２倍に比例する。
そこで、予めの実験により、オープン状態の生じていな
い正常状態のときの反射波形のデータと、第１ないし第
５の接点P1〜P5を個別的にオープン状態にしたときの各
反射波形のデータを測定しておき、これらの波形データ
を前もって制御装置２を通じて波形検出レジスタ18にス
トアしておく。
い正常状態のときの反射波形のデータと、第１ないし第
５の接点P1〜P5を個別的にオープン状態にしたときの各
反射波形のデータを測定しておき、これらの波形データ
を前もって制御装置２を通じて波形検出レジスタ18にス
トアしておく。
なお、第３図（ｂ）は正常波形信号SNOMを示し、第３図
（ｃ）〜（ｇ）はそれぞれ、第１ないし第５の接点P1〜
P5がオープン状態のときのオープン波形信号SABN1〜S
ABN5を示している。これら正常波形信号SNOMのデータと
各オープン波形信号SABN1〜SABN5のデータとを参照デー
タとして波形検出レジスタ18に予めストアしておくので
ある。
（ｃ）〜（ｇ）はそれぞれ、第１ないし第５の接点P1〜
P5がオープン状態のときのオープン波形信号SABN1〜S
ABN5を示している。これら正常波形信号SNOMのデータと
各オープン波形信号SABN1〜SABN5のデータとを参照デー
タとして波形検出レジスタ18に予めストアしておくので
ある。
波形検出用波形電圧比較回路20は、実際の接続確認検査
において戻ってきた反射信号の波形と、波形検出レジス
タ18にストアされている参照データの波形とを比較し、
正常波形信号SNOMと一致している場合には正常信号を制
御装置２に送出し、オープン波形信号SABN1〜SABN5のい
ずれかと一致している場合には、そのいずれと一致して
いるかを示すオープン箇所指示信号を制御装置２に送出
し、以上のいずれとも異なるときは異常信号とともにそ
の反射信号の波形データを制御装置２に送出するように
構成されている。
において戻ってきた反射信号の波形と、波形検出レジス
タ18にストアされている参照データの波形とを比較し、
正常波形信号SNOMと一致している場合には正常信号を制
御装置２に送出し、オープン波形信号SABN1〜SABN5のい
ずれかと一致している場合には、そのいずれと一致して
いるかを示すオープン箇所指示信号を制御装置２に送出
し、以上のいずれとも異なるときは異常信号とともにそ
の反射信号の波形データを制御装置２に送出するように
構成されている。
動作 次に、この実施例に係る半導体試験システムによる接続
確認検査の動作を第４図のフローチャートに従って説明
する。
確認検査の動作を第４図のフローチャートに従って説明
する。
ステップS2で、直流測定器８を制御して伝送線路Ｄのす
べてに対してオープン状態かショート状態かの検査を行
う。ステップS4で、オープン状態となっている伝送線路
Ｄが存在したかどうかを判断し、すべての伝送線路Ｄが
正常状態であれば、接続確認検査の動作を終了し、半導
体装置Ｃの機能試験と電気的特性試験とに進む。
べてに対してオープン状態かショート状態かの検査を行
う。ステップS4で、オープン状態となっている伝送線路
Ｄが存在したかどうかを判断し、すべての伝送線路Ｄが
正常状態であれば、接続確認検査の動作を終了し、半導
体装置Ｃの機能試験と電気的特性試験とに進む。
ステップS4においてオープン状態となっている伝送線路
Ｄが存在していると判断したときは、ステップS6に進
み、そのオープン状態の伝送線路Ｄを抽出し、ステップ
S8で、そのオープン状態の伝送線路Ｄに対してオープン
箇所検出装置12を信号発生回路10におけるリレーを介し
て接続する。
Ｄが存在していると判断したときは、ステップS6に進
み、そのオープン状態の伝送線路Ｄを抽出し、ステップ
S8で、そのオープン状態の伝送線路Ｄに対してオープン
箇所検出装置12を信号発生回路10におけるリレーを介し
て接続する。
次いで、ステップS10で、オープン箇所検出装置12を駆
動し、オープン箇所の検出を行う。すなわち、波形発生
レジスタ14からの波形信号データに基づいて波形発生用
可変電圧発生回路16で第３図（ａ）に示す入力波形信号
SINを生成し、これをオープン状態の伝送線路Ｄに対し
て出力し、そのオープン箇所からの反射信号を波形検出
用波形電圧比較回路20で検出する。
動し、オープン箇所の検出を行う。すなわち、波形発生
レジスタ14からの波形信号データに基づいて波形発生用
可変電圧発生回路16で第３図（ａ）に示す入力波形信号
SINを生成し、これをオープン状態の伝送線路Ｄに対し
て出力し、そのオープン箇所からの反射信号を波形検出
用波形電圧比較回路20で検出する。
次のステップS12〜S20では、波形検出用波形電圧比較回
路20において波形検出レジスタ18にストアされているオ
ープン波形信号SABN1〜SABN5の波形データと検出波形信
号の波形データとを順次比較する。
路20において波形検出レジスタ18にストアされているオ
ープン波形信号SABN1〜SABN5の波形データと検出波形信
号の波形データとを順次比較する。
ステップS12では、検出波形データと第１の接点P1での
オープン波形データ（SABN1）とを比較し、一致してお
れば、ステップS22に進んでオープン箇所が第１の接点P
1である旨のメッセージ出力を行い、不一致であれば、
ステップS14に進む。
オープン波形データ（SABN1）とを比較し、一致してお
れば、ステップS22に進んでオープン箇所が第１の接点P
1である旨のメッセージ出力を行い、不一致であれば、
ステップS14に進む。
ステップS14では、検出波形データと第２の接点P2での
オープン波形データ（SABN2）とを比較し、一致してお
れば、ステップS24に進んでオープン箇所が第２の接点P
2である旨のメッセージ出力を行い、不一致であれば、
ステップS16に進む。
オープン波形データ（SABN2）とを比較し、一致してお
れば、ステップS24に進んでオープン箇所が第２の接点P
2である旨のメッセージ出力を行い、不一致であれば、
ステップS16に進む。
ステップS16では、検出波形データと第３の接点P3での
オープン波形データ（SABN3）とを比較し、一致してお
れば、ステップS26に進んでオープン箇所が第３の接点P
3である旨のメッセージ出力を行い、不一致であれば、
ステップS18に進む。
オープン波形データ（SABN3）とを比較し、一致してお
れば、ステップS26に進んでオープン箇所が第３の接点P
3である旨のメッセージ出力を行い、不一致であれば、
ステップS18に進む。
ステップS18では、検出波形データと第４の接点P4での
オープン波形データ（SABN4）とを比較し、一致してお
れば、ステップS28に進んでオープン箇所が第４の接点P
4である旨のメッセージ出力を行い、不一致であれば、
ステップS20に進む。
オープン波形データ（SABN4）とを比較し、一致してお
れば、ステップS28に進んでオープン箇所が第４の接点P
4である旨のメッセージ出力を行い、不一致であれば、
ステップS20に進む。
ステップS20では、検出波形データと第５の接点P5での
オープン波形データ（SABN5）とを比較し、一致してお
れば、ステップS30に進んでオープン箇所が第５の接点P
5である旨のメッセージ出力を行い、不一致であれば、
ステップS32に進む。
オープン波形データ（SABN5）とを比較し、一致してお
れば、ステップS30に進んでオープン箇所が第５の接点P
5である旨のメッセージ出力を行い、不一致であれば、
ステップS32に進む。
検出波形データがオープン波形データ（SABN1〜SABN5）
のいずれとも一致しないときは、接点P1〜P5でのオープ
ン状態（接触不良）ではなく、線路部分30l,32l,34l,36
lにおけるオープン状態（断線）ということになるが、
この場合は、ステップS32において、正常波形信号SNOM
の波形データと検出波形データとの平坦部分の差分から
オープン箇所までの距離を算出し、ステップS34でオー
プン箇所までの長さをメッセージ出力する。
のいずれとも一致しないときは、接点P1〜P5でのオープ
ン状態（接触不良）ではなく、線路部分30l,32l,34l,36
lにおけるオープン状態（断線）ということになるが、
この場合は、ステップS32において、正常波形信号SNOM
の波形データと検出波形データとの平坦部分の差分から
オープン箇所までの距離を算出し、ステップS34でオー
プン箇所までの長さをメッセージ出力する。
そして、ステップS22〜S30またはステップS34の次にス
テップS36に進みアイドリング状態に入る。この状態
で、作業者はメッセージ出力に基づいてオープン箇所を
修理し、修理が終わると、再起動を行う。
テップS36に進みアイドリング状態に入る。この状態
で、作業者はメッセージ出力に基づいてオープン箇所を
修理し、修理が終わると、再起動を行う。
ステップS38で再起動が指令されたと判断すると、ステ
ップS2にリターンして、オープン箇所が正しく修理され
たかどうかを判断し、修理が正しければ、次のオープン
状態となっている伝送線路Ｄについて、上記と同様のオ
ープン箇所の特定を行った後、修理を行い、その修理が
正しく行われたたとを確かめてさらに次のオープン状態
となっている伝送線路Ｄについて同様の処理を繰り返
す。
ップS2にリターンして、オープン箇所が正しく修理され
たかどうかを判断し、修理が正しければ、次のオープン
状態となっている伝送線路Ｄについて、上記と同様のオ
ープン箇所の特定を行った後、修理を行い、その修理が
正しく行われたたとを確かめてさらに次のオープン状態
となっている伝送線路Ｄについて同様の処理を繰り返
す。
そして、すべての伝送線路Ｄにおいてオープン状態がな
くなると、全動作を終了し、次工程の機能試験および電
気的特性試験へと移る。
くなると、全動作を終了し、次工程の機能試験および電
気的特性試験へと移る。
以上のように、伝送線路Ｄの数が非常に多く、かつ、個
々の伝送線路Ｄにおいてオープン状態となる場所が複数
もしくは不特定数あるにもかかわらず、短時間で容易に
オープン箇所を性格に知らせることができるのである。
々の伝送線路Ｄにおいてオープン状態となる場所が複数
もしくは不特定数あるにもかかわらず、短時間で容易に
オープン箇所を性格に知らせることができるのである。
〈発明の効果〉 以上のようにこの発明によれば、オープン箇所からの反
射信号の波形の歪みの程度が検査用入力信号の入射端か
らオープン箇所までの距離に応じて変化することを利用
し、その反射信号の歪みの程度に基づいてオープン箇所
を自動的に特定するオープン箇所検出装置を設けたの
で、半導体試験装置における多数の試験ピンの各々と半
導体装置における多数のピン端子の各々とを個別的に接
続する伝送線路が非常に多く存在しても、それらの接続
確認検査において、短時間のうちに容易かつ正確にオー
プン箇所を特定することができるという効果を奏する。
射信号の波形の歪みの程度が検査用入力信号の入射端か
らオープン箇所までの距離に応じて変化することを利用
し、その反射信号の歪みの程度に基づいてオープン箇所
を自動的に特定するオープン箇所検出装置を設けたの
で、半導体試験装置における多数の試験ピンの各々と半
導体装置における多数のピン端子の各々とを個別的に接
続する伝送線路が非常に多く存在しても、それらの接続
確認検査において、短時間のうちに容易かつ正確にオー
プン箇所を特定することができるという効果を奏する。
第１図ないし第４図はこの発明の一実施例に係り、第１
図は接続装置を介して半導体試験装置と半導体装置とを
接続した状態の半導体試験システムの概略構成図、第２
図はオープン箇所検出装置と伝送線路とを示す回路図、
第３図は動作説明に供する波形図、第４図は動作説明に
供するフローチャートである。第５図は従来例に係る半
導体試験システムの概略構成図、第６図は従来例におけ
る接続確認検査の説明図である。 A1は半導体試験装置、Ｂは接続装置、Ｃは半導体装置、
Ｄは伝送線路、２は制御装置、４は波形発生器、６は波
形検出器、８は直流測定器、10は信号発生回路、10aは
半導体試験装置における試験ピン、12はオープン箇所検
出装置、14は波形発生レジスタ、16は波形発生用可変電
圧発生回路、18は波形検出レジスタ、20は波形検出用波
形電圧比較回路、30l〜36lは線路部分、P1〜P5は接点、
36bはプローブ、38aは半導体装置におけるピン端子であ
る。 なお、図中、同一符号は同一部分または相当部分を示
す。
図は接続装置を介して半導体試験装置と半導体装置とを
接続した状態の半導体試験システムの概略構成図、第２
図はオープン箇所検出装置と伝送線路とを示す回路図、
第３図は動作説明に供する波形図、第４図は動作説明に
供するフローチャートである。第５図は従来例に係る半
導体試験システムの概略構成図、第６図は従来例におけ
る接続確認検査の説明図である。 A1は半導体試験装置、Ｂは接続装置、Ｃは半導体装置、
Ｄは伝送線路、２は制御装置、４は波形発生器、６は波
形検出器、８は直流測定器、10は信号発生回路、10aは
半導体試験装置における試験ピン、12はオープン箇所検
出装置、14は波形発生レジスタ、16は波形発生用可変電
圧発生回路、18は波形検出レジスタ、20は波形検出用波
形電圧比較回路、30l〜36lは線路部分、P1〜P5は接点、
36bはプローブ、38aは半導体装置におけるピン端子であ
る。 なお、図中、同一符号は同一部分または相当部分を示
す。
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/04 Ｈ０４Ｌ 1/14 9371−5Ｋ
Claims (1)
- 【請求項１】多数の伝送線路をもちかつ個々の伝送線路
において複数の接点箇所を有する接続装置の前記各伝送
線路を介して、半導体試験装置における多数の試験ピン
の各々と半導体装置における多数のピン端子の各々とを
個別的に接続して半導体装置の機能試験と電気的特性試
験とを行う半導体試験システムにおいて、 各伝送線路に入力した信号がオープン箇所で反射されて
同じ伝送線路を戻ってくる各反射信号の波形状態に基づ
いて各伝送線路のオープン箇所を特定するオープン箇所
検出装置を設けたことを特徴とする半導体試験システ
ム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234686A JPH0758729B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体試験システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234686A JPH0758729B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体試験システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04114445A JPH04114445A (ja) | 1992-04-15 |
| JPH0758729B2 true JPH0758729B2 (ja) | 1995-06-21 |
Family
ID=16974847
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2234686A Expired - Lifetime JPH0758729B2 (ja) | 1990-09-04 | 1990-09-04 | 半導体試験システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0758729B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4725159B2 (ja) * | 2005-03-30 | 2011-07-13 | 日本電気株式会社 | オープン検出回路、オープン検出方法及び半導体集積回路 |
| JP5573638B2 (ja) * | 2010-12-06 | 2014-08-20 | 日本電気株式会社 | 情報処理装置及びその作動方法 |
-
1990
- 1990-09-04 JP JP2234686A patent/JPH0758729B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04114445A (ja) | 1992-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2994259B2 (ja) | 基板検査方法および基板検査装置 | |
| US5268645A (en) | Method of and apparatus for testing circuit boards and the like with an inhomogeneous electric field | |
| US4763066A (en) | Automatic test equipment for integrated circuits | |
| US5138266A (en) | Single-probe charge measurement testing method | |
| US6958619B2 (en) | Inspecting apparatus and inspecting method for circuit board | |
| US6727712B2 (en) | Apparatus and methods for testing circuit boards | |
| KR100538563B1 (ko) | 전력계통 모의시험 시스템 및 그 방법 | |
| CA2518940A1 (en) | Line testing apparatus and method | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| US5825191A (en) | IC fault location tracing apparatus and method | |
| JPH0758729B2 (ja) | 半導体試験システム | |
| JPH0522385B2 (ja) | ||
| CN112485730A (zh) | 一种电路连接器的连接状态监测装置 | |
| US20020099993A1 (en) | Semiconductor testing apparatus and method | |
| US4091325A (en) | Verification technique for checking wrapped wire electronic boards | |
| EP1415166B1 (en) | Apparatus and method for testing bare circuit boards | |
| JP3391302B2 (ja) | 半導体試験装置 | |
| JPS5817377A (ja) | フラットケ−ブルの導通検査装置 | |
| JP3287332B2 (ja) | 半導体集積回路の断線故障検出装置及びその断線故障検出方法 | |
| US6617841B2 (en) | Method and apparatus for characterization of electronic circuitry | |
| JPH05157820A (ja) | 半導体装置故障診断方式 | |
| CN117990962A (zh) | 探针卡以及芯片测试系统 | |
| KR100200607B1 (ko) | 피씨비(pcb)에서의 핀접촉 검사방법 | |
| JP2827285B2 (ja) | ウェーハ検査装置 | |
| JP2821302B2 (ja) | 半導体ｉｃのテスト方法 |