JP2821302B2 - 半導体ｉｃのテスト方法 - Google Patents
半導体ｉｃのテスト方法Info
- Publication number
- JP2821302B2 JP2821302B2 JP4007191A JP719192A JP2821302B2 JP 2821302 B2 JP2821302 B2 JP 2821302B2 JP 4007191 A JP4007191 A JP 4007191A JP 719192 A JP719192 A JP 719192A JP 2821302 B2 JP2821302 B2 JP 2821302B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- pins
- pin
- unit
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000010998 test method Methods 0.000 title claims description 8
- 238000012360 testing method Methods 0.000 claims description 36
- 238000005259 measurement Methods 0.000 description 12
- 238000000034 method Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000002950 deficient Effects 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体ＩＣのテスト方法
に関し、特に直流特性のテスト方法に関するものであ
る。
に関し、特に直流特性のテスト方法に関するものであ
る。
【０００２】
【従来の技術】従来のテストシステムはＩＣのＤＣテス
ト（直流能力チェック）を行う計測ユニットを数台装備
しており、このＤＣユニットに対し測定するＩＣの各々
のピンを割り当てテストする。その方法は、図３（ａ）
〜（ｃ）に示すようにＡ，Ｂ，Ｃの３方法がある。ここ
でＩＣの１ピンから１２ピン迄を測定するとし、計測ユ
ニットは４台装備しているとする。各ユニットのピン割
り当ては図１（ａ）による。
ト（直流能力チェック）を行う計測ユニットを数台装備
しており、このＤＣユニットに対し測定するＩＣの各々
のピンを割り当てテストする。その方法は、図３（ａ）
〜（ｃ）に示すようにＡ，Ｂ，Ｃの３方法がある。ここ
でＩＣの１ピンから１２ピン迄を測定するとし、計測ユ
ニットは４台装備しているとする。各ユニットのピン割
り当ては図１（ａ）による。
【０００３】テストＡの方法は各ユニットに１ピンづつ
セットされユニット順，ピンＮｏ順にテストは進む。従
って１２回のテストが行われる。
セットされユニット順，ピンＮｏ順にテストは進む。従
って１２回のテストが行われる。
【０００４】テストＢの方法は各ユニットに１ピンづつ
セットされるが、Ａ方式と違い４台のユニットが同時に
テストを実行する。その為３回のテストで完了する。
セットされるが、Ａ方式と違い４台のユニットが同時に
テストを実行する。その為３回のテストで完了する。
【０００５】テストＣの方法は、各ユニットに割り当て
られるピンを全て短絡し、かつ各ユニット同時にテスト
を実行する為１回のテストで１２ピン分の測定が完了す
る。
られるピンを全て短絡し、かつ各ユニット同時にテスト
を実行する為１回のテストで１２ピン分の測定が完了す
る。
【０００６】これらＡ〜Ｃの方法はテストの内容に合わ
せどの方法を選択するかが決められる。図４は、ＩＣの
ピンとピンの間が完全に絶縁されるているかをチェック
するピン間リークテストの実例であり、ここでは２ピン
と３ピン間に抵抗Ｒを介し、短絡している為テスト結果
としては不良ＩＣと判定される。
せどの方法を選択するかが決められる。図４は、ＩＣの
ピンとピンの間が完全に絶縁されるているかをチェック
するピン間リークテストの実例であり、ここでは２ピン
と３ピン間に抵抗Ｒを介し、短絡している為テスト結果
としては不良ＩＣと判定される。
【０００７】すなわち、１ピン毎に測定する時には、２
ピンに５Ｖを印加し３ピンを０Ｖにすることで２ピンと
３ピン間に電流が流れるか否かを測定する。このテスト
では図３（ａ）のテストＡの方法が使われる。
ピンに５Ｖを印加し３ピンを０Ｖにすることで２ピンと
３ピン間に電流が流れるか否かを測定する。このテスト
では図３（ａ）のテストＡの方法が使われる。
【０００８】
【発明が解決しようとする課題】この従来の半導体ＩＣ
のテスト方法は、前述の３方法にて図４に示すＩＣのピ
ン間リークを測定する場合に、Ａの方法では確実に１ピ
ンづつ測定するので精度良く判定できるが、測定回数が
そのピン数分必要となりテストタイムが長くなる欠点が
ある。
のテスト方法は、前述の３方法にて図４に示すＩＣのピ
ン間リークを測定する場合に、Ａの方法では確実に１ピ
ンづつ測定するので精度良く判定できるが、測定回数が
そのピン数分必要となりテストタイムが長くなる欠点が
ある。
【０００９】Ｂの方法では、４ピンづつ同時に測定する
為、１〜４ピンに同電位がセットされ図４に示す２ピン
と３ピン間のリークは判定できない。
為、１〜４ピンに同電位がセットされ図４に示す２ピン
と３ピン間のリークは判定できない。
【００１０】Ｃの方法は全ピン同時測定の為ＩＣを測定
するプログラム上にて奇数ピント偶数ピンに分け、見か
け上となりのピンに同電位が加わらない様な工夫が必要
となり、ＩＣの種類が多い現在では対応に多大な工数が
費されるという欠点があった。そこで、現在では他に有
効な手段がなく、テストタイムを犠牲にしてＡの方法に
て測定する結果となっている。
するプログラム上にて奇数ピント偶数ピンに分け、見か
け上となりのピンに同電位が加わらない様な工夫が必要
となり、ＩＣの種類が多い現在では対応に多大な工数が
費されるという欠点があった。そこで、現在では他に有
効な手段がなく、テストタイムを犠牲にしてＡの方法に
て測定する結果となっている。
【００１１】
【課題を解決するための手段】本発明の半導体ＩＣのテ
スト方法は、複数のピンを複数のＤＣテストユニットに
接続して電気的直流特性試験をする半導体ＩＣのテスト
方法において、前記複数のピンを所定本数をおいて短絡
して前記ＤＣテストユニットに接続されたピン−ＤＣテ
ストスユニットグループを複数個設け、前記ＤＣユニッ
トごとに順次づらしてテストしている。
スト方法は、複数のピンを複数のＤＣテストユニットに
接続して電気的直流特性試験をする半導体ＩＣのテスト
方法において、前記複数のピンを所定本数をおいて短絡
して前記ＤＣテストユニットに接続されたピン−ＤＣテ
ストスユニットグループを複数個設け、前記ＤＣユニッ
トごとに順次づらしてテストしている。
【００１２】
【実施例】次に本発明について図面を参照して説明す
る。図１（ａ）は、本発明の実施例を説明するために計
測するＤＣユニットの台数と各々のＩＣのピンの割当の
例をを示す図である。ここでＩＣのピン数は１２８ピン
の場合とする。ＤＣユニットの台数が４台の場合を考え
ると、ＤＣ１のユニットは（４ｎ＋１）ピンを、ＤＣ２
は（４ｎ＋２）ピン，ＤＣ３は（４ｎ＋３）ピン，ＤＣ
４は（４ｎ＋４）ピンを担当することとなる。
る。図１（ａ）は、本発明の実施例を説明するために計
測するＤＣユニットの台数と各々のＩＣのピンの割当の
例をを示す図である。ここでＩＣのピン数は１２８ピン
の場合とする。ＤＣユニットの台数が４台の場合を考え
ると、ＤＣ１のユニットは（４ｎ＋１）ピンを、ＤＣ２
は（４ｎ＋２）ピン，ＤＣ３は（４ｎ＋３）ピン，ＤＣ
４は（４ｎ＋４）ピンを担当することとなる。
【００１３】図１（ｂ）は、本発明のテスト方法による
測定動作概念を説明するためのピン−ＤＣテストユニッ
トグループの接続模式図である。ＤＣユニット数は４
台、測定するピン数は１〜１２ピン迄とする。ここでＤ
Ｃ１ユニットに１，５，９ピンがセットされ全て短絡さ
れる。同様にＤＣ２ユニットに２，６，１０ピンがセッ
トされ全て短絡される。ＤＣ３ユニットに３，７，１１
ピンがセットされ全て短絡される。ＤＣ４ユニットに
４，８，１２ピンがセットされ全て短絡される。
測定動作概念を説明するためのピン−ＤＣテストユニッ
トグループの接続模式図である。ＤＣユニット数は４
台、測定するピン数は１〜１２ピン迄とする。ここでＤ
Ｃ１ユニットに１，５，９ピンがセットされ全て短絡さ
れる。同様にＤＣ２ユニットに２，６，１０ピンがセッ
トされ全て短絡される。ＤＣ３ユニットに３，７，１１
ピンがセットされ全て短絡される。ＤＣ４ユニットに
４，８，１２ピンがセットされ全て短絡される。
【００１４】次に、各々のユニットの測定順序を図２に
示す。まずＤＣ１のユニットから測定を開始し、ＤＣ
２，３，４と進む。各ＤＣユニットが独立している為、
となり同士のピンを同時に測定することはない。図１
（ａ）に示した様にＤＣユニットが複数台有れば同様の
測定手順を行う。ここで図３に示した従来のテスト機能
は全て有している。
示す。まずＤＣ１のユニットから測定を開始し、ＤＣ
２，３，４と進む。各ＤＣユニットが独立している為、
となり同士のピンを同時に測定することはない。図１
（ａ）に示した様にＤＣユニットが複数台有れば同様の
測定手順を行う。ここで図３に示した従来のテスト機能
は全て有している。
【００１５】
【発明の効果】以上説明したように本発明の半導体ＩＣ
のテスト方法は、ピン間リーク等多数ピン測定しなけれ
ばならない時、１ピン毎測定するのに比べＤＣユニット
に割り当てられたピンを全て短絡し、かつユニット順に
一括測定するので、測定に要すテストタイムを短くで
き、総合的なスループットを上げることが可能となる。
又、隣接するピンは同時に測定はしないので精度良く判
定できる。
のテスト方法は、ピン間リーク等多数ピン測定しなけれ
ばならない時、１ピン毎測定するのに比べＤＣユニット
に割り当てられたピンを全て短絡し、かつユニット順に
一括測定するので、測定に要すテストタイムを短くで
き、総合的なスループットを上げることが可能となる。
又、隣接するピンは同時に測定はしないので精度良く判
定できる。
【図１】（ａ），（ｂ）はそれぞれ本発明の一実施例を
説明するために示すＤＣユニット数と各々のＩＣのピン
の割当の例の図およびピン−ＤＣテストユニットグルー
プの接続模式図である。
説明するために示すＤＣユニット数と各々のＩＣのピン
の割当の例の図およびピン−ＤＣテストユニットグルー
プの接続模式図である。
【図２】図１のテストを行う場合の測定フロー図であ
る。
る。
【図３】（ａ）〜（ｃ）はそれぞれ、従来の半導体ＩＣ
のテストシステムによるＡ〜Ｃの方法を説明するための
模式図である。
のテストシステムによるＡ〜Ｃの方法を説明するための
模式図である。
【図４】半導体ＩＣのリークテストの一例の回路図であ
る。
る。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) G01R 31/26 G01R 31/28
Claims (1)
- 【請求項１】 複数のピンを複数のＤＣテストユニット
に接続して電気的直流特性試験をする半導体ＩＣのテス
ト方法において、前記複数のピンを所定本数をおいて短
絡して前記ＤＣテストユニットに接続されたピン−ＤＣ
テストスユニットグループを複数個設け、前記ＤＣユニ
ットごとに順次づらしてテストすることを特徴とする半
導体ＩＣのテスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007191A JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4007191A JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05196688A JPH05196688A (ja) | 1993-08-06 |
| JP2821302B2 true JP2821302B2 (ja) | 1998-11-05 |
Family
ID=11659152
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4007191A Expired - Fee Related JP2821302B2 (ja) | 1992-01-20 | 1992-01-20 | 半導体ｉｃのテスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2821302B2 (ja) |
-
1992
- 1992-01-20 JP JP4007191A patent/JP2821302B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05196688A (ja) | 1993-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741946B2 (en) | Systems and methods for facilitating automated test equipment functionality within integrated circuits | |
| JPH0743413B2 (ja) | 半導体試験装置 | |
| JP2641816B2 (ja) | 半導体集積回路の測定方法 | |
| US5432460A (en) | Apparatus and method for opens and shorts testing of a circuit board | |
| US7093174B2 (en) | Tester channel count reduction using observe logic and pattern generator | |
| JP2821302B2 (ja) | 半導体ｉｃのテスト方法 | |
| US8278958B2 (en) | Semiconductor test system and method | |
| JP2919147B2 (ja) | 半導体集積回路の試験方法 | |
| CN1965242A (zh) | 用于测试集成电路的测试方法和测试装置 | |
| JP2937440B2 (ja) | 集積回路検査装置 | |
| JP2001133518A (ja) | 半導体試験装置 | |
| JP4295894B2 (ja) | 半導体デバイスの試験装置および試験方法 | |
| JP4209561B2 (ja) | 半導体試験装置の半導体試験用プログラム実行方法 | |
| JPS61241672A (ja) | Ｉｃ試験装置 | |
| JP2001141789A (ja) | 半導体及びその半導体の良品／不良品識別装置 | |
| JPH10223711A (ja) | 半導体集積回路装置とその試験方法 | |
| JPS6223827B2 (ja) | ||
| JPH05264633A (ja) | 試験ボード配線導通試験回路 | |
| JPS6371669A (ja) | 電子回路装置の検査方法 | |
| JPS61198069A (ja) | 集積回路の試験方法および試験装置 | |
| JPH0235382A (ja) | 集積回路の検査プログラムの作成方法及び集積回路の検査方法 | |
| JPH0758729B2 (ja) | 半導体試験システム | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH10275835A (ja) | ウエハ検査装置 | |
| JPS587573A (ja) | Ｉｃ試験方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980728 |
|
| LAPS | Cancellation because of no payment of annual fees |