JPH0758744B2 - 半導体塔載用基板の製造方法 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、半導体搭載用基板の製造方法に係り、特にそ
の側面に高密度の電極端子を有するパッケージ基板の製
造方法に関する。

（従来の技術） 近年、セラミックまたはプラスチック基板から作られ
る、リード付またはリードレスチップキャリアが使用さ
れてきた。これらチップキャリアの共通な問題点とし
て、外部接続端子の高密度化が困難であったことがあげ
られる。

特開昭57−130454号公報、及び特開昭59−125641号公報
には、第７図及び第８図に示すようなセラミック製リー
ドレスチップキャリア、また特開昭60−249355号公報に
は第９図に示すようなプラスチック製リード付チップキ
ャリアが紹介されている。

しかしながら、セラミック製リードレスチップキャリア
の側面に形成されるハンダ接続用導体端子は、穴明加工
されたスルーホール内壁にメッキまたは印刷により析出
または塗布された導体によるものであった。これらの製
造方法では、穴明の径に限界があり、また穴と穴との間
に存在する絶縁体も極端に薄くすることができず、従っ
て、側面導体端子のピッチは、1.27mm、内径は0.8mmと
するのが一般的であり、端子ピッチを0.6mm以下とする
ことは極めて困難であった。

一方、プラスチック製リード付チップキャリアは打抜
き、または化学的ミーリングにより作られたリードフレ
ームを使用し、プラスチック基板に樹脂接着により固定
するか、リードフレーム上に半導体素子を搭載した後、
前記リードフレームの外部端子部分を除く全体を樹脂成
形する方法がとられてきた。これらリード付チップキャ
リアでは、リードフレーム用金属板を極端に薄くするこ
とは接着強度またはモールドにおける剛性を劣化させる
こととなり、これを避けるため、比較的厚いものが使用
される。従ってその端子ピッチは0.6mm程度が限界であ
り、加えてこのリード付チップキャリア外部リードが位
置される部分が滑らかであるために、外部リードがすべ
りやすく横方向の外力により容易に変形を起こすという
問題があった。

このような問題を解決する手段としては、例えば、特開
昭61−285740号公報に開示されているように、第10図の
如く、パッケージ本体の外周縁部上にスペーサを備え、
基材表面の導体回路をこのスペーサの表面にも引き回
し、スペーサ表面の導体回路を外部電極とすることが考
えられる。また、このようなパッケージを製造する方法
としては、例えば、特開昭60−64454号公報に開示され
ているように、第11図の如く、パッケージ本体の表面に
配設される部分の導体回路と、スペーサの表面に引き回
される部分の導体回路とを、めっきによって予め形成し
ておき、この導体回路にパッケージ本体を貼着し、導体
回路をパッケージ本体の側面方向に折り曲げて外部端子
を形成することが考えられる。ここで、導体回路をめっ
きによって形成するため、細密な外部端子とすることが
できる。

しかしながら、前述の如き製造方法にあっては、導体回
路を形成するために、めっき処理及びこれに付随するめ
っき前処理等の煩雑な工程を必要とするという問題があ
った。

また、前述の如き製造方法によっては、パッケージ本体
の上面の導体回路（第10図における30A）をパッケージ
本体の側面からスペーサ表面へと引き回すことができる
が、パッケージ本体の下面の導体回路を（第10図におけ
る30B）パッケージ本体とスペーサとの間からスペーサ
の表面へと引き回すことができず、製造可能なパッケー
ジの形状が限られるという問題があった。

（発明が解決しようとする問題点） 本発明は、このような実状を鑑みてなされたものであ
り、信頼性を低下させることなく高密度化が可能で外部
接続端子の増加にも充分対処できる多様な形状の半導体
搭載用基板を、容易に製造することができる技術を提供
することを目的とする。

（問題点を解決するための手段） 以上のような問題点を解決するために本発明が採った手
段は、 半導体素子を搭載する基材と、この基材上に接着された
外部接続端子用の枠体と、銅箔から形成され前記基材と
前記枠体との間に配設されるとともに枠体の表面に沿っ
て接着されて一部によって外部端子を構成する導体回路
とを有する半導体搭載用基板の製造方法であって、 下記（１）〜（７）の各工程を含むことを特徴とする半
導体搭載用基板の製造方法、 （１）積層板の基材面に接着剤を塗布する工程； （２）前記積層板に形成される基材の外周に沿って積層
板を切断し、貫通溝部を形成する工程； （３）前記積層板の接着剤面に銅箔を貼着する工程； （４）前記銅箔をエッチングすることによって、前記基
材表面に導体回路を形成するとともに、前記貫通溝部に
も外部接続用導体リードを形成する工程； （５）予め形成された枠体に接着剤を塗布した後、前記
基材の外周に沿って前記枠体を接着する工程； （６）前記貫通溝部に形成された外部端子用導体リード
を前記貫通溝部の外周に沿って切断する工程； （７）このようにして切断された外部端子用導体リード
を前記枠体の表面に沿って接着することにより、外部端
子を形成する工程、 をその要旨とする。

次に、図面を参照して本発明を詳細に説明する。

第１図に示したように、本発明の製造方法により製造さ
れる半導体搭載用基板にあっては、基材（３）上に枠体
（８）が接着されており、この基材（３）上に枠体
（８）の外部に突出し得る長さに形成された導体回路
（７）が基材（３）と枠体（８）との間を通って、枠体
（８）の側面及び下面にまで接着されており、この導体
回路（７）の一部が外部端子（９）を形成している。

第２図は、枠体（８）の縦断面を示しており、枠体
（８）の形状は実装される基板の配線パターンに応じて
選択することができ、第３図に示すように枠体（８）を
基材（３）の外周より大きくし、この枠体（８）の内周
縁部が基材（３）と重なり合うようにしてもよい。

第４図は、放熱効果をより一層高めるために、基材
（３）の半導体素子搭載部裏面に金属板（11）を貼着さ
せた構造を示したものであり、特に第５図は基材（３）
自体を金属板（11）により形成したものである。

第６図（ａ）〜（ｇ）は、本発明に係る半導体搭載用基
板の製造方法をチップキャリア縦断面図により示したも
のである。次に、この図に基づいて本発明に係る製造方
法を説明する。

第６図（ａ）の積層板（２）は、ガラスエポキシ、トリ
アジンあるいはポリイミド等のプラスチック材料、ある
いはアルミニウム、銅、鉄、またはそれらの合金金属板
等の表面を絶縁膜で覆った金属材料であってもよい。

第６図（ａ）の接着剤は、エポキシ樹脂とエポキシアク
リレート樹脂、あるいはエポキシ樹脂と合成ゴムとの混
合物であり、加熱時の樹脂流動性を低く抑えたものであ
る。

第６図（ｂ）の貫通溝部（５）は、金型またはルーター
加工により形成する。

第６図（ｄ）における導体回路（７）及び外部端子用導
体リード（６）は、適当なエッチング液によって形成す
る。

第６図（ｅ）の枠体（８）は、実装される配線板の材質
に応じて自由に選ぶことができる。例えば、実装される
配線板がガラスエポキシ材であれば、ガラスエポキシ材
をルーターまたは打抜き加工により成型したものや、ポ
リエチレンまたはポリスルフォンなどのモールド成型
体、あるいは実装される配線板がセラミック材であれ
ば、セラミックスの成型体を前記枠体（８）として使用
可能である。すなわち、実装される配線板材料の線膨張
係数に応じて前記枠体（８）の材質を決定できるので、
端子部の接続信頼性が大きく向上できる。

第６図（ｅ）の接着剤（12）は、エポキシ樹脂とエポキ
シアクリレート樹脂との混合物、あるいはエポキシ樹脂
と合成ゴムとの混合物など、半硬化状態となりうる合成
樹脂であり、枠体（８）を基材（３）に接合するにあた
り、一旦溶融接着するが半硬化状態であり、さらに第６
図（ｆ）に示す外部端子用導体リード（６）を前記枠体
（８）に沿って折り曲げ加工した後、加熱により完全硬
化させる。

第６図（ｆ）に示される外部端子導体リード（６）及び
外部端子部（９）は、第６図（ｄ）の回路形成段階で予
め端部を積層板（２）より切り離した状態で作るか、第
６図（ｇ）の折り曲げ加工時に切断するかの２つの方法
がとられるが、特に高密度微細回路においては、折り曲
げ加工（第６図（ｇ））の直前で切断するのが望まし
い。

（実施例） 次に本発明を実施例により具体的に説明するが本発明は
以下の実施例に限定されるものではない。

・実施例１ 第６図（ａ）に示した半導体素子搭載用基板に片面銅張
ガラスエポキシ基材を使用した。また、第６図（ｅ）に
示した外部端子用枠体（８）には射出成型により第２図
（ｂ）に示した形状にポリスルフォンを使用した。第６
図（ｄ）に示した導体回路（７）用銅箔として厚みが35
μｍの圧延銅箔（日鉱グールドフォイル（株）製）を使
用した。

次に、導体回路銅箔貼着用及び枠体接着用に使用される
接着剤の組成を示す。また、以下の組成において「部」
とあるのは全て「重量部」を意味する。

ビスフェノールＡ型エポキシメタクリレート樹脂（平均
分子量1000、日本ユピカ（株）製商品名ネオポール810
4）を100部、共重合性架橋剤としてジアリルフタレート
（大阪曹達（株）製）を75部、ラジカル重合開始剤とし
て過酸化ベンゾイル1.8部混合した組成物を（Ｉ）とす
る。また、ビスフェノールＡ型エポキシ樹脂（平均分子
量380、油化シェル（株）製商品名Ｅ−828）100部、硬
化剤としてジシアンジアミド4.0部を混合した組成物を
（II）とし、前記組成物（Ｉ）と（II）を2:1で混合し
た後、三本ロールミルにより混練し接着剤とした。

・実施例２ 第６図（ａ）に示した半導体素子搭載用基板に片面銅張
ポリイミド基材を、第６図（ｅ）に示した外部端子用枠
体（８）には射出成型により第２図（ｂ）に示した形状
に加工したポリエーテルイミドを使用した。また、第６
図（ｄ）に示した導体回路（７）用銅箔として厚みが18
μｍの両面粗化箔（日鉱グールドフォイル（株）製）を
使用した以外は実施例１と同様とした。

・実施例３ 第６図（ａ）に示した半導体素子搭載用基板に表面を絶
縁膜で覆ったアルミニウム板を使用した以外は実施例１
と同様とした。

・比較例１ 第７図に示したセラミック製リードレスチップキャリ
ア。

・比較例２ 第９図に示したプラスチック製リード付チップキャリ
ア。

上記実施例1,2,3及び比較例1,2の導体幅、外部端子ピッ
チ並びに接続信頼性について評価した結果を表に示し
た。なお、接続信頼性の評価は以下の方法で行った。

−65℃・15分、放置２分、125℃・15分の熱衝撃試験100
サイクル後の導通抵抗を測定し断線の有無を評価した。

（発明の効果） （１）導体回路及び外部端子用導体リードの回路形成を
薄い銅箔をエッチングすることによって行えるため、導
体幅0.06mm程度の微細加工が可能であり、外部端子ピッ
チも0.12mm程度まで可能となる。

（２）積層板の選定が自由であり、金属板等の高放熱基
板、耐熱性のよいセラミック基板等を任意に選択するこ
とができる。

（３）枠体の構造及び材質が自由に選択できるため、外
部端子が多数あるパッケージをプリント配線板に半田接
合により実装する場合に、その実装技術に応じて任意の
外部端子ピッチに設計でき、かつプリント配線板の線膨
張係数に一致させることができる。

（４）放熱板を半導体素子搭載部裏面に簡単に取り付け
ることが可能となる。

（５）外部端子リードは接着剤によって堅固に固定され
ており、外部リードの変形は皆無である。

（６）銅箔をエッチングすることによって導体回路及び
外部端子用導体リードを形成することができるため、め
っき処理及びめっき前処理といった煩雑な工程を必要と
せず、簡単な工程によって形成することができる。

（７）導体回路を、基材と枠体との間から枠体の表面に
引き回すことができるばかりでなく、基材の側面から枠
体の表面に引き回すことができ、多様な半導体搭載用基
板に対応することができる。

【図面の簡単な説明】

第１図は本発明の製造方法によって製造されるチップキ
ャリアを示す斜視図、第２図は枠体を示す縦断面図、第
３図は本発明の製造方法によって製造される別のチップ
キャリアを示す縦断面図、第４図及び第５図は放熱板付
チップキャリアを示す縦断面図、第６図は本発明に係る
半導体搭載用基板の製造方法の各工程を示す縦断面図、
第７図は従来のセラミック製リードレスチップキャリア
を示す斜視図、第８図は従来のヒートシンク付セラミッ
ク製チップキャリアを示す斜視図、第９図は従来のプラ
スチック製リード付チップキャリアを示す斜視図、第10
図は従来のパッケージを示す縦断面図、第11図は従来の
製造方法を示す縦断面図である。 符号の説明 １……銅箔、２……積層板、３……基材、４……接着
剤、５……貫通溝部、６……外部端子用導体リード、７
……導体回路、８……枠体、９……外部端子、10……半
導体素子、11……金属板、12……接着剤、21……基材、
22……チップ、23……外部端子、24……チップ端子、25
……ワイヤーボンディングパッド、26……ヒートシン
ク、27……モールド樹脂、28……パッケージ、29……パ
ッケージ本体、30、30（Ａ）、30（Ｂ）……導体回路、
31……スペーサ。

Claims (6)

【特許請求の範囲】
1. 【請求項１】半導体素子を搭載する基材と、この基材上
   に接着された外部接続端子用の枠体と、銅箔から形成さ
   れ前記基材と前記枠体との間に配設されるとともに枠体
   の表面に沿って接着されて一部によって外部端子を構成
   する導体回路とを有する半導体搭載用基板の製造方法で
   あって、 下記（１）〜（７）の各工程を含むことを特徴とする半
   導体搭載用基板の製造方法、 （１）積層板の基材面に接着剤を塗布する工程； （２）前記積層板に形成される基材の外周に沿って積層
   板を切断し、貫通溝部を形成する工程； （３）前記積層板の接着剤面に銅箔を貼着する工程； （４）前記銅箔をエッチングすることによって、前記基
   材表面に導体回路を形成するとともに、前記貫通溝部に
   も外部接続用導体リードを形成する工程； （５）予め形成された枠体に接着剤を塗布した後、前記
   基材の外周に沿って前記枠体を接着する工程； （６）前記貫通溝部に形成された外部端子用導体リード
   を前記貫通溝部の外周に沿って切断する工程； （７）このようにして切断された外部端子用導体リード
   を前記枠体の表面に沿って接着することにより、外部端
   子を形成する工程。
2. 【請求項２】前記枠体に塗布する接着剤を、エポキシ樹
   脂とエポキシアクリレート樹脂との混合物とすることを
   特徴とする特許請求の範囲第１項に記載の半導体搭載用
   基板の製造方法。
3. 【請求項３】前記導体回路を、前記枠体の側面及び下面
   に接着することを特徴とする特許請求の範囲第１項ある
   いは第２項に記載の半導体搭載用基板の製造方法。
4. 【請求項４】前記枠体を、縦断面が前記基材上に接着さ
   れる側が広く、その反対側が狭くなった台形形状に加工
   されたものとすることを特徴とする特許請求の範囲第１
   項〜第３項のいづれかに記載の半導体搭載用基板の製造
   方法。
5. 【請求項５】前記枠体を、前記基材の外周より大きく、
   かつ前記枠体の内周縁部が前記基材と重なり合うものと
   することを特徴とする特許請求の範囲第１項〜第４項の
   いづれかに記載の半導体搭載用基板の製造方法。
6. 【請求項６】半導体素子搭載部裏面に金属板を貼着する
   工程を含むことを特徴とする特許請求の範囲第１項〜第
   ５項のいづれかに記載の半導体搭載用基板の製造方法。