JPH0759075B2

JPH0759075B2 - テレテキストデコ−ダ

Info

Publication number: JPH0759075B2
Application number: JP61243279A
Authority: JP
Inventors: ジョン・リッチー・キングホーン
Original assignee: エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン
Priority date: 1985-10-16
Filing date: 1986-10-15
Publication date: 1995-06-21
Anticipated expiration: 2010-06-21
Also published as: EP0219909A2; JPS62136185A; GB2181928A; EP0219909A3; DE3689786D1; DE3689786T2; EP0219909B1; GB2181928B; GB8525436D0; US4719510A

Description

【発明の詳細な説明】本発明は各別のページ番号で識別された複数個の種々の
ページを含みディジタル符号データとして伝送されるテ
レテキスト情報を受信し、ストアし、処理するテレテキ
ストデコーダに関するものである。現在のテレテキスト
情報の伝送はテレビジョン信号内の、通常の画像情報を
表わす画像信号が存在しないテレビジョンライン内に含
めて行なわれる。

BBC,IBA及びBREMAが共同で発表した「Broadcast Telete
xt Specification」に625ラインテレビジョン方式用の
上述のタイプのテレビジョン伝送に対する仕様が開示さ
れている。

上述の文書「Broadcast Teletext Specification」にお
いては、エンティティとみなせるテレテキスト情報の量
をページと称しており、以下においてもこのように称す
る。利用し得る全てのページは適当にページ情報を更新
しながら、或は更新せずに反復サイクルで伝送されるの
が普通である。テレテキストデコーダにおいて任意のペ
ージを選択することができ、この場合にはページ情報を
表わすディジタル符号データがテレテキストデコーダに
より巡回伝送情報から捕捉され、テレテキストデコーダ
のページメモリ内に、そのページが必要とされる時間中
ストアされる。ページは種々のマガジンに編成され、各
ページは各行が40文字位置を有する最大24データ行から
成る。各ページの第１データ行（行０）はページヘッダ
と称され、ページ番号を含む。各ページの伝送はそのペ
ージヘッダから始まり（このヘッダを含む）、同じマガ
ジン内の次のページに関し伝送される次のページヘッダ
で終る（このヘッダを含まない）。これがため、２個の
順次に伝送された異なるページヘッダ間において伝送さ
れた関連するマガジン番号を含む全てのデータ行が第１
ページヘッダを有するページに属するものとなる。この
ようにすると、各データ行にその行が属するページを識
別するデータを含める必要がなくなる。また、情報を含
まないデータ行は伝送しないという行適応伝送もある。
種々のグループ（マガジン）のページが同一範囲のペー
ジ番号を使用するために２以上のページがその範囲内の
同一のページ番号を持ち得るため、及び伝送される際に
種々のマガジンからのページはインターリーブされたデ
ータ行を有し得るため、各データ行はその行が属するペ
ージを含むマガジン番号を識別するデータも含む。

前記「Broadcast Teletext Specification」は１データ
行全体のデータをテレテキスト情報伝送用の１テレビジ
ョンライン内に含める必要がある旨規定している。斯る
テレビジョンラインはデータラインと称され、以下にお
いてもこのように称す。「Broadcast Teletext Specifi
cation」は、更に、垂直又はフィールドブランキング期
間（VBI）内のデータラインのみをテレテキスト情報の
伝送に使用する必要がある旨規定している。英国におけ
る初期のテレテキスト伝送では奇数フィールド内のテレ
ビジョンライン17及び18と偶数フィールド内のテレビジ
ョンライン330及び331をデータラインとして使用してい
たが、現在のテレテキスト伝送では各フィールド内の６
個のテレビジョンラインをデータラインとして使用して
いる。これがため、VBI伝送は通常の画像伝送と多重さ
れ、このように伝送されたテキストや図形を表示するた
めのデータを表わすテレテキスト情報は通常の画像情報
の代りに自由に選択してテレテキストテレビジョン受信
機に表示させることができる。

前記“「Broadcast Teletext Specification」は、更
に、ページのデータ行をページのページヘッダの伝送と
そのページの後続のデータ行の伝送との間にアクティブ
テレビジョンフィールド期間が与えられるように伝送し
てページ消去期間を与える必要がある旨規定している。
この期間（625ラインテレビジョン方式では20ms）は、
テレテキストデコーダが視聴者により選択された新しい
ページのページヘッダの受信に応答して、新しいページ
のデータ行の受信前にそのページメモリから、このメモ
リ内にすでにストアされている先に受信したページを消
去するための時間を与える。斯くしてページメモリはペ
ージヘッダが伝送されたフィールドブランキング期間に
続くフィールドブランキング期間のデータラインで伝送
されてくる新しいページのデータ行を蓄える準備ができ
たことになる。この規定によりテレテキストの動作を比
較的低速にすることができることになりテレテキストデ
コータの設計が簡単になる。

ページメモリ内の“旧”ページのデータを“新”ページ
をそこにストアする前に消去しない場合には、得られる
トータルデータは“新”ページの対応するデータ行が重
ね書きされなかった“旧”ページのデータ行を含むもの
となる。換言すれば、全24データ行を含まない“新”ペ
ージ内に１行以上のスプリアスデータ行が生ずることに
なる。

テレテキスト伝送の拡張例としてフルチャンネル方式が
提案されており、この方式では１テレビジョンチャンネ
ルの各フィールドの全テレビジョンラインをテレテキス
ト情報の伝送に使用する。この場合には１つのTVチャン
ネル（無線放送チャンネル又は有線チャンネルとするこ
とができる）全体をテレテキスト伝送専用に使用する。

「フルチャンネル」方式に対するテレテキスト仕様が上
述した20msのページ消去期間を含む場合には、特定のペ
ージのページヘッダを１テレビジョン（データ）ライン
で伝送してからこのページの第１データ行を伝送するま
でに312個のデータラインがむだになる。これは「フル
チャンネル」方式の専用TVチャンネルのフレキシビリテ
ィと有効利用が著しく制限されることを意味する。たと
えば、多数のページを、各ページの全データ行をそのペ
ージのページヘッダと次のページのページヘッダとの間
で順次伝送してシーケンス伝送するシリアルページ伝送
モードにおいてはチャンネルの全容量の約10％しか利用
し得ないことになる。

これがため、“フルチャンネル”方式の効率を上げるた
めには、各ページのデータ行をページのページヘッダの
伝送後に直ちに伝送し得るようにする必要がある。換言
すれば、最も極端な場合にはページの第１データ行をそ
のページのページヘッダを伝送したデータラインの次の
データラインで伝送する必要がある。しかし、この場合
にはテレテキストデコーダに対する有効ページ消去期間
が約40μｓ（即ち、ページヘッダデータを含むデータラ
インの期間）に減少し、テレテキストデコーダを１デー
タライン内の選択されたページの識別後にそのページメ
モリをクリアしてその直後のデータラインで受信される
選択さたページの第１データ行をストアし得るように十
分に高速にする必要が生ずる問題がある。

英国特許第2115258A号明細書に、情報をテレビジョン放
送の垂直ブランキング期間を利用して伝送するテレテキ
ストシステムと同一の原理に基づく日本の文字多重放送
又はCAPTAINシステム用の画像表示装置が開示されてい
る。この特許明細書はページメモリ内のページデータを
高速消去してページメモリを新しいページのデータのス
トアに極めて迅速に使用し得るようにする問題に関する
ものである。この問題の解決方法はページ制御パケット
（ページヘッダと同様のもの）内に時々含まれている消
去コードを画像表示装置により検出することによってい
る。消去コードが“新”ページの制御パケット内に検出
されるとき、装置においてページメモリから消去すべき
“旧”ページの各部分（行及びドットライン）に対しフ
ラグがセットされる。これらフラグは“新”ページのデ
ータが後続のテレビジョンフィールドで受信されるにつ
れて順次リセットされる。フラグがセットされると同時
にこのフラグと関連する“旧”ページの各部分の代りに
“ブランク”（空白）が表示のために書き込まれる。フ
ラグがリセットされると“新”ページの関連する部分は
表示のために書き込まれる。この解決方法の効果はペー
ジメモリが“新”ページのデータを受信し始める前に
“旧”ページのデータを空にする必要がない点にある。

本発明の目的は“新”ページのページヘッダ内の特別な
ページ消去コードを受信する必要なしに上述の問題を解
決する手段をテレテキストデコーダに提供することにあ
る。

本発明は反復サイクルで伝送される複数のページを含
み、各ページが文字データコードを含む複数のデータ行
を含み、これらデータ行のうち第１データ行がページ番
号を含み、各データ行が個々の行アドレスを含んでいる
テレテキスト情報用のテレテキストデコーダであって、
ページをそのページ番号により選択する手段と、選択さ
れたページ番号を受信時に検出する手段と、選択された
ページの各受信データ行内の文字データコードをそのデ
ータ行の行アドレスにより指定された各別のメモリ部分
の各別の文字位置にストアするページメモリとを具え、
該ページメモリは文字データコードを各別の文字位置に
及びそこから書込み及び読出すことができると共に各デ
ータコードを積ね書きしてその文字位置に先の書込み動
作により既に書込まれているデータコードと入れ替える
ことができるランダムアクケスメモリであるものにおい
て、選択ページのページメモリにストアされたデータ行
のみを使用可能にする制御手段を設け、該制御手段はペ
ージが持ち得る各データ行に対し個々のフラグ位置を有
する“行検出”レジスタと、このレジスタを選択された
ページのページ番号の検出に応答してリセットする手段
と、選択されたページの各受信データ行に対し関連する
フラグ位置にフラグを入力する手段と、フラグ位置にフ
ラグを有しないデータ行に対して禁止信号を発生してブ
ランク（空白）行を表示させる手段とで構成してあるこ
とを特徴とする。この制御手段を設けることにより、ペ
ージメモリに新しいページのデータを書き込む前にこの
メモリ内に既にストアされているデータを消去する必要
がなくなる。ページメモリに書き込まれた新しいページ
のデータ行に対してデータコードがなかったメモリ部分
の文字位置は依然として先に書き込まれた古いデータコ
ードを含むこと勿論である。しかし、これらの古いデー
タコードは前記制御手段の作用のために新しいページの
対応するデーダ行のデータとして使用されることはな
い。

このテレテキストデコーダは“行検出”レジスタがリセ
ットされた直後に新ページを受信する用意ができる。１
ページにつき最大23データ行（＋ページヘッダ）で、レ
ジスタの各フラグ位置が１ビット位置であるものとする
と、この場合には新しいデータを受信してページメモリ
にストアする前に23個のビット位置を空にするだけでよ
い。これに対し既存のデコーダでは同じ結果を得るのに
23×７×40＝6440ビット位置をクリアする必要がある。
“行検出”レジスタはページ番号を含むデータ行、即ち
ページヘッダ（行０）に対応するフラグ位置にフラグが
永久にセットされているものとすることができる。

“行検出”レジスタはレジスタの個々のフラグ位置を構
成する複数個のラッチで構成することができる。或は
又、ページメモリを構成するメモリ装置の一部分を“行
検出”レジスタとして作用させることもできる。

既存のテレテキストデコーダにおいては、ページメモリ
の消去を各文字位置にブランクスペース用のデータコー
ドを書き込むことにより行なう。次に、選択されたペー
ジの文字データコードの受信につれてこれらデータコー
ドに関連する文字位置の“スペース”データコード上に
重ね書きする。この既存のテレテキストデコーダの他の
特徴は、受信された各文字データコードをパリティ検査
する点にある。パリティエラーがある場合、そのデータ
コードをその受信時に書込禁止により除去する。即ち、
データコードが正しいポリティで受信された場合には、
そのデータコードはページメモリの関連する文字位置に
ストアされる。データコードが正しいパリティで受信さ
れなかった場合にはブランクスペース用のデータコード
がその位置にストアされたままになる。

文字データコードが正しく受信されなかつた文字位置に
ブランクスペース用のデータコードをストアするこの特
徴を保つたために、本発明のテレテキストデコーダにお
いては選択されたページの検出に続いて各文字データコ
ードの最初の受信時にはパリティエラーに応答してペー
ジメモリの関連する文字位置にブランクスペース用のデ
ータコードを書込ませるが、各文字データコードの次の
受信時にはパリティエラーに応答してページメモリを書
込み禁止状態にせしめるよう動作するエラー補償手段を
設けることができる。

図面につき本発明を説明する。

第１図に示すテレテキストテレビジョン受信機は通常の
画像情報とテレテキスト情報の両方を受信し表示するビ
デオ処理回路及びデータ処理回路を含んでいる。この受
信機のフロントエンドFEは通常の増幅回路、チューニン
グ回路及びIF検波回路を具え、入力テレビジョンビデオ
信号VSを受信する。テレビジョン受信機により通常の画
像を表示すめために、復調ビデオ信号VS′が画像表示用
のR,G,B成分信号を発生するカラーデコーダに供給され
る。表示管DTのタイムベース回路がビデオ信号VS′から
同期分離回路により抽出されたライン及びフィールド同
期パルスを受信する。素子CDは上述のカラーデコーダと
慣例の画像表示用に設けられているこれらの回路を表わ
している。

復調ビデオ信号VS′はディジタル符号データ形態で受信
される英字テキスト及びその他のテレテキスト情報を受
信し表示するテレテキストテレビジョン受信機のテレテ
キストデコーダセクションにも供給される。このセクシ
ョンはビデオ信号VS′からテレテキストデータパルスＤ
を取り出すためのデータスライス処理を行なうビデオプ
ロセッサ回路VPを具えている。このビデオプロセッサVP
はデータパルスＤから入力データクロックパルスＣも発
生する。データパルスＤはクロックパルスＣと一緒にデ
ータ取得回路DACに供給され、この回路はテレテキスト
データパルスの選択されたグループD/GをメモリMEMにア
ドレス及び表示情報として供給する。メモリMEMは複数
のデータ行を含む少くとも１ページの情報をストアする
容量を有している。ページ及び行のフォーマットは前述
の「Broadcast Teletext Specification」に開示されて
いるものとする。

論理プロセッサPROはリモートコントロール装置RCから
供給される選択信号Ｓに従ってデータ取得回路DACがテ
レテキストデータパルスのどのグループD/Gを取得する
かを制御する。リモートコントロール装置RCは受信部RR
と、送信機TX及びキーパッドKPを具えるリモート送信部
とを有している。プロセスッサPROは更にメモリMEMから
選択されたページの表示情報を読出して文字発生器CGに
供給する。文字発生器CGはこの表示情報に応答して表示
用のR,G,B成分の信号を発生する。タイミング回路TCは
回路素子DAC,MEM及びCGに対する接続線t₁〜t₃にタイミ
ング信号を供給する。これらの回路素子及びタイミング
回路TCはインターフェイス回路INTを介してプロセッサP
ROによりアクセスされる。タイミング回路の動作はビデ
オプロセッサVPにおいて復調ビデオ信号VS′から分離さ
れたライン同期パルス（LS）及びフィールド同期パルス
（FS）を含む複合パルス信号VCSにより受信ビデオ信号V
Sと同期される。

第１図に示すテレテキストテレビジョン受信機において
は、図を簡単とするために種々の回路素子間の相互接続
を単線接続で示した。しかし、実際にはこれらの接続の
大部分は多線接続であること明らかである。例えば、ビ
デオ信号VS′から取り出されたテレテキストデータパル
スＤは単線接続でデータ取得回路DACに直列に供給され
るが、この回路DAC内で直列−並列変換が行なわれるた
め、テレテキストデータパルスのグループD/Gは多線接
続で並列に供給される。また、プロセッサPROとインタ
ーフェイス回路INTとの間の接続も多線バス、例えばい
わゆるI²Cバスである。プロセッサPROは市販のマイクロ
コンピュータ、例えばMAB8400シリーズ（Philips）のも
のとすることができる。回路DAC,CG,TC及びINTは集積回
路EURO CCT型SAA5240（Mullard）にすることができ
る。回路素子VPは集積回路VIP2型SAA5230（Mullard）と
することができる。通常の画像情報とテレテキスト情報
の両方を受信する復号テレビジョン受信機を第１図に例
示したが、データ取得用のテレテキストデコーダセクシ
ョンをフロントエンドFEととも別体のテレテキストデコ
ーダとしてこれをCRTモニタや通常のテレビジョン受信
機に接続し得るようにすることもできる。また、ページ
メモリMEMにストアされているテレテキスト情報をその
内容に応じて表示以外の目的に利用することもできる。
例えば、テレテキスト情報をプロセッサPROの制御の下
でページメモリから読出し外部データリンク（図示せ
ず）を経てコンピュータ又は他のデータ端末へと伝送す
ることができる。

本発明は第１図のテレビジョン受信機のテレテキストデ
コーダセクションに、メモリMEM内にストアされている
最後に選択されたページに属するデータ行のみを利用可
能にする制御手段を設ける。

第２図は斯る制御手段の一例を示し、この制御手段はテ
レテキストページのデータ行R1〜R23にそれぞれ対応す
る複数個のラッチL1〜L23を具える。これらラッチL1〜L
23は“行検出”レジスタのそれぞれフラグ位置として作
用する。この制御手段はラッチL1〜L23のＱ出力端子Q1
〜Q23にそれぞれ接続された“エネーブル”入力端子
（ｅ）を有する複数個のNANDゲートGA1〜GA23も具え
る。ゲートGA1〜GA23は24中１選デコーダBCD1の出力リ
ードd1〜d23にそれぞれ接続されたデータ入力端子
（ｄ）を有する。これらゲートGA1〜GA23の出力をORゲ
ートGO1で合成する。このORゲートはゲートGA1〜GA23の
何れか１個が開いて高（能動）出力レベルを発生する期
間中は高（能動）レベルを有する制御信号/Nを発生
し、ゲートGA1〜GA23のどれも開かない時間中は低（不
能動）レベルを有する信号/Nを発生する。

第２図は第２の24中１選デコーダBCD2とカウンタCOUも
示している。このカウンタはタイミング回路（TC,第１
図）に含まれている。このデコーダBCD2は１群の２進入
力リード線bi1を有し、これら入力リード線にはデータ
取得回路DACで発生されたテレテキストデータパルスの
グループD/G内の書込行アドレスを形成する復号化デー
タパルスの群が供給され、これはメモリMEMにも供給さ
れる。デコーダBCD2の出力リード線d1′〜d23′はラッ
チL1〜L23の“セット”入力端子（ｓ）にそれぞれ接続
される。これがため、選択されたページの各データ行が
メモリMEMに書込まれるにつれて、ラッチL1〜L23の特定
の１個がそのページ内に存在する各データ行に対しセッ
トされる。次に、メモリ（MEM,第１図）の行アドレスが
アドレスされて選択されたページのデータ行が表示又は
他の利用のために読出される。このアドレッシングは行
クロックパルスrdcpに応答してカウンタCOUにより順次
発生される読出行アドレスを形成する復号化データパル
スの群PRAにより行なわれる。デコーダBCD1は行アドレ
ス情報PRAによりアドレスされる１群の２進入力リード
線bi2を有し、その出力リード線d1〜d23の各々に制御信
号を発生する。メモリにストアされている選択されたペ
ージ内に実際に存在するデータ行に対応するラッチL1〜
L23のみがセットされ、AND回路GA1〜GA23のうちセット
されたラッチでエネーブルされるもののみが開いて制御
信号をORゲートGO1に通して高能動レベルの制御信号/
Nを出す。テレテキスト情報をローカル表示装置上に表
示するときはこの信号/Nを用いてこの信号が高能動レ
ベルのとき表示を許可し、この信号が低能動レベルのと
き表示を禁止する。第１図の受信機においてはこの信号
/Nを文字発生器CGにより発生されるR,G,B成分信号を
ターンオン及びターンオフするのに用いることができ
る。或は又、この信号/Nを、これが高能動レベルのと
き、後述するように文字発生器をブランクスペースを表
示するようにさせるのに用いることができる。新しいペ
ージの要求が行なわれるとき、（或はメモリが新しいペ
ージ情報を受信するとき）、リセット信号が全てのラッ
チL1〜L23のリセット入力端子（rs）に供給されてこれ
らラッチが非フラグ状態にリセットされる。行０（ペー
ジヘッダ）のデータを常に使用可能にするために、基準
点（＋）から永久にエネーブルされた追加のゲートGA0
を設ける。このゲートは、行０の行アドレス情報に応答
してデコーダBCD1がその出力リード線d0に制御信号を発
生するために開く。

第３図に示す制御手段の第２の実施例もラッチL1〜L23
と第２デコーダBCD2を含むため、ページがメモリMEMに
書き込まれるときにそのページ内に実際に存在するデー
タ行に対応するラッチがフラグ状態にセットされる。本
例では第１デコーダ及びAND回路（BCD1,GA1〜GA23）の
代りに、各ラッチに対し個々の位置を有するシフトレジ
スタSRを設ける。このシフトレジスタSRは行クロックパ
ルスrdcpによりステップされ、その出力信号が制御信号
/Nを形成する。ラッチL1〜L23の状態（セット又はリ
セット）はフィールド同期パルスFSによりシフトレジス
タの対応する位置にロードされる。次のフィールドにお
いて各行クロックパルスrdcpが発生するにつれて、シフ
トレジスタSRからでる出力信号/Nが高能動レベルであ
るか低非能動レベルであるかに応じて関連するデータ行
が使用可能か否かが決定される。このシフトレジスタSR
はフィールド同期パルスFSにより直接セットされる行０
のための追加の位置も有する。

第４図のブロック図で示す回路は、各文字データコード
の最初の受信時にパリティエラーにより関連する文字位
置にブランクスペースを書き込ませ、その文字データコ
ードの以後の受信時にはパリティエラーにより書込み禁
止状態が得られるように動作を拡張した本発明による制
御装置を示す。第４図のブロック図にはデータ取得回路
（DAC,第１図）の構成素子並びに制御装置の構成素子を
示してある。もっと詳しく言うと、受信テレテキストデ
ータパルスＤはクロックパルスＣにより８ビットシフト
レジスタSR/8にロードされる。前述の「Broadcast Tele
text Specification」では各テレテキストデータ行はバ
イト同期用に８ビットフレーミングコードを含んでい
る。このフレーミングコードはフレーミングコード検出
器FCDにより検出され、その検出はテレテキストデータ
ラインの適正データの開始を示し、“スタート”信号ST
が検出器FCDからデータビットカウンタBCに供給され
る。このビットカウンタはクロックパルスＣによりクロ
ックされ、入力シフトレジスタSR/8にロードされるテレ
テキストデータビットをカウントする。このビットカウ
ンタBCからの種々のデータコード出力がこのデータライ
ン中の所定の時間にデータ取得回路の他の種々の部分に
パルスを供給する。これらデコード出力の一つは８個の
クロックパルス毎に発生する信号（÷８）であり、この
信号は８ビットラッチLAをクロックするのに使用され
る。これによりシリアルテレテキストデータストリーム
が８ビットワードに分けられる。

ラッチLAからの８ビットワードの７ビットがメモリMEM
にストアすべきテレテキスト情報DIを構成する。第８ビ
ットはパリティビットであり、このビットはストアされ
ない。その理由はハミング及びパリティ検査装置HPCで
パリティ検査が行なわれるためである。パリティエラー
が生ずるときは検査装置HPCが“パリティエラー”信号P
Eを発生する。各データラインのフレーミングコード後
の最初の２個の８ビットワードはマガジン及び行アドレ
スグループである。これらワードはハミングコードで保
護された行アドレス及びマガジンアドレスを含んでい
る。データは検査装置HPCを通過し、ハミング補正され
たデータ（２個の４ビットワード）がビットカウンタBC
からのパルスRA及びMAにより行アドレスラッチRL及びマ
ガジンアドレスラッチMAにロードされる。

ラッチRLからの“行アドレス”出力（５ビット）は、前
述したようにテレテキスト情報DIをメモリMEMにストア
すべき位置を決定するのに使用される書込行アドレス情
報WRAである。ラッチRLからの“行アドレス”出力は行
０のアドレスを検出する検出器DROにも供給される。行
０（即ちページヘッダ）が検出されると、検出器DROは
信号を発生してフリップフロツプFFIをセット（ｓ）す
る。フリップフロツプFFIからの出力信号はページ比較
器PCをエネーブル（ｅ）し、更に第２フリップフロツプ
FF2をリセット（rs）し、更にORゲートOWCを経て書込制
御素子WCを駆動（ａ）する。素子WCは駆動されると書込
信号WSを発生して検出したページヘッダ（行０）内のデ
ータをメモリMEMに書込ませる。

ラッチMLからの“マガジン”出力（３ビット）はマガジ
ンアドレス比較器MACにおいて、選択されたマガジンア
ドレス入力と比較される。この選択されたマガジンアド
レス入力は実際にはユーザにより選択ページラッチSPL
に入力されている選択ページ番号の百の桁の数である。
両マガジン番号が一致する場合、比較器MACは信号を発
生し、この信号はANDゲートAWCの第１入力端子をネーブ
ル（ｅ）して書込制御素子を行０の受信につづけて連続
的に駆動状態にすることができるようにする。

マガジン及び行アドレスグループに続くページヘッダ
（行０）内の情報はページヘッダ（行０）に含まれてい
るページ番号の“拾”の桁及び“1"の桁の数を与える２
個の４ビットワードを含むページ情報（ハミング補正さ
れている）である。ページ比較器PCがこれら２つの数を
ラッチSPLにストアされているページ番号の“拾”の桁
及び“1"の桁の数と比較し、一致する場合にはページ比
較器PCは信号を発生してフリップフロツプFF2をセット
（ｓ）する。比較器MACからのエネーブル信号が存在す
る場合、（ゲートAWCが開いて）フリップフロツプFF2か
らの出力信号が書込制御信号WCを選択されたページのデ
ータ行を含む後続の全データラインに対し駆動し、次の
ページヘッダ（行０）の受信時にフリップフロツプFF2
がフリップフロツプFF1によりリセット（rs）されると
きこの書込動作が終了する。

後続の各データ行内のデータのメモリMEM内への書込み
はマガジンアドレス比較器MACからの“エネーブル信
号”が存在する必要がある。これにより、異なるマガジ
ンのページの行がインターリーブされているときでも正
しいマガジン番号を有するデータ行のみが書込み許可さ
れる。

フリップフロツプFF1はビットカウンタBCからの“リセ
ット”パルスRSにより各データラインの終了時にリセッ
トされる。

第４図の回路は第３フリップフロツプFF3も具え、この
フリップフロツプは選択すべきページ番号が選択ページ
ラッチSPLに最初に入力されるときにラッチからの信号
でセット（ｓ）される。フリップフロツプFF3はセット
されると信号を発生してANDゲートANGの第１入力端子を
“エネーブル（ｅ）”する。フリップフロツプFF2が選
択されたページの識別時にセットされると同時に、この
フリップフロツプが信号を発生してこのゲートANGを開
（ｏ）にする。更にエッジ検出器EDがこのフリップフロ
ツプFF2の出力信号の前縁により動作してフリップフロ
ツプFF3をリセット（rs）するため、ゲートANGはフリッ
プフロツプFF2がセットされた後の短時間のみ開く。ゲ
ートANGの出力信号はORゲートORGを経て供給され第４フ
リップフロツプFF4をセット（ｓ）する。このフリップ
フロツプFF4はページヘッダ（行０）内のページ番号ビ
ット後の１ビット位置に含まれる制御ビット（c4）に応
答してゲートORGから発生されるパルス信号PSによりセ
ットすることもできる。この制御ビットの目的は送信許
可を与えてテレテキストデコーダのページメモリ内に既
にストアされているページの消去を開始させて例えば更
新された情報を含む同じページの新しい受信を許すよう
にすることにある。

フリップフロツプFF4はパルス信号PSによりセットされ
ると、デマルチプレクサDMをスイッチする。このデマル
チプレクサDMは通常は、受信文字データコードにパリテ
ィエラーがあるときに検査装置HPCにより発生されるパ
リティエラー信号PEに応答して書込制御素子WCを禁止す
る信号（ｉ）を供給する状態にある。この禁止信号はメ
モリMEMの関連する文字位置への書込みを禁止する。し
かし、このデマルチプレクサDMはスイッチされると、
“強制スペース”信号（fs）をバッファBUFに供給す
る。パリティ検査装置HPCからのテレテキスト情報DIを
構成する７ビットワードはこのバッファを経てメモリME
Mに供給されストアされる。この信号（fs）の作用はエ
ラーデータコードの代りにメモリMEM内の関連する文字
位置にブランクスペース用のデータコードを書込ませる
ことにある。このことは、メモリMEM内のデータが新ペ
ージのストア前に消去されないためにその文字位置に既
に存在する如何なるデータコードもブランクスペースと
して重ね書きされることを意味する。遅延回路TDがパル
ス信号PSに応答して信号を発生し、この信号は選択され
たページの最初の完全な受信に十分な時間（例えば２
秒）後であるが選択されたページの次の受信が生ずる前
にフリップフロツプFF4をリセット（rs）する。このと
きデマルチプレクサDMはもとの状態に戻るため、パリテ
ィを満足しない選択されたページの文字コードの次の受
信を禁止する。

パルス信号PSは“行検出”ラッチL1〜L23をリセット（r
s）するのにも使用される。これらラッチのＱ出力Q1〜Q
23は第２図又は第３図につき述べたように表示制御信号
/Nの発生を制御する。本例回路ではこれらラッチL1〜
L23は第２図のデコーダBCD2と同様に２進入力端子biに
選択されたページの行アドレス情報WRAを受信するデコ
ーダBCD2′からの出力信号によりエネーブル（ｅ）され
るANDゲートGA1′〜GA23′からの出力信号によりセット
される。ビットカウンタBCにより発生される行アドレス
パルスRAによりゲートGA1′〜GA23′を行周期につき１
回“インターロゲート（質問）”（ｉ）し、エネーブル
されているゲートを開いて関連する“行検出”ラッチを
セットする。

第５図は第４図の変形例を示し、第４及び第５図に共通
の素子は同一の符号で示してある。第５図の変形例で
は、ラッチL1〜L23とそれぞれ関連する１組のANDゲート
GA1〜GA23を更に設けてある。また、行アドレスパルスR
AをゲートGA1′〜GA23′の第２入力端子に、２個の直列
接続の遅延回路TD1及びTD2を経て供給する。行アドレス
パルスRAはフリップフロツプFF4をリセットする（rs）
するのにも使用される。この変形例の動作は次の通りで
ある。新しく選択されたページが検出されると、前例と
同様にパルスPSがラッチL1〜L23をリセットする。ラッ
チL1〜L23の出力がゲートGA1〜GA23の各々の第１入力
端子をエネーブル（ｅ）する。第１行アドレスパルスRA
に応答してフリップフロツプFF4がリセットされる。遅
延回路TD1で与えられる遅延後に、行アドレスパルスRA
が全てのゲートGA1〜GA23の第２入力端子をエネーブル
（ｅ）する。関連する行期間において行アドレスが受信
される場合には、デコーダBCD2′の関連する出力端子の
信号によりゲートGA1〜GA23の特定の１個が開（ｏ）に
され、ORゲートORG1を経てフリップフロツプFF4をセッ
ト（ｓ）する信号を発生する。これがため、デマルチプ
レクサDMがスイッチされて文字データコード内にパリテ
ィエラーが検出された任意の文字位置にはブランクスペ
ースコードが強制的に書込まれる。次の行パルスRAが受
信されるとき、フリップフロツプFF4はリセットされ、
デマルチプレクサDMはもとの状態に戻ってパリティエラ
ーが検出されるときに書込みを禁止する。デコーダBCD
2′の出力端子の信号はゲートGA1′〜GA23′の対応する
ゲートをエネーブル（ｅ）する。遅延回路TD2により与
えられる遅延時間後に行アドレスパルスRAがゲートGA
1′〜GA23′をインターロゲート（ｉ）し、エネーブル
されているゲートGA′を開いて関連する“行検出”ラッ
チをセットする。ラッチL1〜L23のＱ出力Q1〜Q23は表示
制御信号/Nの発生を制御する。各ラッチはセットされ
ると、その出力が終了して関連するゲートGBを閉じ
る。これがため、この変形例ではパリティエラーに関連
する文字位置へのブランクスペースコードの強制書込み
が第４図の回路のようにページ全体について行なわれる
代りに各行について個々に行なわれる。遅延回路TD1及
びTD2の各々は行アドレスパルスRAに数マイクロ秒の遅
延を与えるだけでよい。この変形例はページ伝送又はマ
ガジンサイクルタイムに関し何の前提条件の必要なしに
エラーの存在下で良好な機能を達成することができる。

【図面の簡単な説明】

第１図は本発明を具体化し得るテレテキストデコーダを
含むテレテキストテレビジョン受信機のブロック図、第２及び第３図は第１図のテレテキストデコーダに使用
される本発明による制御手段の第１及び第２実施例のブ
ロック図、第４図は本発明による制御手段とエラー補償手段を具え
た第１図のテレテキストデコーダの実施例のブロック
図、第５図はその変形例のブロック図である。 VS……入力ビデオ信号、FE……フロントエンド VS′……復調ビデオ信号、CD……カラーデコーダ DT……表示管、VP……ビデオプロセッサ DAC……データ取得回路、MEM……ページメモリ CG……文字発生器、TC……タイミング回路 PRO……論理プロセッサ RC……リモートコントロール装置 RR……受信部、TX……送信機 KP……キーパッド、INT……インターフェイスＤ……データパルス、Ｃ……クロックパルス VCS（FS,LS）……フィールド、ライン同期パルス D/G……テレテキストデータパルスのグループ /N……制御信号 L1,…L23……ラッチ（行検出レジスタ） GA0〜GA23……ANDゲート BCD1,BCD2……デコーダ、WRA……書込行アドレス PRA……読出行アドレス、rdcp……行クロックパルス SR……シフトレジスタ SR/8……８ビットシフトレジスタ FCD……フレーミングコード検出器 BC……データビットカウンタ LA……８ビットラッチ、HPC……パリティ検査装置 RL……行アドレスラッチ ML……マガジンアドレスラッチ DRO……行０検出器 MAC……マガジンアドレス比較器 SPL……選択ページラッチ PC……ページ比較器 FF1〜FF4……フリップフロツプ WC……書込制御素子、DM……テマルチプレクサ PE……パリティエラー信号 BUF……バッファ、ｉ……書込禁止信号 fs……ブランクコード強制書込信号

Claims

【特許請求の範囲】

【請求項１】反復サイクルで伝送される複数のページを
含み、各ページが複数ビットの文字データコードを含む
複数のデータ行を含み、各ページの第１データ行がペー
ジ番号を含み、後続の各データ行が個々の行アドレスを
含んでいるテレテキスト情報用のテレテキストデコーダ
であって、ページをそのページ番号により選択する手段と、選択さ
れたページ番号を受信時に検出する手段と、選択された
ページの各受信データ行内の文字データコードをそのデ
ータ行の行アドレスにより指定された各別のメモリ部分
の各別の文字位置にストアするページメモリとを具え、
該ページメモリは文字データコードを各別の文字位置に
及びそこから書込み及び読出すことができると共に各デ
ータコードを積ね書きしてその文字位置に先の書込み動
作により既に書込まれているデータコードと入れ替える
ことができるランダムアクセスメモリであるものにおい
て、選択されたページのページメモリにストアされたデ
ータ行のみを使用可能にする制御手段を具え、該制御手
段はページが持ち得る各データ行に対し個々のフラグ位
置を有する“行検出”レジスタと、このレジスタを選択
されたページのページ番号の検出に応答してリセットす
る手段と、選択されたページの各受信データ行に対し関
連するフラグ位置にフラグを入力する手段と、フラグ位
置にフラグを有しないデータ行に対して禁止信号を発生
してブランク行を表示させる手段とを具え、更に各受信
データコードのパリティを検査する手段と、選択された
ページの検出に続いて各文字データコードの最初の受信
時にはパリティエラーに応答してページメモリの関連す
る文字位置にブランクスペース用のデータコードを書込
ませるが、各文字データコードの次の受信時にはパリテ
ィエラーに応答してページメモリを書込み禁止状態にせ
しめるよう動作するエラー補償手段を具えていることを
特徴とするテレテキストデコーダ。
【請求項２】前記エラー補償手段はページの開始時に動
作状態にされ、そのページの全データ行が受信されるま
で動作状態に維持されるように構成してあることを特徴
とする特許請求の範囲第１項記載のテレテキストデコー
ダ。
【請求項３】前記エラー補償手段はページの各データ行
の開始時に動作状態にされ、そのデータ行の終了まで動
作状態に維持されるように構成してあることを特徴とす
る特許請求の範囲第１項記載のテレテキストデコーダ。
【請求項４】“行検出”レジスタはページ番号を含むデ
ータ行に対応するフラグ位置にフラグが永久的にセット
されていることを特徴とする特許請求の範囲第１〜３項
の何れかに記載のテレテキストデコーダ。
【請求項５】“行検出”レジスタは該レジスタの個々の
フラグ位置を構成する複数個のラッチから成ることを特
徴とする特許請求の範囲第１〜４項の何れかに記載のテ
レテキストデコーダ。
【請求項６】ページメモリを構成するメモリ装置の一部
分が“行検出”レジスタとして作用するようにしてある
ことを特徴とする特許請求の範囲第１〜５項の何れかに
記載のテレテキストデコーダ。