JPH0760103B2

JPH0760103B2 - 物理量測定器における較正装置

Info

Publication number: JPH0760103B2
Application number: JP61173725A
Authority: JP
Inventors: 真司久保寺
Original assignee: Kyowa Electronic Instruments Co Ltd
Current assignee: Kyowa Electronic Instruments Co Ltd
Priority date: 1986-07-25
Filing date: 1986-07-25
Publication date: 1995-06-28
Anticipated expiration: 2010-06-28
Also published as: JPS6330720A

Description

【発明の詳細な説明】（ａ）技術分野本発明は、荷重、圧力、変位、加速度、トルク、ひず
み、温度、等の物理量を電気量に変換する物理量−電気
量変換器を用いて物理量を測定する際の上記物理量−電
気量変換器から出力される相対量を絶対量に較正する物
理量測定器における較正装置に関するものである。

（ｂ）従来技術一般に、物理量−電気量変換器（以下「変換器」とい
う）を用いて物理量を測定する場合、較正（キャリブレ
ーション）を行なう必要があるが、例えば、上記変換器
としてひずみゲージを用いた荷重変換器が接続された荷
重測定器の較正の方法としては、第８図に示すように測
定ブリッジ80の出力が印加される入力トランス81の一次
側コイルの中間部に較正用ブリッジ82を挿入し、前記測
定ブリッジ80に印加する搬送波交流電源83からの搬送波
交流を結合トランス84を介して前記較正用ブリッジ82に
も供給するようにし、該較正用ブリッジ82の一辺に較正
用抵抗85をスイッチ86により較正時のみ並列に接続し較
正出力を得る方式、あるいは第９図に示すように較正用
ブリッジに代え十文字形回路87を形成し、その隣接する
端部間に較正用抵抗88をスイッチ89により挿入し較正出
力を得る方式が用いられていた。

後者は、前者の場合較正用ブリッジ82の経時変化、温度
変化等に起因するアンバランスの発生の影響が較正値の
誤差となってあらわれるという問題を、較正用ブリッジ
を十文字形回路とすることによって解決したものであ
る。

しかしながら、これらいずれの方式においても、抵抗を
挿入して較正値を発生させる方式であるため、仮令第９
図のように複数の抵抗を並列に組合わせて合成するにし
ても得られる較正値は事実上数点が限度であり、任意の
較正値を選ぶことはできなかった。

このため従来は較正を行なう場合、例えば4000με（40
00×10^-6ひずみ）の較正値を発生するひずみ測定器に測
定ゲージとして例えば10tで3950μεの出力電圧を持つ
ロードセル（予めこのような較正値が付されて出荷され
ている。）を接続して使用する場合、（4000/3950）×1
0≒10.13（ｔ）として4000μεに対応する荷重を算出
し、この4000μεの較正値出力（波形）を10.13（ｔ）
として測定出力の較正を行なっていた。

このように従来装置は、変換器使用時に煩雑な比例計算
を強いられる不便があり、また、この較正は測定レンジ
を変える等して測定器のゲインを変更する度に行なう必
要があるため少しでも簡単に行なえることが望ましい。

そこで、上述の問題を解決するため、本出願人は先に、
第10図に示すようなひずみ測定器における較正装置を提
案した（特開昭57−161604号公報参照）。

即ち、先に提案したこの較正装置は、第10図に示すよう
に、ひずみゲージを用いた抵抗ブリッジからなる測定ブ
リッジ80に電源トランス90を介して搬送波交流電源83で
生成された搬送波交流電源電圧を印加し、該測定ブリッ
ジ80から得られる出力を入力トランス81を介して搬送波
増幅器91および検波キャリアフィルタ回路92に順次供給
して増幅および検波し、搬送波成分の除去された検波出
力を直流増幅器93で増幅してメータ94に供給し、このメ
ータ94によって測定出力を表示させるようにしたひずみ
測定器であって、外部操作可能な複数桁（具体例として
は４桁）のデジタルスイッチ95と、上記測定ブリッジ80
に対する搬送波電圧供給路から電圧をとり出す第１の結
合トランス96と、この第１の結合トランス96の２次側か
らリファレンス電圧の供給を受け上記デジタルスイッチ
95のデジタル出力を入力とするD/A変換器97と、このD/A
変換器97のアナログ出力を増幅器98を介して受け、その
極性を外部操作に応じて切換える切換スイッチ99と、こ
の切換スイッチ99の出力を第２の結合トランス100を介
して入力トランス81の一次側に注入する回路とを具備し
てなり、上記デジタルスイッチ95によって任意の較正値
を設定し得るように構成されている。

従って、この較正装置によれば、上述した比例計算の問
題は解決されるので較正作業の簡素化は実現される。

しかしながら、この較正装置の場合、変換器に付されている試験成績表等より較正値と定
格容量等を読取り、デジタルスイッチ95にその読取っ
た較正値を設定し、上記試験成績表等により極性（圧
縮か伸長かの別）を知り、切換スイッチ99を該当する極
性に設定し、次いで、測定レンジの設定およびメータ
94をフルスケールに合わせるために、入力トランス81、
搬送波増幅器91、検波キャリアフィルタ回路92を経て得
られた検波出力電圧を直流増幅器93の、例えば外部操作
可能な可変抵抗器93a等を操作（調整）する、という操
作手順が必要であり、当該装置に精通した者でなければ
決してその操作は容易なものではなかった。

（ｃ）目的本発明は、上述の事情に鑑みてなされたもので、その目
的とするところは、従来のように変換器使用時に煩雑な
比例計算を強いられる不便さや専問知識や経験が少ない
者にとって較正値の読取りや計算の誤まりが生じがちで
あったものを、特に専問知識や経験のない者でも容易且
つ迅速に正確な較正および測定を行い得る物理量測定器
における較正装置を提供することにある。

（ｄ）構成本発明は、上記の目的を達成させるため、荷重、圧力、
変位、加速度、トルク、ひずみ、温度等の物理量を電気
量に変換する物理量−電気量変換器を用いて上記物理量
を測定する物理量測定器において、上記物理量−電気量
変換器固有の較正値を含んだ個体情報が所定のコード規
則に従って変換され当該物理量−電気量変換器に直接ま
たは間接的に付されたバーコードを、光学的に読取る光
学式スキャナとこの光学式スキャナから得られたバーコ
ードキャラクタを上記コード規則に従って逆変換するバ
ーコードデコーダよりなるバーコードリーダと、このバ
ーコードリーダによって得られた個体情報に含まれてい
る較正値に対応する係数を算出する係数演算手段と、こ
の係数演算手段から出力される係数をデジタル制御信号
として受け、上記物理量−電気量変換器の出力信号にそ
の係数を乗ずるように利得が上記係数によって制御され
る可変利得増幅器よりなる係数付加手段と、この係数付
加手段によって得られたアナログ信号をデジタル信号に
変換するアナログ／デジタル変換発生手段と、上記係数
演算手段に上記係数を算出させると共に算出された上記
係数を上記係数付加手段に入力させ上記物理量−電気量
変換器の出力信号に上記係数を乗ずるように上記係数付
加手段を制御する制御手段と、この制御手段から転送さ
れるデータおよび上記アナログ／デジタル変換手段から
出力される測定データを表示する表示手段とから構成さ
れていることを特徴とするものである。

以下、本発明の要旨を実施例に基づき詳述する。

第１図は、本発明に係る物理量測定器における較正装置
の一実施例の構成を示すブロック図である。

同図において、１は、物理量を電気量に変換する物理量
−電気量変換器（以下、単に「変換器」と略称する）で
あり、一例として、ひずみゲージを変換素子とした圧力
変換器、荷重変換器等がる。1aは、ひずみゲージで構成
された測定ブリッジ、1bは、測定ブリッジ用電源であ
る。２は、変換器１の種類、較正値および定格容量を変
換器１の個体情報として所定のコード規則、例えば3of9
コード（いわゆるCode39）によってコード化されたバー
コードパターンであり、一般に裏面に粘着剤が塗布され
たタグの表面に表示されている。３は、このバーコード
パターン２を読取るための光学式スキャナ、４は、この
光学式スキャナ３から得られたシリアルの電気信号
（ａ）を上記コード規則に従って解読し、ASCIIコード
に変換して８ビットのバーコードデータ出力（ｂ−１）
として出力するバーコードデコーダ部であり、上記光学
式スキャナ３とバーコードデコーダ部４とで個体情報読
取手段としてのバーコードリーダ５を構成している。

尚、信号（ｃ−１），（ｃ−２）は、バーコードデコー
ダ部４に対する制御信号である。

一方、６は、変換器１からの出力信号を電気的に整え１
［με］＝１［μｖ］として出力する前置増幅器、７は
前置増幅器６の出力信号（ｄ）を較正するための係数付
加手段としての係数付加回路で、可変総合利得Ａを有
し、ラッチ信号（ｅ）と８ビットの制御データ信号
（ｆ）によって上記総合利得Ａが制御される。８は、係
数付加回路７から得られるアナログ出力信号（ｇ）をデ
ジタル信号に変換するアナログ／デジタル変換手段とし
てのA/D変換回路で、この例の場合アナログ最大入力電
圧10［ｖ］の定格（すなわちフルスケール10［ｖ］）を
有する。符号（ｈ）は応答信号、（ｉ）は８ビットのデ
ジタル出力信号、（ｊ）は制御信号である。9,10および
11は、各々第1,第２および第３の入出力装置（以下各々
「第１のI/O」、「第２のI/O」および「第３のI/O」と
いう）で、それぞれ８ビットのデータバス12と複数の状
態信号線としての制御信号線14と応答信号線15とが接続
されている。また、第１のI/O9には、A/D変換回路８か
らの応答信号（ｈ）と８ビットのデジタル出力信号
（ｉ）が入力され、A/D変換回路８へは制御信号（ｊ）
が出力されるようになっている。第２のI/O10からは係
数付加回路７へラッチ信号（ｅ）と制御データ信号
（ｆ）が出力されるようになっている。第３のI/O11に
おいては、バーコードデコーダ部４からバーコードデコ
ーダ出力（ｂ−１）が入力され、同バーコードデコーダ
部４に対し制御信号（ｃ−１），（ｃ−２）が出力さ
れ、さらに操作パネルとしてのキーボード11aの出力信
号（ｂ−２）が入力されるようになっている。16は、バ
ーコードパターン２に示された個体情報および測定値等
を表示する表示手段としてのデジタル表示器で、例えば
10桁の赤色発光ダイオード等によって構成されている。
17は、中央演算装置としてのいわゆる８ビットのCPUで
あり、18は、固定記憶装置としてのいわゆるROMであ
り、19は、読み書き自在の記憶装置としてのいわゆるRA
Mである。上述のデジタル表示器16、CPU17、ROM18、RAM
19には、各々データバス12、アドレスバス13、制御信号
線14、応答信号線15が接続されている。尚、第１のI/O
9、第２のI/O10、第３のI/O11、デジタル表示器16、ROM
18およびRAM19をCPU17の周辺装置と呼び、この周辺装置
とCPU17をもって制御手段としてのいわゆるマイクロコ
ンピュータを構成している。

次に、本発明装置の要部であるバーコードリーダ５と係
数付加回路７の構成について説明する。

第２図は、バーコードリーダ５の構成を示すブロック図
であり、光学式スキャナ３の構成とバーコードデコーダ
部４の構成とを併せて描いてある。20は、発光部として
の発光ダイオード20aと受光部としてのフォトトランジ
スタ20bから成る反射形の光学センサである。21は、光
学センサ20の出力信号をロジックレベルに整え、外乱を
除去する波形整形回路である。22は、波形整形回路21の
バーコードパターンに対応したパルス出力信号、すなわ
ち光学式スキャナ３の出力信号（ａ）の立上りおよび立
下りを検出するエッジ検出回路である。23は、エッジ検
出回路22からのシリアル出力信号を読取り、解読した上
でASCIIコードに変換して８ビットの並列信号（ｂ′）
として出力するバーコードデコーダである。尚、バーコ
ードデコーダ23には、第３のI/O11を介してCPU17からの
制御信号（ｃ−１），（ｃ−２）が入力され、バーコー
ド読取りの際、エラーが発生した場合に、エラーの種類
を表示するための７ビットのエラー情報信号（ｋ′）が
出力される。24は、ハイ・インピーダンス状態を有す
る、いわゆる３−stateバッファ８個で構成されたバッ
ファ回路であり、バーコードデコーダ23の８ビット出力
信号（ｂ′）と１対１に接続され、負論理の制御信号
（ｃ−２）がその制御入力に入力されるようになってい
る。25は、第１入力端が７ビットのエラー情報信号
（ｋ′）を出力するバーコードデコーダ23の出力端と１
対１に接続され、すべての第２入力端が共通に接続され
て制御信号（ｃ−２）を受ける７つのNANDゲートよりな
るゲート回路であり、出力信号（ｋ）を出力する各々の
出力端はそれぞれエラー表示回路26と１対１に接続され
ている。27a〜27gはエラー表示用発光ダイオードで、そ
れぞれのエラー状態との対応は、27aがチェックサムエ
ラー、27bがスタートキャラクタエラー、27cがストップ
キャラクタエラー、27dがメッセージオーバーフロー、2
7eがスキャン速度不適（遅すぎる）、27fがスキャン速
度不適（速すぎる）であり、上記27a〜27fまでは、いず
れも点灯時が不良状態を意味するのに対して、27gは読
取り完了表示で、消灯時がエラーを意味する。つまり、
発光ダイオード27gが消灯した時にはエラー表示用発光
ダイオード27a〜27fのいずれか１つ以上が点灯する。28
は、発音体で、発振回路29によって駆動される。そして
30は、この発振回路29を構成するNANDゲートのうち１つ
であり、このNANDゲート30の１つの入力端は発光ダイオ
ード27gのカソード側とインバータ30aを介して接続され
ていて、発光ダイオード27gの点灯時に発振回路29を動
作状態に制御する。

第３図は、係数付加回路７の具体的な回路構成を示す図
である。

同図において、係数付加回路７は、大きく分けて５つの
部分から構成されている。31は桁移動部、32は係数付加
部、33はZero電圧挿入部、34は反転部、35は選択部であ
り、上記各部をもって可変総合利得Ａを有する可変利得
増幅器を構成している。36は、前置増幅器６の出力端に
接続されている入力端子、37a〜37eと38a〜38dは、アナ
ログスイッチで、図中、Ｉは信号入力端、Ｏは信号出力
端、ＣはON−OFF制御入力端を示す。このON−OFF制御入
力端ＣがＨレベルになると、入力端Ｉと出力端Ｏが接続
されてON状態になり、ＬレベルになるとOFF状態とな
る。39a〜39dは、トランスファー接点を有するアナログ
スイッチで、図中Ｂは常閉接点入力端、Ｍは常開接点入
力端、Ｔは共通接点出力端、ＣはON−OFF制御信号入力
端を示す。このON−OFF制御信号入力端Ｃへの入力がＨ
レベルになると常閉接点Ｂが開放されて常開接点Ｍが閉
成し、Ｌレベルでは第３図に示すように常閉接点Ｂが閉
成されている。40,41a〜41d,42,43は、いずれも演算増
幅器で、すべて反転増幅器として構成されている。44,4
5,46は、いずれも２進−８進デコーダで、1of8、すなわ
ち４ビットの入力信号に対応して８つの出力端Y₀〜Y₇の
うちいずれか１つのみが選択され、入出力いずれも正論
理で構成されている。尚、デコーダ44においては、出力
端Y₀〜Y₇のうち出力端Y₀〜Y₄までを使用し、デコーダ45
においては出力端Y₀〜Y₅までを使用し、デコーダ46にお
いては出力端Y₀を使用せず、Y₁〜Y₄までを使用してい
る。47,48a〜48d,49,50は、いずれもラッチである。

さて、上記各部の構成を説明すると、まず、桁移動部31
において、51は、帰還抵抗であり、演算増幅器40の反転
入力端と出力端との間に接続されている。そしてこの演
算増幅器40の非反転入力は接地されて反転増幅器を形成
している。52〜56は、いずれも入力抵抗であり、帰還抵
抗51の抵抗値をＲとすると、入力抵抗52は100R、入力抵
抗53は10R、入力抵抗54はＲ、入力抵抗55は0.1R入力抵
抗56は0.01Rの関係になるよう構成されている。さら
に、アナログスイッチ37a〜38eのそれぞれの出力端Ｏと
入力抵抗52〜56の一端が直列接続され、他端はすべて共
通に接続されて演算増幅器40の反転入力端に接続され、
アナログスイッチ37a〜37eの入力端Ｉはすべて共通に接
続されて入力端子36に接続されている。また、アナログ
スイッチ37a〜37eのON−OFF制御入力端Ｃには、ラッチ4
7のラッチ出力端Q₀〜Q₄がそれぞれ１対１に接続されて
いる。さらに、デコーダ44の出力端Y₀〜Y₄とラッチ47の
入力端D₀〜D₄が１対１に接続され、デコーダ44の入力端
D₀〜D₃には制御データ信号（ｆ）の下位４ビット、すな
わち下位ニブル（ｆ−１）が１対１に接続されている。

次に、係数付加部32において、57a〜57dは、いずれも帰
還抵抗であり、それぞれ8000［Ω］、800［Ω］、80
［Ω］、８［Ω］の値で構成され、それぞれが対応する
演算増幅器41a〜41dとをもって反転加算増幅器を形成し
ている。58〜61は、入力抵抗で、各々８［Ω］、４
［Ω］、２［Ω］、１［Ω］の整数倍値を有する。アナ
ログスイッチ38a〜38dの各出力端Ｏは、入力抵抗58〜61
をそれぞれ介して演算増幅器41aの反転入力端に接続さ
れている。さらに、アナログスイッチ38a〜38dの入力端
Ｉは共通に接続されて、演算増幅器40の出力端と接続さ
れている。ここで、アナログスイッチ38a〜38dと入力抵
抗58〜61とで構成する図中破線で包囲した部分を係数切
換回路62aと呼ぶ。62b〜62dは、上記係数切換回路62aと
同一の構成とされている係数切換回路であり、図示は省
略したが各々のアナログスイッチのON−OFF制御入力Ｃ
がそれぞれ異なるラッチ48b〜48dに接続されていること
のみが相違している。アナログスイッチ38a〜38dのON−
OFF制御入力端Ｃは、ラッチ48aの出力端Q₀〜Q₃に１対１
に接続され、以下ラッチ48b〜48dと係数切換回路62b〜6
2dとの対応も同一である。従って、係数付加部32におい
ては、係数切換回路62aと帰還抵抗57aと演算増幅器41a
とによる反転加算増幅器によって1000位の係数回路を構
成し、係数切換回路62bと帰還抵抗57bと演算増幅器41b
をもって100位の係数回路を構成し、同様にして係数切
換回路62cおよび62dと、帰還抵抗57cおよび57dと、演算
増幅器41cおよび41dをもって10位および１位の係数回路
をそれぞれ構成している。尚、ラッチ48a〜48dの入力端
D₀〜D₃には、制御データ信号（ｆ）の下位ニブル信号
（ｆ−１）が１対１に接続されている。

次に、Zero電圧挿入部33において、63は帰還抵抗であ
り、演算増幅器42の反転入力端と出力端との間に接続さ
れている。64a〜64dは入力抵抗であり、すべて帰還抵抗
63と同一の抵抗値である。また、入力抵抗64a〜64dの一
端は、それぞれアナログスイッチ39a〜39dの共通接点出
力端Ｔに接続され、他端は共通に接続されて演算増幅器
42の反転入力端に接続されている。さらに、アナログス
イッチ39a〜39dのそれぞれの常閉接点入力端Ｂは、演算
増幅器41a〜41dの各出力端、すなわち1000位、100位、1
0位、１位の係数回路とそれぞれ接続され、常開接点出
力端Ｍはすべて接地されZero電位を保持している。

一方、デコーダ46の入力端D₀〜D₃には、制御データ信号
（ｆ）の下位ニブル信号（ｆ−１）が１対１に入力さ
れ、このデコーダ46の出力端Y₁〜Y₄とラッチ50の入力端
D₀〜D₃が１対１に接続され、このラッチ50のラッチ出力
端Q₀〜Q₃がアナログスイッチ39a〜39dのON−OFF制御入
力端Ｃと１対１に接続されている。

次に、反転部34において、65は帰還抵抗、66は入力抵抗
で共に同一の抵抗値であり、演算増幅器43とをもって利
得１の反転増幅器を形成している。そして、演算増幅器
43の出力端は、出力端子67に接続され、この出力端子67
は次段のA/D変換回路８の入力端に接続されている。

最後に選択部35において、デコーダ45の入力端D₀〜D₃に
は制御データ信号（ｆ）の上位４ビット、すなわち上位
ニブル信号（ｆ−２）が１対１に接続され、このデコー
ダ45の出力端Y₀〜Y₅はラッチ49の入力端D₀〜D₅と１対１
に接続され、このラッチ49のラッチ入力端LTには、ラッ
チ信号（ｅ）が入力される。そしてこのラッチ49の出力
端Q₀〜Q₅は、それぞれZero電圧挿入部33のラッチ50と、
係数付加部32の１位回路のラッチ48dと、10位回路のラ
ッチ48cと、100位回路のラッチ48bと、1000位回路のラ
ッチ48aと、桁移動部31のラッチ47の各ラッチ入力端LT
に接続されている。

第４図は、バーコードシンボルの構成を示した図で、68
は、何も印刷されていない部分で、通常は白になってい
るスタートマージン、69は、メッセージの開始を示すバ
ー／スペースからなるスタートキャラクタ、70は、伝達
すべき情報であるメッセージ、71は、オプションとして
加えられる誤読取りを検出するためのチェックサムキャ
ラクタ（ただし本実施例では使用していない）、72は、
シンボルの終りを示すストップキャラクタ、73は、何も
印刷されていないストップマージンである。尚、スター
トキャラクタとストラップキャラクタは非対称なシーケ
ンスになっていて、図中左右両方向のスキャンが可能で
ある。メッセージ70の形式は、74〜77に示され、74は変
換器の種類をアルファベットで表わす種別表示部で、Ｐ
は圧力変換器、Ｌは荷重変換器、Ａは加速度変換器、Ｄ
は変位変換器、Ｔはトルク変換器、Ｍは温度変換器と定
義されている。75は、較正値を例えば単位［με］をも
って表わす較正値表示部、76は、ハイフンをもって区切
を表わす区切部、77は、定格容量表示部で、このうち77
aは定格容量を表わす数値部、77bは定格容量の単位を表
わす単位表示部であり、例えばＴはトン、Ｋはキログラ
ム、Ｇはグラム等と定義されている。一般に、バーコー
ドシンボルは、エンコード法によって、モジュール幅エ
ンコード法とNRZ（Non−Return−to−Zero）エンコード
法との二つに大きく分類され、モジュール幅エンコード
法は工業用用途中心のバーコードに用いられ、一方商業
用途には通常NRZエンコードタイプのものが多く用いら
れる。本実施例では、上記モジュール幅エンコード法の
うち、3of9Codeと呼ばれているコード体系を用いてい
る。この3of9Codeの概略を説明すると、扱える文字は、
数字０〜９、アルファベットＡ〜Ｚ、特種文字７文字、
スタート／ストップ・キャラクタの計44文字で、１つの
キャラクタは、９つのバー（黒い部分）およびスペース
（白い部分）から成り、バー／スペースは幅の広いＷエ
レメントと幅の狭いＮエレメントから成り、９つのエレ
メント中、Ｗエレメントが必らず３つ存在する構成とな
っている。

第５図は、上述のように定義されたバーコードをデコー
ドするバーコードデコーダ23の概略の動作内容を示すフ
ローチャートであるが、後述の動作説明と重複するので
構成の説明は省略する。

第６図は、制御データ信号（ｆ）のビット定義を示す図
で、16進数で表わした上位ニブル（ｆ−２）および下位
ニブル（ｆ−１）と、それぞれに対応する機能を示し、
上位ニブル（ｆ−２）において、OH（16進数にはＨの文
字を付して10進数と区別する）はZero電圧挿入部33を指
定、1Hは係数付加部32の１位の係数切換回路62dを指
定、2H〜4Hは同様に係数付加部32の10位〜1000位の係数
切換回路62c〜62aを指定、5Hは桁移動部31を指定するよ
うに定義されている。下位ニブル（ｆ−１）は、上位ニ
ブル（ｆ−２）でどこの部分が選択されるかによってそ
の機能は３つの場合に分類される。例えば、係数付加部
32が選択された場合は、1H〜9Hが係数１〜９に対応し、
桁移動部31が選択された場合は、0Hが1/100倍、1Hが1/1
0倍、2Hが１倍、3Hが10倍、4Hが100倍の回路（抵抗）を
指定する。さらに、Zero電圧挿入部33が選択された場合
は、1Hは１位の係数回路、以下2H〜4Hが10位〜1000位の
係数回路に対応している。従って、例えば、桁移動部31
を１倍にセットするためには制御データ信号（ｆ）を52
Hとすればよい。

第７図は、本発明装置全体の動作の概略フローチャート
であるが、後述の動作説明と重復するので構成の説明は
省略する。

さて、上述のように構成された本実施例の動作について
説明する。

まず、動作の概略を、第７図に基づいて説明する。図中
STARTから起動され、第３のI/O11を介して操作パネルの
キーボード11aからCPU17に対する指示を読取り、その指
示内容が測定動作であるか、あるいはバーコード読取動
作であるかを判断し、そのいずれでもない場合は上記指
示読取り動作に戻る。バーコード読取り動作の指示であ
った場合は、第３のI/O11を介してバーコードデコーダ
部４に対する制御信号（ｃ−１）を瞬時Ｌレベルに落し
てバーコードデコーダ23にバーコードデータ出力（ｂ−
１）を要求し（受入れ準備完了の告知と解釈してもよ
い）、さらに制御信号（ｃ−２）をＬレベルに保持して
バッファ回路24を動作状態にしゲート回路25を開く。上
記制御信号（ｃ−１）を受取ったバーコードデコーダ23
は、第５図に示すフローチャートに従ってバーコードデ
ータ出力（ｂ−１）を第３のI/O11を介してCPU17に送出
する（詳細は後述する）。バーコードデータ出力（ｂ−
１）を受取ったCPU17は、このバーコードデータ出力
（ｂ−１）の内容がエラー情報かバーコードを読取った
データであるかの判断をして、エラー情報であればデジ
タル表示器16（第１図）に所定のエラー表示をして再び
指示読取りのルーチンへ戻る。エラー情報でない場合
は、バーコード情報、すなわち、変換器の種類、較正値
および定格容量の各データを一旦RAM19に格納し、上記
３つのデータを表示器16に表示する。

次に、今RAM19に格納したバーコード情報より係数を算
出し、その結果に基づいて制御データ信号（ｆ）とラッ
チ信号（ｅ）を係数付加回路７へ第２のI/O10を介して
出力し、該係数付加回路７の各部を所定の状態に設定す
る。そして、測定動作において、CPU17は、A/D変換回路
８へ第１のI/O9を介して制御信号（ｊ）を出力し、A/D
変換回路８の応答信号（ｈ）を受けた後、デジタル信号
に変換された測定値であるA/D変換回路８の８ビットデ
ジタル出力信号（ｉ）を受取り、上記測定値をデジタル
表示器16に表示して再び指示読取りのルーチンへ戻る。
一方、指示読取りの結果、測定動作の指示であった場合
は、係数算出のルーチンへ分岐し、以下上述のルーチン
を経て再度指示読取りのルーチンへ戻る。尚、CPU17と
周辺装置とのデータおよび信号の授受の手段を説明して
おくと、CPU17はROM18に予め書込まれた動作内容を逐一
読出して上述の動作を行なうのであるが、このROM18と
のデータおよび信号の授受を例にとって説明する。CPU1
7は、必要とするデータが格納されている番地データを
アドレスバス13に出力し複数の制御信号線14のうちの１
本を装置選択信号（図示していない）としてROM18に送
る。ROM18は、上記番地データに該当するデータをデー
タバス12に出力すると共に応答信号線15上に応答信号を
出力し、今データバス12上にあるデータがROM18からの
ものであることをCPU17に知らせる。CPU17は、この応答
信号線15上の応答信号によってデータバス12上のデータ
を受取る。以上が基本動作であり、ROM18以外の周辺装
置との授受動作もほぼ同様なので省略する。

次に、本発明装置の要部であるバーコード・リーダ５と
係数付加回路７の動作について詳しく説明する。まず、
バーコードリーダ５の動作を第２図のブロック図、第５
図の概略動作フローチャートおよび第４図に基づいて説
明する。バーコードデコーダ23は、制御信号（ｃ−１）
が瞬時ＬレベルになることによってSTARTより起動され
る。オペレータが光学式スキャナ３をバーコードパター
ン２上を走査（スキャン）することによって、発光ダイ
オード20aから放射された光はバーコードパターン２で
反射してフォトトランジスタ20bに入射する。反射光は
バーコードパターン２のスペース（白い部分）とバー
（黒い部分）による反射率の違いによってレベル差のあ
る電気信号としてフォトトランジスタ20bから出力され
て波形整形回路21に入力され、信号レベルの均一化およ
び外乱の除去等、TTLレベルに整形されて、エッジ検出
回路22に入力される。エッジ検出回路22は、バーコード
パターンの構成要素であるＷエレメント、Ｎエレメント
の立上りおよび立下りエッジを検出して、バーコードデ
コーダ23にシリアルなエッジ信号として出力する。バー
コードデコーダ23は、内蔵のタイマーによって上記エッ
ジ信号の間隔を計時してＷエレメントであるかＮエレメ
ントであるかの判定を行なう。さて、第５図のフローチ
ャートにもどって、バーコードデコーダ23は起動後、ま
ず、バーコードシンボルの開始を示すスタートマージン
68が有効な長さ（時間間隔）であるか否かを判定し、無
効であれば、この動作を繰返している。つまりこの状態
は、今読取っているバーコードパターンに所定のスター
トマージン68が確保されていないか、あるいはオペレー
タがまだ光学式スキャナ３をバーコードパターン２上を
スキャンしていないかのどちらかである。今、オペレー
タが光学式スキャナ３を操作しているとして、次のバー
／スペース長取込みにおいて、エッジ検出回路22から順
次入力されるバーもしくはスペースのパルス幅を計時
し、基準値と比較してＮエレメントおよびＷエレメント
のいずれにも属さない場合は最初の動作であるスタート
マージン有効？に戻る。このようにバー／スペースの１
つづつを有効か否かの判定をしつつ、最初のキャラクタ
がスタートキャラクタ69であるか否かを判定をし、無効
であれば、エラー情報出力E2の動作を経て最初の動作に
戻る。スタートキャラクタ69が有効な場合にはメッセー
ジ解読のルーチンに入る。まず、バー／スペース長取込
みにおいて、上述と同様にエレメンと幅をチェックし、
無効であればエラー情報出力E3,E5,E6の動作を経て最初
の動作に戻る。有効な場合は、各エレメントのロジック
値を決めて順次シフトし、９ビットになるまで、つまり
１つのキャラクタが形成されるまで上記動作を繰返す。
１キャラクタを検出すると、3of9Codeの特徴である９ビ
ット（９エレメント）中にＷにエレメントが３つあるか
否かを判定し、３つなければエラー情報出力E2′を経て
最初の動作に戻る。Ｗエレメントが３つあることが確認
されると、次にはストップキャラクタ72の判定を行な
い、ストップキャラクタ72が検出されると、データ出力
において、バーコードデータ８ビット並列信号（ｂ′）
を出力する。ストップキャラクタ72が未だ検出されない
場合は、内部にあるASCIIコード表を参照して入力デー
タに対応するASCIIコードに変換し、ストップキャラク
タ72が検出されるまで内部の出力バッファにキャラクタ
データを格納する。ただし、メッセージの文字数がチェ
ックサムキャラクタも含めて29文字を越えると、メッセ
ージ長すぎる？により排除され、エラー情報出力E4を経
て最初の動作に戻る。一方、図示していないが、バーコ
ードデコーダ23は、起動直後、初期化動作して８ビット
並列信号（ｂ′）を00Hとし、CPU17に対して出力準備中
であることを示す。そして最初の動作であるスタートマ
ージン有効？の段階に入り、その後、キャラクタデータ
格納において、上記出力バッファに格納したメッセージ
を順次データ出力において８ビット並列信号（ｂ′）と
して出力し、CPU17からの制御信号（ｃ−２）がＬレベ
ルになることによってバッファ回路24が動作状態にな
り、バーコードデータ出力（ｂ−１）として第３のI/O1
1を介してCPU17に転送される。

ここで、エラー情報出力E2,E3,E5,E6,E2′,E4の動作を
説明する。上記いずれかのエラーが検出されると、バー
コードデコーダ23は７ビットエラー情報信号（ｋ′）を
出力し、制御信号（ｃ−２）がＬレベルになるとエラー
情報信号（ｋ）がエラー表示回路26を駆動すると共に８
ビット並列信号（ｂ′）に所定のエラーコードを出力す
る。この出力を受けるエラー表示回路26は、エラー情報
出力E2,E2′においては発光ダイオード27bを点灯させ、
以下エラー情報出力E3,E5,E6,E4においてはそれぞれ発
光ダイオード27c,27e,27f,27dを点灯させる。そして、
エラーがなく正しくバーコードを読取った場合は、発光
ダイオード27gのみを駆動する７ビットエラー情報信号
（ｋ′）を出力する。この時、発光ダイオード27gが点
灯すると同時にインバータ30aを介してNANDゲート30をO
N状態にし発振回路29が動作状態になり発音体28を駆動
する。従って、本発明装置に接続されている変換器１
が、定格容量10［ｔ］、較正値3950［με］の荷重変換
器であるとして、今オペレータが操作パネルのキーボー
ド11aによってバーコード読取り動作を指定し、光学式
スキャナ３でバーコードパターン２上をスキャンし、正
しくバーコード情報を読取ったとすると、発音体28が鳴
り発光ダイオード27gが点灯してバーコード読取り完了
を示し、デジタル表示器16には、第４図の74〜77に示し
た表示が形成される。

次に、係数付加回路７の動作を説明する。CPU17は、上
述のようにバーコードデータ出力（ｂ−１）によるバー
コード情報を表示した後、係数算出の動作に移る（第７
図参照）。本実施例の前置増幅器６は、１［με］＝１［μＶ］なる出力信号（ｄ）を出力する
ので、上記変換器１の場合、上記出力信号（ｄ）、すな
わち係数付加回路７の入力電圧をEiとすると、A/D変換
回路８のアナログ最大入力電圧は10Vであるから、 Ei＝（3950×10^-6/10000）・Ｗ（１）が成立し、また、 Ei・Ａ＝10 （２）が成立つ、ただしＷは変換器１が受ける荷重である。式
（１），（２）より、係数付加回路７に要求される総合
利得Ａは、Ａ＝10000×10/3950×10^-6×Ｗ（３）となり、ここで定格容量としてＷ＝10［ｔ］を式（３）
に代入すると ∴A₁₀＝2532 （４）となり、定格容量10［ｔ］、較正値3950［με］の荷重
変換器１を較正するためには、係数付加回路７の総合利
得が2532倍になっていればよいことがわかる。従って、
CPU17は、上記式（１）〜（４）の演算を行ない、次に
第６図に示す制御データ信号のビット定義に従って第２
のI/O10を介して制御データ信号（ｆ）とラッチ信号
（ｅ）を係数付加回路７へ出力する。まず、制御データ
信号（ｆ）として00Hを出力し、ラッチ信号（ｅ）を瞬
時Ｈレベルにする。上記制御データ信号（ｆ）の上位ニ
ブル信号（ｆ−２）は選択部35のデコーダ45の入力端D₀
〜D₃に入力され、その出力端Y₀が選ばれ、ラッチ49は上
記ラッチ信号（ｅ）によってデコーダ45の出力端Y₀から
の出力をラッチし出力端Q₀の出力をＨレベルにする。一
方、下位ニブル信号（ｆ−１）はZero電圧挿入部33のデ
コーダ45の入力端D₀〜D₃に入力され出力端Y₀の出力がＨ
レベルになるが出力端Y₀は、どこにも接続されていない
ので、出力端Y₁〜Y₄の出力はＬレベルのままである。デ
コーダ49の出力端Q₀からの出力によってラッチ50がＬレ
ベルのデータをラッチするため、ラッチ50の各出力端Q₀
〜Q₃における出力は、すべてＬレベルを保持する。その
結果、アナログスイッチ39a〜39dは、すべて常閉接点Ｂ
が閉成されて演算増幅器41a〜41dの出力端が接続された
状態となる。つまり、上述の演算結果である式（４）の
A₁₀＝2532には０（Zero）が含まれていないので、Zero
電圧挿入部33は非動作状態に設定するのである。

次に、CPU17は、制御データ信号（ｆ）として12Hを出力
する。上位ニブル信号（ｆ−２）は、1Hであるからデコ
ーダ45の出力端Y₁の出力のみＨレベルになりラッチ信号
（ｅ）によってラッチ45の出力端Q₁のみがＨレベルに保
持される（尚、この時点で上記Q₀のＨレベルは解除され
る）。一方、2Hの値を有する下位ニブル信号（ｆ−１）
は、ラッチ48dによってラッチされ、このラッチ48dの出
力端Q₀の出力はＬレベル、出力端Q₁の出力はＨレベル、
同様に出力端Q₂およびQ₃の出力は、それぞれＬレベルに
保持される。その結果係数切換回路62d内において係数
「２」が設定される（詳しくは後述する）。以下、同様
の手順で、制御データ信号（ｆ）として、23H、35H、42
Hを出力して、10位から1000位までの係数をそれぞれ
「３」，「５」，「２」に設定する。さて、係数切換回
路62aの動作を詳しく説明すると、制御データ信号
（ｆ）として上記42Hが出力された場合、ラッチ48aの入
力端D₀〜D₃へ印加されるデータ信号がラッチされその出
力端Q₁の出力がＨレベルで出力端Q₀,Q₂,Q₃の各出力がＬ
レベルに保持される。その結果、アナログスイッチ38b
のみ閉成される。そこで、入力抵抗59は４［Ω］であ
り、帰還抵抗57aは8000［Ω］であるからこの1000位の
回路における利得をA₀とすると、A₀＝8000/4＝2000とな
り、以下同様100位の回路の利得をA₁、10位の回路の利
得をA₂、１位の回路の利得をA₃とすると、A₁＝500、A₂
＝30、A₃＝２となり、Zero電圧挿入部33は非動作状態な
ので、単なる反転加算器として動作し、A₀＋A₁＋A₂＋A₃
＝2532となる。

次に、CPU17は、桁移動部31を所定の状態に設定する
が、係数付加部32は、1000位〜１位までの４桁しか設定
できないので式（４）に示す演算結果が1000位〜１位の
４桁になっているか否かを判定し、４桁になるように桁
移動部31を設定する。因みに、較正値3950［με］の荷
重変換器において、定格容量がそれぞれ1000［ｔ］、10
0［ｔ］、10［ｔ］、１［ｔ］、100［kg］である場合、
係数付加回路７に要求される総合利得は式（１）〜式
（４）によって、それぞれ253164,25316,2532,253.2,2
5.32となるので、桁移動部31はそれぞれ0.01倍、0.1
倍、１倍、10倍、100倍に設定すればよいことになる。
従って、本実施例の場合は、１倍に設定するために制御
データ信号（ｆ）として52Hを係数付加回路７へ出力す
る。デコーダ45は、上位ニブル信号（ｆ−２）として5H
をデコードし、出力端Y₅の出力がＨレベルになり、ラッ
チ信号（ｅ）によってラッチ49の出力Q₅がＨレベルに保
持される。一方、下位ニブル信号（ｆ−１）として2Hが
デコーダ44でデコードされ、出力端Y₂がＨレベルになり
上記ラッチ49の出力Q₅の出力信号によりラッチ47の入力
信号がラッチされ、ラッチ47の出力端Q₂がＨレベルに保
持される。その結果、アナログスイッチ37cが閉成さ
れ、入力抵抗54が入力端子36と演算増幅器40の反転入力
端との間に接続される。この入力抵抗54と帰還抵抗51は
共に同じ抵抗値Ｒであるから利得が１の反転増幅器とし
て作動する。尚、反転部34は、利得が１の反転増幅器
で、係数付加回路７の入力信号と出力信号との極性を一
致させるためだけのものである。

上述のように係数付加回路７を設定した後、CPU17は、A
/D変換回路８に制御信号（ｊ）をもって、係数付加回路
７のアナログ出力信号（ｇ）をデジタル値に変換して８
ビット出力信号（ｉ）として出力するよう第１のI/O9を
介して指示する。A/D変換回路８は、応答信号（ｈ）を
もって変換終了をCPU17に告知し、CPU17は、その時の８
ビット出力信号を取込み、そのデータをデジタル表示器
16に表示する。その後、CPU17は、指示読取り動作に戻
り、オペレータの指示に従った上述の動作を繰返す。

上述のように本発明装置は、バーコードリーダ５を備え
ているので、従来例のように変換器に付された試験成績
表等から定格容量、較正値等をオペレータが目視によっ
て読取る必要がなく、また係数付加回路７をCPU17が自
動的に設定するので、較正のための基本操作が大幅に改
善され、特に専門知識を持たないオペレータにも容易に
較正・測定の操作が可能である。つまりオペレータが操
作すべきことは、測定もしくはバーコード読取りの指示
と、光学式スキャナ３をバーコードパターン２上でスキ
ャンすることのみであり、測定器の操作に神経を使うこ
となく、本来の目的である測定結果の分析等の作業に専
念することができ、測定・分析作業の効率化は図れる。

尚、本発明は、上述し且つ図面に示した実施例に限ら
ず、種々の変形実施が可能であることはいうまでもな
い。例えば、係数付加回路７の出力信号を外部に取出す
端子を設け、アナログ記録計、いわゆるペンレコーダ等
に接続することも可能であり、また内部においてメータ
等に接続し、アナログ表示させることも可能である。一
方、CPU17は、８ビットデータバスのものに限ることな
く、測定の精度、ユーザの要望等によって16ビット、４
ビットのものも可能であり、また第１のI/O9、第２のI/
O10、第３のI/O11を省略してデータバス12に直結するこ
とも可能である。

（ｅ）効果以上詳述したように、本発明によれば、物理量−電気量
変換器固有の較正値を含んだ個体情報が所定のコード規
則に従って変換されたバーコード（パターン）を予め当
該物理量−電気量変換器に直接または間接的に付してお
き、このバーコードを光学式スキャナで読取る操作をす
ることにより、バーコードデコーダが光学スキャナから
得られたバーコードキャラクタをコード規則に従って逆
変換して個体情報に含まれている較正値を解読し、係数
演算手段が制御手段の制御を受けてその解読された較正
値に対応する係数を算出しデジタル信号として係数付加
手段に出力し、係数付加手段としての可変利得増幅器が
制御手段の制御を受けて物理量−電気量変換器の出力信
号にその係数を乗ずるように利得を変化し、この係数付
加手段によって得られたアナログ信号をアナログ／デジ
タル変換手段がデジタル信号に変換し、表示手段がバー
コードに付された個体情報およびアナログ／デジタル変
換手段から出力される測定データ等を表示するように構
成したので、従来の較正装置の問題点とされていた、例
えば変換器に付されている試験成績表等より較正値等を
読取り、比較計算を行ったり、その読取った数値をスイ
ッチにより設定する手間がかかることおよび読取り誤り
が生じる虞れがあること、上記試験成績表等により極性
を知り、切換スイッチを該当する極性に設定し、次いで
測定レンジの設定およびメータをフルスケールに合わせ
るために、検波出力電圧を直流増幅器の外部操作可能な
可変抵抗器等を操作するといった煩雑な調整が必要であ
ること、当該装置に精通した者でなければ容易に操作が
できないこと、等の問題点を悉く解消することができ、
特にバーコードリーダで物理量−電気量変換器に付され
たバーコードを読取るだけの簡単な操作で、誤りなく迅
速に較正をすることができ、しかも較正値は、対応する
係数に変換し、物理量測定器の測定系内に挿入された可
変利得増幅器よりなる係数付加手段に転送してその利得
を変化させるように構成したので、部材の共通化による
コストアップの抑制が図られると共に多数の較正値を測
定することができ、その上、一般に大量に市販されてい
るバーコードリーダを読取り手段として採用可能にして
この面でもコストアップを最小限に抑制し得る較正装置
を提供することができる。

【図面の簡単な説明】

第１図は、本発明の一実施例の構成を示すブロック図、
第２図は、バーコードリーダの構成を示すブロック図、
第３図は、係数付加回路の一実施例を示す回路図、第４
図は、バーコードシンボルの構成図、第５図は、バーコ
ードデコーダの概略動作フローチャート、第６図は、制
御データ信号のビット定義を示した図、第７図は、本発
明装置全体の動作を説明をするための概略フローチャー
ト、第８図は、従来例の構成を示す回路図、第９図は、
第８図の回路を改善した他の従来例の構成を示す回路
図、第10図は、さらに改善を加えた他の従来例の構成を
示す回路図である。１……変換器、 1a……測定用ブリッジ、 1b……測定ブリッジ用電源、２……バーコードパターン、３……光学式スキャナ、４……バーコードデコーダ部、６……前置増幅器、７……係数付加回路、８……A/D変換回路、９……第１のI/O、 10……第２のI/O、 11……第３のI/O、 11a……キーボード、 12……８ビットデータバス、 13……16ビットアドレスバス、 14……制御信号線、 15……応答信号線、 16……デジタル表示器、 17……CPU、 18……ROM、 19……RAM、 20……光学センサ、 21……波形整形回路、 22……エッジ検出回路、 23……バーコードデコーダ、 24……バッファ回路、 25……ゲート回路、 26……エラー表示回路、 28……発音体、 31……桁移動部、 32……係数付加部、 33……Zero電圧挿入部、 34……反転部、 35……選択部、 37a〜37e,38a〜38d,39a〜39d……アナログスイッチ、 40,41a〜41d,42,43……演算増幅器、 44〜46……デコーダ、 47,48a〜48d,49,50……ラッチ、 62a〜62d……係数切換回路。

Claims

【特許請求の範囲】

【請求項１】荷重、圧力、変位、加速度、トルク、ひず
み、温度等の物理量を電気量に変換する物理量−電気量
変換器を用いて上記物理量を測定する物理量測定器にお
いて、上記物理量−電気量変換器固有の較正値を含んだ
個体情報が所定のコード規則に従って変換され当該物理
量−電気量変換器に直接または間接的に付されたバーコ
ードを、光学的に読取る光学式スキャナとこの光学式ス
キャナから得られたバーコードキャラクタを上記コード
規則に従って逆変換するバーコードデコーダよりなるバ
ーコードリーダと、このバーコードリーダによって得ら
れた個体情報に含まれている較正値に対応する係数を算
出する係数演算手段と、この係数演算手段から出力され
る係数をデジタル制御信号として受け、上記物理量−電
気量変換器の出力信号にその係数を乗ずるように利得が
上記係数によって制御される可変利得増幅器よりなる係
数付加手段と、この係数付加手段によって得られたアナ
ログ信号をデジタル信号に変換するアナログ／デジタル
変換手段と、上記係数演算手段に上記係数を算出させる
と共に算出された上記係数を上記係数付加手段に入力さ
せ上記物理量−電気量変換器の出力信号に上記係数を乗
ずるように上記係数付加手段を制御する制御手段と、こ
の制御手段から転送されるデータおよび上記アナログ／
デジタル変換手段から出力される測定データを表示する
表示手段とから構成されていることを特徴とする物理量
測定器における較正装置。