JPH076087A - フレームバッファのアクセス方法 - Google Patents
フレームバッファのアクセス方法Info
- Publication number
- JPH076087A JPH076087A JP5107021A JP10702193A JPH076087A JP H076087 A JPH076087 A JP H076087A JP 5107021 A JP5107021 A JP 5107021A JP 10702193 A JP10702193 A JP 10702193A JP H076087 A JPH076087 A JP H076087A
- Authority
- JP
- Japan
- Prior art keywords
- memory bank
- memory
- frame buffer
- display screen
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 10
- 101150076031 RAS1 gene Proteins 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 101150045048 Ras85D gene Proteins 0.000 description 6
- 230000005540 biological transmission Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Dram (AREA)
- Digital Computer Display Output (AREA)
- Memory System (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【構成】フレーム・バッファを２つのメモリバンク０，
１に細分し、各メモリバンク０，１ごとに交互に書込
み、読み出す方法において、表示画面を縦横格子状に分
割し、分割された各隣接する矩形領域ごとに異なるメモ
リバンク０，１を使用するようにした。例えば、表示画
面を横に描画するとき、縦に描画するとき、何れの場合
でも２つのメモリバンク０，１を交互に効率よく利用す
ることができるようになる。 【効果】従来と比べて描画のスピードを、最高２倍まで
上げることができ、ＣＡＤ等の分野で縦線、横線を多数
描画するような場合に効果的である。
１に細分し、各メモリバンク０，１ごとに交互に書込
み、読み出す方法において、表示画面を縦横格子状に分
割し、分割された各隣接する矩形領域ごとに異なるメモ
リバンク０，１を使用するようにした。例えば、表示画
面を横に描画するとき、縦に描画するとき、何れの場合
でも２つのメモリバンク０，１を交互に効率よく利用す
ることができるようになる。 【効果】従来と比べて描画のスピードを、最高２倍まで
上げることができ、ＣＡＤ等の分野で縦線、横線を多数
描画するような場合に効果的である。
Description
【０００１】
【産業上の利用分野】本発明は、画像データを格納する
フレーム・バッファを２つのメモリバンクに分割し、前
記フレームバッファへのアクセス要求信号に含まれてい
るアドレス情報に基づいていずれのメモリバンクのメモ
リセルにアクセスするかを決定し、この決定に基づい
て、当該メモリバンクのメモリセルに対してアクセスす
る方法に関するものである。
フレーム・バッファを２つのメモリバンクに分割し、前
記フレームバッファへのアクセス要求信号に含まれてい
るアドレス情報に基づいていずれのメモリバンクのメモ
リセルにアクセスするかを決定し、この決定に基づい
て、当該メモリバンクのメモリセルに対してアクセスす
る方法に関するものである。
【０００２】
【従来の技術】画像をＣＲＴ等に表示する場合、画像を
構成する画素信号を、まずビットマップメモリに格納す
る必要がある。ビットマップメモリは、フレーム・バッ
ファともいう。入出力バスを通してフレーム・バッファ
に入力された画像データは、フレーム・バッファの所定
の番地に書き込まれた後、一定のタイミングで読み出さ
れ、ＣＲＴ等の表示装置に送られ、ここにおいて、画像
が再現される。
構成する画素信号を、まずビットマップメモリに格納す
る必要がある。ビットマップメモリは、フレーム・バッ
ファともいう。入出力バスを通してフレーム・バッファ
に入力された画像データは、フレーム・バッファの所定
の番地に書き込まれた後、一定のタイミングで読み出さ
れ、ＣＲＴ等の表示装置に送られ、ここにおいて、画像
が再現される。
【０００３】前記フレーム・バッファの役割は、できる
だけ高速で大容量のデータを処理し、画像を忠実に再現
することである。ところで、従来より、フレーム・バッ
ファへのアクセスをするとき、フレーム・バッファを２
つの領域（メモリバンク）に細分し、各メモリバンクご
とに交互に書込み、読み出すというアクセス方法が採用
されていた。
だけ高速で大容量のデータを処理し、画像を忠実に再現
することである。ところで、従来より、フレーム・バッ
ファへのアクセスをするとき、フレーム・バッファを２
つの領域（メモリバンク）に細分し、各メモリバンクご
とに交互に書込み、読み出すというアクセス方法が採用
されていた。
【０００４】このメモリバンクと、ＣＲＴ上の表示画面
との対応は、図４のとおりであって、表示画面を一定間
隔ごとに縦割りして、それぞれをメモリバンク０又はメ
モリバンク１に対応させている。図５は、さらに詳細に
説明するための拡大図であり、表示画面上の画素は、横
ｎ画素（図５ではｎ＝８）ごとにメモリバンク０又はメ
モリバンク１に該当するように割り当てられている。
との対応は、図４のとおりであって、表示画面を一定間
隔ごとに縦割りして、それぞれをメモリバンク０又はメ
モリバンク１に対応させている。図５は、さらに詳細に
説明するための拡大図であり、表示画面上の画素は、横
ｎ画素（図５ではｎ＝８）ごとにメモリバンク０又はメ
モリバンク１に該当するように割り当てられている。
【０００５】図６は、前記フレーム・バッファの構造、
及びフレーム・バッファとバスコントローラとの接続状
態を説明するためのブロック図であり、フレーム・バッ
ファ１１は、メモリバンク０に対応する８つのメモリセ
ルＦＢ００−ＦＢ０７と、メモリバンク１に対応する８
つのメモリセルＦＢ０８−ＦＢ０ｆとで構成されてい
る。前記横８画素のそれぞれのデータは、フレーム・バ
ッファ１１の同じメモリバンクの８つのメモリセルに記
憶されることになる。
及びフレーム・バッファとバスコントローラとの接続状
態を説明するためのブロック図であり、フレーム・バッ
ファ１１は、メモリバンク０に対応する８つのメモリセ
ルＦＢ００−ＦＢ０７と、メモリバンク１に対応する８
つのメモリセルＦＢ０８−ＦＢ０ｆとで構成されてい
る。前記横８画素のそれぞれのデータは、フレーム・バ
ッファ１１の同じメモリバンクの８つのメモリセルに記
憶されることになる。
【０００６】バスコントローラ１２は、メモリセルＦＢ
００−ＦＢ０７に対して、全メモリセルの行アドレスを
指定する時に使う信号ＲＡＳ０、及び各メモリセルの列
アドレスを指定する時に使う信号ＣＡＳ０−７を送る線
と、具体的な行アドレスと列アドレスを指定するための
アドレス線と、データ線とを通して、メモリバンク０と
接続されている。また、バスコントローラ１２は、フレ
ーム・バッファ１１のメモリセルＦＢ０８−ＦＢ０ｆに
対して、全メモリセルの行アドレスを指定する時に使う
信号ＲＡＳ１、及び各メモリセルの列アドレスを指定す
る時に使う信号ＣＡＳ８−ｆを送る線と、具体的な行ア
ドレスと列アドレスを指定するためのアドレス線と、デ
ータ線とを通して、メモリバンク１と接続されている。
００−ＦＢ０７に対して、全メモリセルの行アドレスを
指定する時に使う信号ＲＡＳ０、及び各メモリセルの列
アドレスを指定する時に使う信号ＣＡＳ０−７を送る線
と、具体的な行アドレスと列アドレスを指定するための
アドレス線と、データ線とを通して、メモリバンク０と
接続されている。また、バスコントローラ１２は、フレ
ーム・バッファ１１のメモリセルＦＢ０８−ＦＢ０ｆに
対して、全メモリセルの行アドレスを指定する時に使う
信号ＲＡＳ１、及び各メモリセルの列アドレスを指定す
る時に使う信号ＣＡＳ８−ｆを送る線と、具体的な行ア
ドレスと列アドレスを指定するためのアドレス線と、デ
ータ線とを通して、メモリバンク１と接続されている。
【０００７】バスコントローラ１２の機能は次のとおり
である。すなわち、システムバスから画素ごとの画像デ
ータ（階調データ及びアドレスからなる）がシリアルに
送られてくると、バスコントローラ１２は、アドレスデ
ータを解読して、その画素が図４の中のいずれのメモリ
バンクに属すべきものかを決定する。もしメモリバンク
０に属すべきものであれば、信号ＲＡＳ０を発生し、か
つ、信号ＣＡＳ０−７を発生する。もしメモリバンク１
に属すべきものであれば、信号ＲＡＳ１を発生し、か
つ、信号ＣＡＳ８−ｆを発生する。信号ＲＡＳ０と信号
ＲＡＳ１は一度発生すればその後継続するのに対し、信
号ＣＡＳ０−７はメモリバンク０に属すべき画素データ
を受信している間のみ継続し、信号ＣＡＳ８−ｆはメモ
リバンク１に属すべき画素データを受信している間のみ
継続するようにされている。
である。すなわち、システムバスから画素ごとの画像デ
ータ（階調データ及びアドレスからなる）がシリアルに
送られてくると、バスコントローラ１２は、アドレスデ
ータを解読して、その画素が図４の中のいずれのメモリ
バンクに属すべきものかを決定する。もしメモリバンク
０に属すべきものであれば、信号ＲＡＳ０を発生し、か
つ、信号ＣＡＳ０−７を発生する。もしメモリバンク１
に属すべきものであれば、信号ＲＡＳ１を発生し、か
つ、信号ＣＡＳ８−ｆを発生する。信号ＲＡＳ０と信号
ＲＡＳ１は一度発生すればその後継続するのに対し、信
号ＣＡＳ０−７はメモリバンク０に属すべき画素データ
を受信している間のみ継続し、信号ＣＡＳ８−ｆはメモ
リバンク１に属すべき画素データを受信している間のみ
継続するようにされている。
【０００８】図７は、信号ＲＡＳ、信号ＣＡＳ、アドレ
ス信号等の送出のタイミングを示すチャートであり、Ｃ
ＲＴの表示画面上で横線を描く場合（図４参照）、すな
わちメモリバンク０とメモリバンク１とに交互に書込む
場合を示している。まず、ＲＡＳ０信号、ＲＡＳ１信号
がローイネーブルになり、メモリバンク０に書き込むの
か、メモリバンク１に書き込むのかに応じて、クロック
に対して互いに逆位相の信号ＣＡＳ０−７と、信号ＣＡ
Ｓ８−ｆが発生する。信号ＣＡＳ０−７がローイネーブ
ルになった時点で、指定されたメモリセルＦＢ００−Ｆ
Ｂ０７の指定されたアドレスにデータが書き込まれ、信
号ＣＡＳ８−ｆがローイネーブルになった時点で、指定
されたメモリセルＦＢ０８−ＦＢ０ｆの指定されたアド
レスにデータが書き込まれる。信号ＣＡＳ０−７と、信
号ＣＡＳ８−ｆとは、互いに逆位相なので、メモリバン
ク０への書込みと、メモリバンク１への書込みは交互に
行われることになるが、これは、図４において縦の領域
を次々通過しながら横線を描くようにしたからである。
ス信号等の送出のタイミングを示すチャートであり、Ｃ
ＲＴの表示画面上で横線を描く場合（図４参照）、すな
わちメモリバンク０とメモリバンク１とに交互に書込む
場合を示している。まず、ＲＡＳ０信号、ＲＡＳ１信号
がローイネーブルになり、メモリバンク０に書き込むの
か、メモリバンク１に書き込むのかに応じて、クロック
に対して互いに逆位相の信号ＣＡＳ０−７と、信号ＣＡ
Ｓ８−ｆが発生する。信号ＣＡＳ０−７がローイネーブ
ルになった時点で、指定されたメモリセルＦＢ００−Ｆ
Ｂ０７の指定されたアドレスにデータが書き込まれ、信
号ＣＡＳ８−ｆがローイネーブルになった時点で、指定
されたメモリセルＦＢ０８−ＦＢ０ｆの指定されたアド
レスにデータが書き込まれる。信号ＣＡＳ０−７と、信
号ＣＡＳ８−ｆとは、互いに逆位相なので、メモリバン
ク０への書込みと、メモリバンク１への書込みは交互に
行われることになるが、これは、図４において縦の領域
を次々通過しながら横線を描くようにしたからである。
【０００９】
【発明が解決しようとする課題】ところが、ＣＲＴの表
示画面上で縦線を描く場合（図４参照）、いずれかのメ
モリバンクにのみデータを書き込むことになる。すなわ
ち、バスコントローラ１２は、アドレスデータを解読し
ても、その画素がメモリバンク０に属すべき旨の決定を
行うのみである。したがって、ＲＡＳ１信号やＣＡＳ８
−ｆは、ディスエーブルの状態のままである。
示画面上で縦線を描く場合（図４参照）、いずれかのメ
モリバンクにのみデータを書き込むことになる。すなわ
ち、バスコントローラ１２は、アドレスデータを解読し
ても、その画素がメモリバンク０に属すべき旨の決定を
行うのみである。したがって、ＲＡＳ１信号やＣＡＳ８
−ｆは、ディスエーブルの状態のままである。
【００１０】そのときのタイムチャートは、図８のよう
になる。前のタイムチャートと比較すると、ＲＡＳ１信
号、信号ＣＡＳ８−ｆが発生しないので、本来メモリバ
ンク１への書込みが行われる時間にメモリバンク１への
書込みが行われていない。このことは、本来メモリバン
ク１への書込みをするためにとった時間が無駄になって
いるということを意味する。
になる。前のタイムチャートと比較すると、ＲＡＳ１信
号、信号ＣＡＳ８−ｆが発生しないので、本来メモリバ
ンク１への書込みが行われる時間にメモリバンク１への
書込みが行われていない。このことは、本来メモリバン
ク１への書込みをするためにとった時間が無駄になって
いるということを意味する。
【００１１】そこで、本発明の目的は、上述の技術的課
題を解決し、表示画面上で縦線を描く場合でも横線を描
く場合でも、２つのメモリバンクを交互に効率よく利用
することにより、迅速なアクセスができるフレームバッ
ファのアクセス方法を提供することである。
題を解決し、表示画面上で縦線を描く場合でも横線を描
く場合でも、２つのメモリバンクを交互に効率よく利用
することにより、迅速なアクセスができるフレームバッ
ファのアクセス方法を提供することである。
【００１２】
【課題を解決するための手段】前記の目的を達成するた
めの請求項１記載のフレームバッファのアクセス方法に
よれば、フレーム・バッファを２つのメモリバンクに細
分し、各メモリバンクごとに交互に書込み又は読み出す
場合に、メモリバンクと表示画面との対応が従来と異な
っている。すなわち、表示画面を縦横格子状に分割し、
分割された各隣接する矩形領域ごとに異なるメモリバン
クが対応している。
めの請求項１記載のフレームバッファのアクセス方法に
よれば、フレーム・バッファを２つのメモリバンクに細
分し、各メモリバンクごとに交互に書込み又は読み出す
場合に、メモリバンクと表示画面との対応が従来と異な
っている。すなわち、表示画面を縦横格子状に分割し、
分割された各隣接する矩形領域ごとに異なるメモリバン
クが対応している。
【００１３】
【作用】前記の方法によれば、表示画面を縦横格子状に
分割しているので、例えば、表示画面を横に描画すると
き、縦に描画するとき、何れの場合でも、２つのメモリ
バンクを交互に効率よく利用することができるようにな
る。
分割しているので、例えば、表示画面を横に描画すると
き、縦に描画するとき、何れの場合でも、２つのメモリ
バンクを交互に効率よく利用することができるようにな
る。
【００１４】
【実施例】以下実施例を示す添付図面によって詳細に説
明する。図１は、本発明に係るメモリバンクと、ＣＲＴ
上の表示画面との対応を示す図であって、表示画面を一
定間隔ごとに縦横に区画して、それぞれをメモリバンク
０又はメモリバンク１に対応させている。この実施例で
は、表示画面上の画素数が横２０４８、縦１０２４個あ
り、横８画素ごとにメモリバンクで区切られているもの
とする。したがって、表示画面上の１行に含まれるメモ
リバンク数は、２０４８÷８＝２５６個、表示画面上の
１列に存在するメモリバンク数は１０２４個である。
明する。図１は、本発明に係るメモリバンクと、ＣＲＴ
上の表示画面との対応を示す図であって、表示画面を一
定間隔ごとに縦横に区画して、それぞれをメモリバンク
０又はメモリバンク１に対応させている。この実施例で
は、表示画面上の画素数が横２０４８、縦１０２４個あ
り、横８画素ごとにメモリバンクで区切られているもの
とする。したがって、表示画面上の１行に含まれるメモ
リバンク数は、２０４８÷８＝２５６個、表示画面上の
１列に存在するメモリバンク数は１０２４個である。
【００１５】フレーム・バッファの構造、及びフレーム
・バッファとバスコントローラとの接続関係は、図６と
同様であるので、以下、図６に現れた符号をそのまま用
いる。１個の画像データを構成するビット列の構造は従
来用いられているのと同じく、図２のようになる。同図
では、Ａ０−Ａ３１の３２ビットの列を例示しており、
下から３桁は、メモリセルＦＢ００−ＦＢ０７又はメモ
リセルＦＢ０８−ＦＢ０ｆの指定アドレスになってい
る。前述したように、表示画面上の横８画素のそれぞれ
のデータは、フレーム・バッファ１１のメモリセルＦＢ
００−ＦＢ０７又はメモリセルＦＢ０８−ＦＢ０ｆにそ
れぞれ記憶されるので、下から３桁は、表示画面上の横
８画素の指定ビットともなるものである。
・バッファとバスコントローラとの接続関係は、図６と
同様であるので、以下、図６に現れた符号をそのまま用
いる。１個の画像データを構成するビット列の構造は従
来用いられているのと同じく、図２のようになる。同図
では、Ａ０−Ａ３１の３２ビットの列を例示しており、
下から３桁は、メモリセルＦＢ００−ＦＢ０７又はメモ
リセルＦＢ０８−ＦＢ０ｆの指定アドレスになってい
る。前述したように、表示画面上の横８画素のそれぞれ
のデータは、フレーム・バッファ１１のメモリセルＦＢ
００−ＦＢ０７又はメモリセルＦＢ０８−ＦＢ０ｆにそ
れぞれ記憶されるので、下から３桁は、表示画面上の横
８画素の指定ビットともなるものである。
【００１６】第４桁は表示画面上の横８画素がメモリバ
ンク０に入っているかメモリバンク１に入っているかの
区別を示すビット、すなわちメモリバンク識別のための
ビットになっている。図３は、表示画面上の各画素につ
いて、下から４桁の数値を記入したものである。第４桁
の数値が０か１かによって、メモリバンク０かメモリバ
ンク１かの識別ができることがわかる。
ンク０に入っているかメモリバンク１に入っているかの
区別を示すビット、すなわちメモリバンク識別のための
ビットになっている。図３は、表示画面上の各画素につ
いて、下から４桁の数値を記入したものである。第４桁
の数値が０か１かによって、メモリバンク０かメモリバ
ンク１かの識別ができることがわかる。
【００１７】第１２桁のビットは、表示画面上の行を表
わすビットとなっている。なぜなら、表示画面上のビッ
トが左上から右上まで２０４８個続くと、１１桁までが
一杯になり、１行下の左端に来ると第１２桁が繰り上が
るからである。以上のことから、 (1) 第４桁Ａ３＝０，第１２桁Ａ１２＝０：メモリバン
ク０ (2) 第４桁Ａ３＝１，第１２桁Ａ１２＝０：メモリバン
ク１ (3) 第４桁Ａ３＝０，第１２桁Ａ１２＝１：メモリバン
ク０ (4) 第４桁Ａ３＝１，第１２桁Ａ１２＝１：メモリバン
ク１ という判定ができる。
わすビットとなっている。なぜなら、表示画面上のビッ
トが左上から右上まで２０４８個続くと、１１桁までが
一杯になり、１行下の左端に来ると第１２桁が繰り上が
るからである。以上のことから、 (1) 第４桁Ａ３＝０，第１２桁Ａ１２＝０：メモリバン
ク０ (2) 第４桁Ａ３＝１，第１２桁Ａ１２＝０：メモリバン
ク１ (3) 第４桁Ａ３＝０，第１２桁Ａ１２＝１：メモリバン
ク０ (4) 第４桁Ａ３＝１，第１２桁Ａ１２＝１：メモリバン
ク１ という判定ができる。
【００１８】バスコントローラ１２は、システムバスか
ら画素ごとの画像データがシリアルに送られてくると、
そのアドレスデータの第４桁Ａ３と、第１２桁に基づい
て上の判定を行い、その画素がいずれのメモリバンクに
属すべきものかを決定する。さらに、次の画素について
も、その画素がいずれのメモリバンクに属すべきものか
を決定する。
ら画素ごとの画像データがシリアルに送られてくると、
そのアドレスデータの第４桁Ａ３と、第１２桁に基づい
て上の判定を行い、その画素がいずれのメモリバンクに
属すべきものかを決定する。さらに、次の画素について
も、その画素がいずれのメモリバンクに属すべきものか
を決定する。
【００１９】このようにして、連続する２つの画素につ
いてメモリバンクが特定されるので、次の４つのケース
が考えられる。 前の画素：メモリバンク０、今の画素：メモリバン
ク０ 前の画素：メモリバンク０、今の画素：メモリバン
ク１ 前の画素：メモリバンク１、今の画素：メモリバン
ク０ 前の画素：メモリバンク１、今の画素：メモリバン
ク１ 本実施例では、次のようにしてＣＡＳ信号を出すかどう
かを決定する。
いてメモリバンクが特定されるので、次の４つのケース
が考えられる。 前の画素：メモリバンク０、今の画素：メモリバン
ク０ 前の画素：メモリバンク０、今の画素：メモリバン
ク１ 前の画素：メモリバンク１、今の画素：メモリバン
ク０ 前の画素：メモリバンク１、今の画素：メモリバン
ク１ 本実施例では、次のようにしてＣＡＳ信号を出すかどう
かを決定する。
【００２０】の場合：ＣＡＳ０−７イネーブル、ＣＡ
Ｓ８−ｆディスエーブル の場合：ＣＡＳ０−７イネーブル、ＣＡＳ８−ｆイネ
ーブル の場合：ＣＡＳ０−７イネーブル、ＣＡＳ８−ｆイネ
ーブル の場合：ＣＡＳ０−７ディスエーブル、ＣＡＳ８−ｆ
イネーブル このようにすることによって、次のような結果が得られ
る。
Ｓ８−ｆディスエーブル の場合：ＣＡＳ０−７イネーブル、ＣＡＳ８−ｆイネ
ーブル の場合：ＣＡＳ０−７イネーブル、ＣＡＳ８−ｆイネ
ーブル の場合：ＣＡＳ０−７ディスエーブル、ＣＡＳ８−ｆ
イネーブル このようにすることによって、次のような結果が得られ
る。
【００２１】ＣＲＴの表示画面上で横線を描く場合（図
１参照）は、又はのケースになるので、ＣＡＳ０−
７もイネーブルになりＣＡＳ８−ｆもイネーブルにな
る。したがって、メモリバンク０への書込みとメモリバ
ンク１への書込みとが交互に続く。また、ＣＲＴの表示
画面上で縦線を描く場合（図１参照）も、やはり又は
のケースになるので、メモリバンク０への書込みとメ
モリバンク１への書込みとが交互に続く。
１参照）は、又はのケースになるので、ＣＡＳ０−
７もイネーブルになりＣＡＳ８−ｆもイネーブルにな
る。したがって、メモリバンク０への書込みとメモリバ
ンク１への書込みとが交互に続く。また、ＣＲＴの表示
画面上で縦線を描く場合（図１参照）も、やはり又は
のケースになるので、メモリバンク０への書込みとメ
モリバンク１への書込みとが交互に続く。
【００２２】したがって、従来の例で説明したように、
表示画面上で縦線を描く場合いずれかのメモリバンクに
のみ書込まれるのと比較して、２倍のスピードでデータ
を処理でき、描画できることになる。なお、本実施例で
は、の場合メモリバンク０への書込みのみが続き、
の場合メモリバンク１への書込みのみが続くという欠点
があるが、これらのケースは、図１において斜めに描画
する場合に該当する。このようなケースは通常稀にしか
現れないので、このために処理が部分的に遅れても、全
体としての処理速度はさほど低下しないので、問題とな
らない。
表示画面上で縦線を描く場合いずれかのメモリバンクに
のみ書込まれるのと比較して、２倍のスピードでデータ
を処理でき、描画できることになる。なお、本実施例で
は、の場合メモリバンク０への書込みのみが続き、
の場合メモリバンク１への書込みのみが続くという欠点
があるが、これらのケースは、図１において斜めに描画
する場合に該当する。このようなケースは通常稀にしか
現れないので、このために処理が部分的に遅れても、全
体としての処理速度はさほど低下しないので、問題とな
らない。
【００２３】以上の実施例では、表示画面が、横２０４
８画素、縦１０２４画素であり、横８画素ごとにメモリ
バンクで区切られているものとしたが、このサイズに限
られるものではない。このサイズ以外の場合でも発明の
実施ができることはいうまでもない。ただし、サイズが
変化すれば、図２のに示したメモリバンク識別ビットの
位置も変わってくる。
８画素、縦１０２４画素であり、横８画素ごとにメモリ
バンクで区切られているものとしたが、このサイズに限
られるものではない。このサイズ以外の場合でも発明の
実施ができることはいうまでもない。ただし、サイズが
変化すれば、図２のに示したメモリバンク識別ビットの
位置も変わってくる。
【００２４】
【発明の効果】以上のように本発明のフレームバッファ
のアクセス方法によれば、フレーム・バッファを２つの
メモリバンクに細分し、各メモリバンクごとに交互に書
込み、読み出す場合に、表示画面を縦横格子状に分割
し、分割された各隣接する矩形領域ごとに異なるメモリ
バンクを使用するようにしたので、例えば、表示画面を
横に描画するとき、縦に描画するとき、何れの場合で
も、２つのメモリバンクを交互に効率よく利用すること
ができるようになる。したがって、従来と比べて描画の
スピードを、最高２倍まで上げることができ、ＣＡＤ等
の分野で縦線、横線を多数描画するような場合に効果的
である。
のアクセス方法によれば、フレーム・バッファを２つの
メモリバンクに細分し、各メモリバンクごとに交互に書
込み、読み出す場合に、表示画面を縦横格子状に分割
し、分割された各隣接する矩形領域ごとに異なるメモリ
バンクを使用するようにしたので、例えば、表示画面を
横に描画するとき、縦に描画するとき、何れの場合で
も、２つのメモリバンクを交互に効率よく利用すること
ができるようになる。したがって、従来と比べて描画の
スピードを、最高２倍まで上げることができ、ＣＡＤ等
の分野で縦線、横線を多数描画するような場合に効果的
である。
【図１】本発明に係るメモリバンクと、ＣＲＴ上の表示
画面との対応を示す図である。
画面との対応を示す図である。
【図２】１個の画像データを構成するビット列の構造を
示す図である。
示す図である。
【図３】表示画面上の各画素について、説明のため下か
ら４桁の数値を記入した図である。
ら４桁の数値を記入した図である。
【図４】従来における、メモリバンクとＣＲＴ上の表示
画面との対応を示す図である。
画面との対応を示す図である。
【図５】従来における、メモリバンクとＣＲＴ上の表示
画面との対応をさらに詳細に説明するための拡大図であ
る。
画面との対応をさらに詳細に説明するための拡大図であ
る。
【図６】フレーム・バッファの構造、及びフレーム・バ
ッファとバスコントローラとの接続状態を説明するため
のブロック図である。
ッファとバスコントローラとの接続状態を説明するため
のブロック図である。
【図７】信号ＲＡＳ、信号ＣＡＳ、アドレス信号等の送
出のタイミングを示す波形図である。
出のタイミングを示す波形図である。
【図８】ＣＲＴの表示画面上で縦線を描く場合の、信号
ＲＡＳ、信号ＣＡＳ、アドレス信号等の送出のタイミン
グを示す波形図である。
ＲＡＳ、信号ＣＡＳ、アドレス信号等の送出のタイミン
グを示す波形図である。
１１ フレーム・バッファ １２ バスコントローラ ＦＢ００−ＦＢ０ｆ メモリセル
Claims (1)
- 【請求項１】画像データを格納するフレーム・バッファ
を２つのメモリバンクに分割し、 バスコントローラが前記フレームバッファへのアクセス
要求信号を受けると、このアクセス要求信号に含まれて
いるアドレス情報に基づいていずれのメモリバンクのメ
モリセルにアクセスするかを決定し、この決定に基づい
て、当該メモリバンクのメモリセルに対して、メモリセ
ルの行アドレスを指定する時に使う信号、及び列アドレ
スを指定する時に使う信号、並びにメモリセルの行アド
レスと列アドレスを指定するためのアドレス信号を送り
出すフレームバッファのアクセス方法において、 前記アクセス要求信号に含まれているいずれのメモリバ
ンクのメモリセルにアクセスするかを決定するためのア
ドレス情報が、表示画面を縦横格子状に分割し、分割さ
れた各隣接する矩形領域ごとに異なるメモリバンクにア
クセスすることを指示する情報を含むことを特徴とする
フレームバッファのアクセス方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5107021A JPH076087A (ja) | 1993-05-07 | 1993-05-07 | フレームバッファのアクセス方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5107021A JPH076087A (ja) | 1993-05-07 | 1993-05-07 | フレームバッファのアクセス方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH076087A true JPH076087A (ja) | 1995-01-10 |
Family
ID=14448510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5107021A Pending JPH076087A (ja) | 1993-05-07 | 1993-05-07 | フレームバッファのアクセス方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH076087A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006099447A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | メモリマッピング方法及びメモリインターフェイス回路 |
| KR100660610B1 (ko) * | 1998-07-30 | 2006-12-22 | 제너시스 마이크로칩 인코포레이티드 | 디지털영상데이터의 저장 및 복구를 위한 방법 및 장치 |
-
1993
- 1993-05-07 JP JP5107021A patent/JPH076087A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100660610B1 (ko) * | 1998-07-30 | 2006-12-22 | 제너시스 마이크로칩 인코포레이티드 | 디지털영상데이터의 저장 및 복구를 위한 방법 및 장치 |
| JP2006099447A (ja) * | 2004-09-29 | 2006-04-13 | Sony Corp | メモリマッピング方法及びメモリインターフェイス回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0737956B1 (en) | Frame memory device for graphics | |
| US4663619A (en) | Memory access modes for a video display generator | |
| EP0101716A1 (en) | Video computing system with automatically refreshed memory | |
| US5621866A (en) | Image processing apparatus having improved frame buffer with Z buffer and SAM port | |
| JPS6049391A (ja) | ラスタ走査表示システム | |
| US4935880A (en) | Method of tiling a figure in graphics rendering system | |
| JP3464621B2 (ja) | バンク可変メモリ | |
| US5052046A (en) | Image processing method and apparatus therefor | |
| JPH076087A (ja) | フレームバッファのアクセス方法 | |
| JP2737898B2 (ja) | ベクトル描画装置 | |
| JPS58211186A (ja) | 分割画面表示制御方式 | |
| JP3646839B2 (ja) | デジタルオシロスコープ | |
| JPS60163080A (ja) | 画像縮小表示処理方式 | |
| JPS5872990A (ja) | カラ−図形発生方式 | |
| JPS58136093A (ja) | 表示制御装置 | |
| JP2633251B2 (ja) | 画像メモリ素子 | |
| JPS61190624A (ja) | グラフイツク表示画面のハ−ドコピ−方式 | |
| JPS58129473A (ja) | メモリ制御方式 | |
| JPH08202324A (ja) | 画像データ記憶制御装置 | |
| JPH10162131A (ja) | 画像処理装置 | |
| JP2005196361A (ja) | データ格納装置、データ格納制御装置、データ格納制御方法及びデータ格納制御プログラム | |
| JPH0337025Y2 (ja) | ||
| JPH05234370A (ja) | 画像メモリのデータ転送方法 | |
| JPH0316037B2 (ja) | ||
| JPH07198825A (ja) | 探知信号補間装置 |