JPH0337025Y2 - - Google Patents
Info
- Publication number
- JPH0337025Y2 JPH0337025Y2 JP1984195066U JP19506684U JPH0337025Y2 JP H0337025 Y2 JPH0337025 Y2 JP H0337025Y2 JP 1984195066 U JP1984195066 U JP 1984195066U JP 19506684 U JP19506684 U JP 19506684U JP H0337025 Y2 JPH0337025 Y2 JP H0337025Y2
- Authority
- JP
- Japan
- Prior art keywords
- resolution
- resolution screen
- display
- screen
- low
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Digital Computer Display Output (AREA)
- Editing Of Facsimile Originals (AREA)
Description
【考案の詳細な説明】
産業上の利用分野
本考案はコンピユータのグラフイツク表示など
を行う画像表示装置に関し、もつと詳しくはグラ
フイツク表示の低解像画面と、高解像画面とを切
り換えることのできる画像表示装置に関する。
を行う画像表示装置に関し、もつと詳しくはグラ
フイツク表示の低解像画面と、高解像画面とを切
り換えることのできる画像表示装置に関する。
背景技術
コンピユータで処理されたグラフイツク画面を
陰極線管で表示するとき、そのドツト密度によつ
て低解像度画面と高解像度画面とが構成される。
低解像度画面の場合は、たとえば横640ドツト、
縦200ドツトの画面構成となり、高解像度画面の
場合は横640ドツトと縦400ドツトの画面構成とな
る。低解像度画面において８色のカラー表示を行
うには、その画像データをストアするグラフイツ
クビデオRAM（ランダムアクセスメモリ）の容
量は48kバイト必要であり、高解像度画面におい
て８色のカラー表示を行うにはその画像データを
ストアすることができるグラフイクビデオRAM
の容量は96kバイト必要となる。しかし、コンピ
ユータに８ビツトCPU（中央処理装置）を用いる
と、そのCPUは基本的に64kバイト分のアドレス
空間しか有さないので、高解像度画面の画像デー
タをストアするための容量96kバイトのグラフイ
ツクビデオRAMのアドレスを発生することがで
きない。
陰極線管で表示するとき、そのドツト密度によつ
て低解像度画面と高解像度画面とが構成される。
低解像度画面の場合は、たとえば横640ドツト、
縦200ドツトの画面構成となり、高解像度画面の
場合は横640ドツトと縦400ドツトの画面構成とな
る。低解像度画面において８色のカラー表示を行
うには、その画像データをストアするグラフイツ
クビデオRAM（ランダムアクセスメモリ）の容
量は48kバイト必要であり、高解像度画面におい
て８色のカラー表示を行うにはその画像データを
ストアすることができるグラフイクビデオRAM
の容量は96kバイト必要となる。しかし、コンピ
ユータに８ビツトCPU（中央処理装置）を用いる
と、そのCPUは基本的に64kバイト分のアドレス
空間しか有さないので、高解像度画面の画像デー
タをストアするための容量96kバイトのグラフイ
ツクビデオRAMのアドレスを発生することがで
きない。
考案が解決しようとする問題点
上述したように、８ビツトCPUには基本的に
64kバイト分のアドレス空間しかないので、96k
バイト分のデータを８ビツトCPUでアクセスす
るためには、同一のアドレスを有する48kバイト
の容量を有するメモリを２つ用意し、いわゆるバ
ンク切り換えによつて行なわなければならない。
64kバイト分のアドレス空間しかないので、96k
バイト分のデータを８ビツトCPUでアクセスす
るためには、同一のアドレスを有する48kバイト
の容量を有するメモリを２つ用意し、いわゆるバ
ンク切り換えによつて行なわなければならない。
このようなバンク切換えによつて高解像度画面
表示を行うグラフイクビデオRAMの構成は、た
とえば、特開昭58−62686号公報に開示されてい
る。この先行技術においては、アドレス信号の下
位ビツトによつてメモリバンクのうちの１つのメ
モリを選択する。したがつて、低解像度画面の表
示を行うときには、高解像度表示画面のときより
もアドレス信号のビツト数を少なくすることがで
きるけれども、その下位ビツトによつてバンク切
換えが行われ、異なるアドレスに複数の低解像度
画面用の表示内容がストアされることになるの
で、同一アドレスで複数の低解像度画面を切換え
ることができない。
表示を行うグラフイクビデオRAMの構成は、た
とえば、特開昭58−62686号公報に開示されてい
る。この先行技術においては、アドレス信号の下
位ビツトによつてメモリバンクのうちの１つのメ
モリを選択する。したがつて、低解像度画面の表
示を行うときには、高解像度表示画面のときより
もアドレス信号のビツト数を少なくすることがで
きるけれども、その下位ビツトによつてバンク切
換えが行われ、異なるアドレスに複数の低解像度
画面用の表示内容がストアされることになるの
で、同一アドレスで複数の低解像度画面を切換え
ることができない。
本考案の目的は、低解像度画面を表示するとき
は、高解像度画面表示のときと同一のアドレス
で、複数の画面を切換えて表示することができる
画像表示装置を提供することである。
は、高解像度画面表示のときと同一のアドレス
で、複数の画面を切換えて表示することができる
画像表示装置を提供することである。
問題点を解決するための手段
本考案は、キヤラクタ毎に個別的に対応する複
数の表示領域を有し、各表示領域は個別的にアド
レス指定され、複数の表示領域によつて画像を表
示し、各表示領域が予め定める本数の走査線で表
示される低解像度画面による表示と、各表示領域
が低解像度画面の２倍の本数の走査線で表示され
る高解像度画面による表示とを切換え可能な表示
手段６と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第１メモリ４と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第２メモリ５と、 前記表示領域をアドレス指定するためのキヤラ
クタ毎のアドレス信号MA０〜MA１０を前記第
１および第２メモリ４，５に与え、前記各表示領
域を低解像度画面によつて表示するための走査線
を指定するラスターアド信号RA０〜RA２と、
前記各表示領域を高解像度画面によつて表示する
ための走査線を指定するラスターアドレス信号
RAS０〜RAS３と、低解像度画面または高解像
度画面を切換えるための解像度切換え信号SSと、
低解像度画面の表示内容を切換えるためのバンク
切換え信号BAとを導出する信号発生手段１と、 前記信号発生手段１からの低解像度画面のラス
ターアドレス信号RA０〜RA２、高解像度画面
の最下位ビツトのラスターアドレス信号RAS０
を除いた残余のラスターアドレス信号RAS１〜
RAS３、および解像度切換え信号SSに応答し、
解像度切換え信号SSが低解像度画面に切換えら
れているとき、低解像度画面のラスターアドレス
信号RA０〜RA２を第１および第２メモリ４，
５に与え、解像度切換え信号SSが高解像度画面
に切換えられているとき、高解像度画面の前記残
余のラスターアドレス信号RAS１〜RAS３を第
１および第２メモリ４，５に与える第１切換え手
段３と、 前記信号発生手段１からのバンク切換え信号
BA、高解像度画面の最下位ビツトのラスターア
ドレス信号RAS０、および解像度切換え信号SS
に応答し、解像度切換え信号SSが低解像度画面
に切換えられているとき、バンク切換え信号によ
つて第１メモリ４または第２メモリ５を切換え、
解像度切換え信号SSが高解像度画面に切換えら
れているとき、最下位ビツトのラスターアドレス
信号RAS０によつて第１メモリ４または第２メ
モリ５を切換え、このようにして第１または第２
メモリ４，５のストア内容を読出して表示手段６
によつて表示させる第２切換手段２，Ｇとを含む
ことを特徴とする画像表示装置である。
数の表示領域を有し、各表示領域は個別的にアド
レス指定され、複数の表示領域によつて画像を表
示し、各表示領域が予め定める本数の走査線で表
示される低解像度画面による表示と、各表示領域
が低解像度画面の２倍の本数の走査線で表示され
る高解像度画面による表示とを切換え可能な表示
手段６と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第１メモリ４と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第２メモリ５と、 前記表示領域をアドレス指定するためのキヤラ
クタ毎のアドレス信号MA０〜MA１０を前記第
１および第２メモリ４，５に与え、前記各表示領
域を低解像度画面によつて表示するための走査線
を指定するラスターアド信号RA０〜RA２と、
前記各表示領域を高解像度画面によつて表示する
ための走査線を指定するラスターアドレス信号
RAS０〜RAS３と、低解像度画面または高解像
度画面を切換えるための解像度切換え信号SSと、
低解像度画面の表示内容を切換えるためのバンク
切換え信号BAとを導出する信号発生手段１と、 前記信号発生手段１からの低解像度画面のラス
ターアドレス信号RA０〜RA２、高解像度画面
の最下位ビツトのラスターアドレス信号RAS０
を除いた残余のラスターアドレス信号RAS１〜
RAS３、および解像度切換え信号SSに応答し、
解像度切換え信号SSが低解像度画面に切換えら
れているとき、低解像度画面のラスターアドレス
信号RA０〜RA２を第１および第２メモリ４，
５に与え、解像度切換え信号SSが高解像度画面
に切換えられているとき、高解像度画面の前記残
余のラスターアドレス信号RAS１〜RAS３を第
１および第２メモリ４，５に与える第１切換え手
段３と、 前記信号発生手段１からのバンク切換え信号
BA、高解像度画面の最下位ビツトのラスターア
ドレス信号RAS０、および解像度切換え信号SS
に応答し、解像度切換え信号SSが低解像度画面
に切換えられているとき、バンク切換え信号によ
つて第１メモリ４または第２メモリ５を切換え、
解像度切換え信号SSが高解像度画面に切換えら
れているとき、最下位ビツトのラスターアドレス
信号RAS０によつて第１メモリ４または第２メ
モリ５を切換え、このようにして第１または第２
メモリ４，５のストア内容を読出して表示手段６
によつて表示させる第２切換手段２，Ｇとを含む
ことを特徴とする画像表示装置である。
作 用
本考案に従えば、表示手段はキヤラクタ毎に個
別的に対応する表示領域を有し、各表示領域は個
別的にアドレス指定される。表示手段は、複数の
表示領域によつて画像を表示する。低解像度画面
による表示では、各表示領域が予め定める本数の
走査線で表示される。高解像度画面では、低解像
度画面の２倍の本数の走査線で各表示領域が表示
される。低解像度画面による表示と高解像度画面
による表示とは切換え可能である。第１および第
２メモリには、表示手段によつて表示すべき内容
がキヤラクタ毎に表示領域に対応するアドレスに
それぞれストアされる。表示領域をアドレス指定
するためのキヤラクタ毎のアドレス信号は、信号
発生手段によつて導出され、第１および第２メモ
リに与えられる。信号発生手段は、各表示領域を
低解像度画面によつて表示するための走査線を指
定するラスターアドレス信号と、各表示領域を高
解像度画面によつて表示するための走査線を指定
するラスターアドレス信号と、低解像度画面また
は高解像度画面を切換えるための解像度切換え信
号と、低解像度画面の表示内容を切換えるための
バンク切換え信号とを導出する。解像度切換え信
号が低解像度画面に切換えられているとき、低解
像度画面のラスターアドレス信号が第１および第
２メモリに与えられ、バンク切換え信号によつて
表示手段からストア内容が表示されるメモリの切
換えが行われる。解像度切換え信号が高解像度画
面に切換えられているとき、高解像度画面のラス
ターアドレス信号の最下位ビツトによつてストア
内容が表示される第１または第２メモリの切換え
が行われ、残余のラスターアドレス信号が第１お
よび第２メモリに与えられる。したがつて、低解
像度のときはバンク切換え信号による第１メモリ
または第２メモリの切換えが可能であり、高解像
度のときは第１メモリおよび第２メモリのストア
内容が交互に表示手段によつて表示される。しか
も低解像度画面においては、同一の表示領域に対
して、バンク切換えによつて第１メモリまたは第
２メモリからのストア内容を表示することができ
る。
別的に対応する表示領域を有し、各表示領域は個
別的にアドレス指定される。表示手段は、複数の
表示領域によつて画像を表示する。低解像度画面
による表示では、各表示領域が予め定める本数の
走査線で表示される。高解像度画面では、低解像
度画面の２倍の本数の走査線で各表示領域が表示
される。低解像度画面による表示と高解像度画面
による表示とは切換え可能である。第１および第
２メモリには、表示手段によつて表示すべき内容
がキヤラクタ毎に表示領域に対応するアドレスに
それぞれストアされる。表示領域をアドレス指定
するためのキヤラクタ毎のアドレス信号は、信号
発生手段によつて導出され、第１および第２メモ
リに与えられる。信号発生手段は、各表示領域を
低解像度画面によつて表示するための走査線を指
定するラスターアドレス信号と、各表示領域を高
解像度画面によつて表示するための走査線を指定
するラスターアドレス信号と、低解像度画面また
は高解像度画面を切換えるための解像度切換え信
号と、低解像度画面の表示内容を切換えるための
バンク切換え信号とを導出する。解像度切換え信
号が低解像度画面に切換えられているとき、低解
像度画面のラスターアドレス信号が第１および第
２メモリに与えられ、バンク切換え信号によつて
表示手段からストア内容が表示されるメモリの切
換えが行われる。解像度切換え信号が高解像度画
面に切換えられているとき、高解像度画面のラス
ターアドレス信号の最下位ビツトによつてストア
内容が表示される第１または第２メモリの切換え
が行われ、残余のラスターアドレス信号が第１お
よび第２メモリに与えられる。したがつて、低解
像度のときはバンク切換え信号による第１メモリ
または第２メモリの切換えが可能であり、高解像
度のときは第１メモリおよび第２メモリのストア
内容が交互に表示手段によつて表示される。しか
も低解像度画面においては、同一の表示領域に対
して、バンク切換えによつて第１メモリまたは第
２メモリからのストア内容を表示することができ
る。
実施例
第１図は、本考案の一実施例の画像表示装置の
構成を示すブロツク図である。この実施例では１
キヤラクタを表示するための走査線の数は低解像
度画面においては８本であり、高解像度画面にお
いては16本である。そのため低解像度画面におい
てはラスターアドレスは３ビツト必要であり、高
解像度画面の場合はラスターアドレスは４ビツト
必要となる。この画像表示装置には、８ビツト
CPUを含む信号発生手段である処理回路１と、
与えられたデータを選択して出力するデータセレ
クタ２，３と、第１メモリであるバンク０のグラ
フイクビデオRAM４と、第２メモリであるバン
ク１のグラフイクビデオRAM５と、入力される
画像データに従つて画像を表示する表示手段６と
が備えられている。データセレクタ２は、グラフ
イクビデオRAM４，５にストアされた画像デー
タを読み出すとき、そのどちらか一方を選択する
バンク切り換えために備えられている。データセ
レクタ２の入力端子Ａ１には、処理回路１からバ
ンク切り換え信号BAが入力され、その入力端子
Ｂ１には高解像度画面のラスターアドレスRAS
０〜３の４ビツトのうち最下位ビツトRAS０が
入力される。表示画面の解像度によつてハイレベ
ルかまたはローレベルの信号となる解像度切り換
え信号SSが選択端子Ｓ１に入力され、ローレベ
ルかハイレベルかによつて端子Ａ１に入力された
バンク切り換え信号と端子Ｂ１に入力された前記
最下位ビツトRAS０のうちどちらか一方が選択
されて出力端子Ｙ１から導出される。第１切換え
手段であるデータセレクタ３には入力端子Ａ２に
処理回路１から低解像度画面のラスターアドレス
RA０〜RA２が入力され、入力端子Ｂ２には処
理回路１から高解像度画面のラスターアドレス
RAS０〜RAS３のうち最下位ビツトRAS０を除
く。ビツトRAS１〜RAS３が入力される。この
データセレクタ３の選択端子Ｓ２には前記解像度
切り換え信号SSが入力され、この信号がハイレ
ベルかローレベルかであるかによつて入力端子Ａ
２に与えられたラスターアドレスRA０〜RA２
と入力端子Ｂ２入力に与えられたラスターアドレ
スRAS１〜RAS３のうちどちらか一方が選択さ
れ、出力端子Ｙ２から導出される。グラフイクビ
デオRAM４は３つのストア領域４ａ，４ｂ，４
ｃを有し、その各入力端子１，２，３
にハイレベルの信号が入力されると、ストアされ
ている画像データが読み出し可能となる。データ
セレクタ２の出力端子Ｙ１からハイレベルの信号
が入力端子１，２，３にハイレベルの
信号が入力されると、データセレクタで選択され
たアドレスと、処理回路１から出力される表示画
面のキヤラクタ毎のアドレスMA０〜MA１０に
基づいて画像データが読み取られ、表示手段６に
その画像データが出力される。メモリ５はストア
領域５ａ，５ｂ，５ｃを有し、その端子４，
CE５，６にデータセレクタ２の出力端子Ｙ１
の出力レベルがローレベルとなつて、NOT回路
Ｇの出力がハイレベルとなると、ストアされた画
像データが読み出し可能となる。データセレクタ
２およびNOT回路Ｇは、第２切換え手段に含ま
れる。その読み出されるべき画像デーダのアドレ
スは、データセレクタ３で選択されたアドレス
と、処理回路１から出力される前記アドレスMA
０〜MA１０に基づく。読み取られた画像データ
は、グラフイクビデオRAM４にストアされた画
像データと同様に表示手段６に出力される。
構成を示すブロツク図である。この実施例では１
キヤラクタを表示するための走査線の数は低解像
度画面においては８本であり、高解像度画面にお
いては16本である。そのため低解像度画面におい
てはラスターアドレスは３ビツト必要であり、高
解像度画面の場合はラスターアドレスは４ビツト
必要となる。この画像表示装置には、８ビツト
CPUを含む信号発生手段である処理回路１と、
与えられたデータを選択して出力するデータセレ
クタ２，３と、第１メモリであるバンク０のグラ
フイクビデオRAM４と、第２メモリであるバン
ク１のグラフイクビデオRAM５と、入力される
画像データに従つて画像を表示する表示手段６と
が備えられている。データセレクタ２は、グラフ
イクビデオRAM４，５にストアされた画像デー
タを読み出すとき、そのどちらか一方を選択する
バンク切り換えために備えられている。データセ
レクタ２の入力端子Ａ１には、処理回路１からバ
ンク切り換え信号BAが入力され、その入力端子
Ｂ１には高解像度画面のラスターアドレスRAS
０〜３の４ビツトのうち最下位ビツトRAS０が
入力される。表示画面の解像度によつてハイレベ
ルかまたはローレベルの信号となる解像度切り換
え信号SSが選択端子Ｓ１に入力され、ローレベ
ルかハイレベルかによつて端子Ａ１に入力された
バンク切り換え信号と端子Ｂ１に入力された前記
最下位ビツトRAS０のうちどちらか一方が選択
されて出力端子Ｙ１から導出される。第１切換え
手段であるデータセレクタ３には入力端子Ａ２に
処理回路１から低解像度画面のラスターアドレス
RA０〜RA２が入力され、入力端子Ｂ２には処
理回路１から高解像度画面のラスターアドレス
RAS０〜RAS３のうち最下位ビツトRAS０を除
く。ビツトRAS１〜RAS３が入力される。この
データセレクタ３の選択端子Ｓ２には前記解像度
切り換え信号SSが入力され、この信号がハイレ
ベルかローレベルかであるかによつて入力端子Ａ
２に与えられたラスターアドレスRA０〜RA２
と入力端子Ｂ２入力に与えられたラスターアドレ
スRAS１〜RAS３のうちどちらか一方が選択さ
れ、出力端子Ｙ２から導出される。グラフイクビ
デオRAM４は３つのストア領域４ａ，４ｂ，４
ｃを有し、その各入力端子１，２，３
にハイレベルの信号が入力されると、ストアされ
ている画像データが読み出し可能となる。データ
セレクタ２の出力端子Ｙ１からハイレベルの信号
が入力端子１，２，３にハイレベルの
信号が入力されると、データセレクタで選択され
たアドレスと、処理回路１から出力される表示画
面のキヤラクタ毎のアドレスMA０〜MA１０に
基づいて画像データが読み取られ、表示手段６に
その画像データが出力される。メモリ５はストア
領域５ａ，５ｂ，５ｃを有し、その端子４，
CE５，６にデータセレクタ２の出力端子Ｙ１
の出力レベルがローレベルとなつて、NOT回路
Ｇの出力がハイレベルとなると、ストアされた画
像データが読み出し可能となる。データセレクタ
２およびNOT回路Ｇは、第２切換え手段に含ま
れる。その読み出されるべき画像デーダのアドレ
スは、データセレクタ３で選択されたアドレス
と、処理回路１から出力される前記アドレスMA
０〜MA１０に基づく。読み取られた画像データ
は、グラフイクビデオRAM４にストアされた画
像データと同様に表示手段６に出力される。
低解像度画面の一画面分と画像データはどちら
か一方のグラフイクビデオRAM４，５にストア
することができ、そのためバンク０のグラフイク
ビデオRAM４とバンク１のグラフイクビデオ
RAM５の両方のストア領域を使用するときは、
低解像度画面２画面分の画像データをストアする
ことができる。表示手段６の表示画面の解像度が
低解像度であるとき、処理回路１から解像度切り
換え信号SSがローレベルとしてデータセレクタ
２，３の各選択端子Ｓ１，Ｓ２にそれぞれ入力さ
れる。データセレクタ２では入力端子Ａ１に与え
られたバンク切り換ええ信号BAが選択され、バ
ンク切り換え信号がレーレベルであるとその出力
端子Ｙ１の出力レベルはローレベルとなつて、バ
ンク０のグラフイクビデオRAM４にストアされ
た画像データが読み出し可能となる。このときデ
ータセレクタ３では入力端子Ａ２に与えられた低
解像度画面のラスターアドレスRA０〜RA２が
選択されて、出力端子Ｙ２から出力され、処理回
路１から表示されるべきキヤラクタのアドレス
MA０〜MA１０が出力され、それらのアドレス
に基づいてバンク０のグラフイクビデオRAM４
から画像データが読み取られ、表示手段６に与え
られる。バンク１のメモリグラフイクビデオ
RAM５にストアされた画像データが表示手段６
に出力されるときは、データセレクタ２に入力さ
れるバンク切り換え信号がBAハイレベルとなつ
てNOT回路Ｇの出力レベルがローレベルとなる。
か一方のグラフイクビデオRAM４，５にストア
することができ、そのためバンク０のグラフイク
ビデオRAM４とバンク１のグラフイクビデオ
RAM５の両方のストア領域を使用するときは、
低解像度画面２画面分の画像データをストアする
ことができる。表示手段６の表示画面の解像度が
低解像度であるとき、処理回路１から解像度切り
換え信号SSがローレベルとしてデータセレクタ
２，３の各選択端子Ｓ１，Ｓ２にそれぞれ入力さ
れる。データセレクタ２では入力端子Ａ１に与え
られたバンク切り換ええ信号BAが選択され、バ
ンク切り換え信号がレーレベルであるとその出力
端子Ｙ１の出力レベルはローレベルとなつて、バ
ンク０のグラフイクビデオRAM４にストアされ
た画像データが読み出し可能となる。このときデ
ータセレクタ３では入力端子Ａ２に与えられた低
解像度画面のラスターアドレスRA０〜RA２が
選択されて、出力端子Ｙ２から出力され、処理回
路１から表示されるべきキヤラクタのアドレス
MA０〜MA１０が出力され、それらのアドレス
に基づいてバンク０のグラフイクビデオRAM４
から画像データが読み取られ、表示手段６に与え
られる。バンク１のメモリグラフイクビデオ
RAM５にストアされた画像データが表示手段６
に出力されるときは、データセレクタ２に入力さ
れるバンク切り換え信号がBAハイレベルとなつ
てNOT回路Ｇの出力レベルがローレベルとなる。
高解像度画面の画像データがグラフイクビデオ
RAM４，５にストアされるときは、１ラスター
アドレス毎の画像データがそれらのストア領域に
交互にストアされる。そのためグラフイクビデオ
RAM４，５にストアされた高解像度画面の画像
データを読み出すには、１ラスターアドレス毎に
バンクを切り換えて画像データが読み取られなけ
ればならない。そのためのバンク切り換え信号と
して、本考案では高解像度画像用ラスターアドレ
スRAS０〜RAS３の最下位ビツトであるRAS０
を切換え信号としている。すなわち、ラスターア
ドレスは、走査線に対応して、上から下まで２進
数で番号づけられる複数ビツトからなる。したが
つて、最下位ビツトRAS０は、各走査線毎に
「０」と「１」とが交互に変化する。
RAM４，５にストアされるときは、１ラスター
アドレス毎の画像データがそれらのストア領域に
交互にストアされる。そのためグラフイクビデオ
RAM４，５にストアされた高解像度画面の画像
データを読み出すには、１ラスターアドレス毎に
バンクを切り換えて画像データが読み取られなけ
ればならない。そのためのバンク切り換え信号と
して、本考案では高解像度画像用ラスターアドレ
スRAS０〜RAS３の最下位ビツトであるRAS０
を切換え信号としている。すなわち、ラスターア
ドレスは、走査線に対応して、上から下まで２進
数で番号づけられる複数ビツトからなる。したが
つて、最下位ビツトRAS０は、各走査線毎に
「０」と「１」とが交互に変化する。
処理回路１から解像度切り換え信号SSがハイ
レベルとなつてデータセレクタ２，３の各選択端
子Ｓ１，Ｓ２に入力される。しデータセレクタ２
では入力端子Ｂ１に入力されたラスターアドレス
の最下位ビツトRAS０が選択され、出力端子Ｙ
２から導出される。データセレクタ３では解像度
切り換え信号SSによつて入力端子Ｂ２に与えら
れたラスターアドレスRAS１〜RAS３が選択さ
れる。ラスターアドレスの最下位ビツトRA０が
０でデータセレクタ２の出力端子Ｙ１の出力レベ
ルがローレベルのときはバンク０のグラフイクビ
デオRAM４の画像データが読み出し可能とな
り、ラスターアドレスRA０が１となり、前記出
力レベルがハイレベルのときはバンク１のグラフ
イクビデオRAM５にストアされた画像データが
読み出し可能となる。
レベルとなつてデータセレクタ２，３の各選択端
子Ｓ１，Ｓ２に入力される。しデータセレクタ２
では入力端子Ｂ１に入力されたラスターアドレス
の最下位ビツトRAS０が選択され、出力端子Ｙ
２から導出される。データセレクタ３では解像度
切り換え信号SSによつて入力端子Ｂ２に与えら
れたラスターアドレスRAS１〜RAS３が選択さ
れる。ラスターアドレスの最下位ビツトRA０が
０でデータセレクタ２の出力端子Ｙ１の出力レベ
ルがローレベルのときはバンク０のグラフイクビ
デオRAM４の画像データが読み出し可能とな
り、ラスターアドレスRA０が１となり、前記出
力レベルがハイレベルのときはバンク１のグラフ
イクビデオRAM５にストアされた画像データが
読み出し可能となる。
このようにバンク０のグラフイクビデオRAM
４と、バンク１のグラフイクビデオRAM５とを
１ラスターアドレス毎に交互にアクセスすること
によつて、低解像度画面と、同じ画面アドレス構
成を取りながら、高解像度画面においてキヤラク
タを表示することができる。このため本考案で
は、低解像度画面でグラフイク表示するように作
られたプログラムで高解像度画面の表示装置にグ
ラフイク表示を行うように使用することができ
る。そのときバンク切り換え信号であるラスター
アドレスの最下位ビツトRA０は１ラスターアド
レス毎に０，１を繰り返すので、そのどちらか一
方を選択して、画像データを出力し、一走査線お
きの低解像度画面の走査線数の表示となる。その
ときのアドレス構成は低解像度画面と全く同じと
なる。
４と、バンク１のグラフイクビデオRAM５とを
１ラスターアドレス毎に交互にアクセスすること
によつて、低解像度画面と、同じ画面アドレス構
成を取りながら、高解像度画面においてキヤラク
タを表示することができる。このため本考案で
は、低解像度画面でグラフイク表示するように作
られたプログラムで高解像度画面の表示装置にグ
ラフイク表示を行うように使用することができ
る。そのときバンク切り換え信号であるラスター
アドレスの最下位ビツトRA０は１ラスターアド
レス毎に０，１を繰り返すので、そのどちらか一
方を選択して、画像データを出力し、一走査線お
きの低解像度画面の走査線数の表示となる。その
ときのアドレス構成は低解像度画面と全く同じと
なる。
第２図には、高解像度画面における画面アドレ
スの一例が示されている。図中におけるアドレス
で（）のついていないアドレスはバンク０のグラ
フイクビデオRAM４にストアされる画像データ
のアドレスであつて、（）で示されているアドレ
スはバンク１のグラフイクビデオRAM５にスト
アされる画像データのアドレスである。
スの一例が示されている。図中におけるアドレス
で（）のついていないアドレスはバンク０のグラ
フイクビデオRAM４にストアされる画像データ
のアドレスであつて、（）で示されているアドレ
スはバンク１のグラフイクビデオRAM５にスト
アされる画像データのアドレスである。
効 果
以上のように本考案によれば、解像度が異なつ
ても、同一のアドレスが同一のキヤラクタ毎の表
示領域を指定することができる。したがつて、た
とえば、低解像度画面でグラフイつク表示するよ
うに作られたプログラムで、第１メモリに対して
表示データをストアした後、バンク切換え信号に
よつて第２メモリに切換えることによつて、高解
像度表示を行うための画像データをストアするこ
とができる。高解像度表示においては、ラスター
アドレスの最下位ビツトによつて、走査線毎に第
１または第２メモリからのストア内容の表示を切
換えることができる。
ても、同一のアドレスが同一のキヤラクタ毎の表
示領域を指定することができる。したがつて、た
とえば、低解像度画面でグラフイつク表示するよ
うに作られたプログラムで、第１メモリに対して
表示データをストアした後、バンク切換え信号に
よつて第２メモリに切換えることによつて、高解
像度表示を行うための画像データをストアするこ
とができる。高解像度表示においては、ラスター
アドレスの最下位ビツトによつて、走査線毎に第
１または第２メモリからのストア内容の表示を切
換えることができる。
また本考案によれば、画面のキヤラクタ毎の表
示領域に対応する同一のアドレスで、低解像度画
面表示のための異なつた画像データを、第１また
は第２メモリからバンク切換え信号によつて迅速
に切換えて表示することができる。高解像度画面
においては、表示領域において第１メモリのスト
ア内容と第２メモリのストア内容とが走査線毎に
交互に表示され、低解像度画面の２倍の密度で画
像を表示することができる。
示領域に対応する同一のアドレスで、低解像度画
面表示のための異なつた画像データを、第１また
は第２メモリからバンク切換え信号によつて迅速
に切換えて表示することができる。高解像度画面
においては、表示領域において第１メモリのスト
ア内容と第２メモリのストア内容とが走査線毎に
交互に表示され、低解像度画面の２倍の密度で画
像を表示することができる。
第１図は本考案の画像装置の一実施例の構成を
示すブロツク図、第２図は高解像度画面における
画面アドレスの一例を示す図である。 １……処理回路、２，３……データセレクタ、
４，５……メモリ、６……表示手段、BA……バ
ンク切り換え信号、RA０〜RA２，RAS０〜
RAS３……ラスターアドレス、SS……解像度切
り換え信号。
示すブロツク図、第２図は高解像度画面における
画面アドレスの一例を示す図である。 １……処理回路、２，３……データセレクタ、
４，５……メモリ、６……表示手段、BA……バ
ンク切り換え信号、RA０〜RA２，RAS０〜
RAS３……ラスターアドレス、SS……解像度切
り換え信号。
Claims (1)
- 【実用新案登録請求の範囲】 キヤラクタ毎に個別的に対応する複数の表示領
域を有し、各表示領域は個別的にアドレス指定さ
れ、複数の表示領域によつて画像を表示し、各表
示領域が予め定める本数の走査線で表示される低
解像度画面による表示と、各表示領域が低解像度
画面の２倍の本数の走査線で表示される高解像度
画面による表示とを切換え可能な表示手段６と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第１メモリ４と、 前記表示手段６によつて表示すべき内容がスト
アされ、前記キヤラクタ毎のアドレスに対応して
アドレス指定される第２メモリ５と、 前記表示領域をアドレス指定するためのキヤラ
クタ毎のアドレス信号MA０〜MA１０を前記第
１および第２メモリ４，５に与え、前記各表示領
域を低解像度画面によつて表示するための走査線
を指定するラスターアドレス信号RA０〜RA２
と、前記各表示領域を高解像度画面によつて表示
するための走査線を指定するラスターアドレス信
号RAS０〜RAS３と、低解像度画面または高解
像度画面を切換えるための解像度切換え信号SS
と、低解像度画面の表示内容を切換えるためのバ
ンク切換え信号BAとを導出する信号発生手段１
と、 前記信号発生手段１からの低解像度画面のラス
ターアドレス信号RA０〜RA２、高解像度画面
の最下位ビツトのラスターアドレス信号RAS０
を除いた残余のラスターアドレス信号RAS１〜
RAS３、および解像度切換え信号SSに応答し、
解像度切換え信号SSが低解像度画面に切換えら
れているとき、低解像度画面のラスターアドレス
信号RA０〜RA２を第１および第２メモリ４，
５に与え、解像度切換え信号SSが高解像度画面
に切換えられているとき、高解像度画面の前記残
余のラスターアドレス信号RAS１〜RAS３を第
１および第２メモリ４，５に与える第１切換え手
段３と、 前記信号発生手段１からのバンク切換え信号
BA、高解像度画面の最下位ビツトのラスターア
ドレス信号RAS０、および解像度切換え信号SS
に応答し、解像度切換え信号SSが低解像度画面
に切換えられているとき、バンク切換え信号によ
つて第１メモリ４または第２メモリ５を切換え、
解像度切換え信号SSが高解像度画面に切換えら
れているとき、最下位ビツトのラスターアドレス
信号RAS０によつて第１メモリ４または第２メ
モリ５を切換え、このようにして第１または第２
メモリ４，５のストア内容を読出して表示手段６
によつて表示させる第２切換え手段２、Ｇとを含
むことを特徴とする画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984195066U JPH0337025Y2 (ja) | 1984-12-22 | 1984-12-22 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984195066U JPH0337025Y2 (ja) | 1984-12-22 | 1984-12-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61109491U JPS61109491U (ja) | 1986-07-11 |
| JPH0337025Y2 true JPH0337025Y2 (ja) | 1991-08-06 |
Family
ID=30752556
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984195066U Expired JPH0337025Y2 (ja) | 1984-12-22 | 1984-12-22 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0337025Y2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5862686A (ja) * | 1981-10-09 | 1983-04-14 | 株式会社日立メデイコ | 画像メモリ装置 |
-
1984
- 1984-12-22 JP JP1984195066U patent/JPH0337025Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61109491U (ja) | 1986-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0737956B1 (en) | Frame memory device for graphics | |
| US4663619A (en) | Memory access modes for a video display generator | |
| JP2719621B2 (ja) | アレイワード編成メモリシステム | |
| JPH02208690A (ja) | 表示メモリとそれを備えた画像処理装置 | |
| JPS6360492A (ja) | 表示制御装置 | |
| EP0492840B1 (en) | Videographics display system | |
| US4675842A (en) | Apparatus for the display and storage of television picture information by using a memory accessible from a computer | |
| US4626839A (en) | Programmable video display generator | |
| JPH06167958A (ja) | 記憶装置 | |
| US5083121A (en) | System for maximizing utilization of a display memory | |
| US5519413A (en) | Method and apparatus for concurrently scanning and filling a memory | |
| JP3001763B2 (ja) | 画像処理システム | |
| US4888584A (en) | Vector pattern processing circuit for bit map display system | |
| JPS6150318B2 (ja) | ||
| US6642937B2 (en) | Screen display system | |
| JPS58136093A (ja) | 表示制御装置 | |
| JPH0213395B2 (ja) | ||
| JPS58129473A (ja) | メモリ制御方式 | |
| JPH0469908B2 (ja) | ||
| JP2741710B2 (ja) | メモリ書込み制御方法およびその装置 | |
| KR890006505Y1 (ko) | 그래픽에 있어서 모니터 모드 변환회로 | |
| JPH0316037B2 (ja) | ||
| JPS61137188A (ja) | 表示装置 | |
| JPH08184808A (ja) | 複数ライン同時駆動液晶表示装置 | |
| JPH0844617A (ja) | 画像処理装置 |