JPH0760932B2 - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPH0760932B2 JPH0760932B2 JP14569087A JP14569087A JPH0760932B2 JP H0760932 B2 JPH0760932 B2 JP H0760932B2 JP 14569087 A JP14569087 A JP 14569087A JP 14569087 A JP14569087 A JP 14569087A JP H0760932 B2 JPH0760932 B2 JP H0760932B2
- Authority
- JP
- Japan
- Prior art keywords
- solder cream
- integrated circuit
- hybrid integrated
- dispenser
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 16
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- 239000006071 cream Substances 0.000 claims description 37
- 229910000679 solder Inorganic materials 0.000 claims description 37
- 239000000758 substrate Substances 0.000 description 12
- 238000000576 coating method Methods 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 本発明は混成集積回路の製造方法に関し、特に混成集積
回路基板上に塗布される半田クリーム塗布工程の改良に
関する。
回路基板上に塗布される半田クリーム塗布工程の改良に
関する。
(ロ)従来の技術 周知の如く、混成集積回路は所望形状の導電路が形成さ
れた混成集積回路基板上にパワートランジスタ、トラン
ジスタ、チップ抵抗、チップコンデンサ等の複数の回路
素子が固着され所望の回路機能を形成した後、基板周端
部に外部リードを固着して混成集積回路とされる。
れた混成集積回路基板上にパワートランジスタ、トラン
ジスタ、チップ抵抗、チップコンデンサ等の複数の回路
素子が固着され所望の回路機能を形成した後、基板周端
部に外部リードを固着して混成集積回路とされる。
上述した同様の技術は実公昭54−16285号公報に記載さ
れている。
れている。
混成集積回路基板上にヒートシンクを介してパワートラ
ンジスタを固着する場合は、あらかじめ基板上にはトラ
ンジスタ等のチップ部の回路素子が概に固着されている
ため、ヒートシンクを固着する半田クリームはディスペ
ンサによって基板の所定位置に塗布され、そこにヒート
シンクが固着され、その上面にパワートランジスタが固
着され混成集積回路となされる。
ンジスタを固着する場合は、あらかじめ基板上にはトラ
ンジスタ等のチップ部の回路素子が概に固着されている
ため、ヒートシンクを固着する半田クリームはディスペ
ンサによって基板の所定位置に塗布され、そこにヒート
シンクが固着され、その上面にパワートランジスタが固
着され混成集積回路となされる。
ディスペンサによる半田クリーム塗布工程は第2図に示
す如く、搬送レール(11)の所定位置でレール上に搬送
される多数の混成集積回路基板(12)の1枚づつについ
てディスペンサ(14)によって微量の半田クリーム(1
5)が塗布される。このとき基板(12)上には概にトラ
ンジスタ、チップ抵抗、チップコンデンサ等の回路素子
(13)が固着されている。半田クリームが塗布された領
域にはヒートシンクが固着され、その上面にパワー又は
セミパワートランジスタが固着される。ディスペンサを
用いて半田クリームを塗布した後、ノズル先端部から半
田クリームが垂れるのを防ぐために通常真空引きが行わ
れる。
す如く、搬送レール(11)の所定位置でレール上に搬送
される多数の混成集積回路基板(12)の1枚づつについ
てディスペンサ(14)によって微量の半田クリーム(1
5)が塗布される。このとき基板(12)上には概にトラ
ンジスタ、チップ抵抗、チップコンデンサ等の回路素子
(13)が固着されている。半田クリームが塗布された領
域にはヒートシンクが固着され、その上面にパワー又は
セミパワートランジスタが固着される。ディスペンサを
用いて半田クリームを塗布した後、ノズル先端部から半
田クリームが垂れるのを防ぐために通常真空引きが行わ
れる。
(ハ)発明が解決しようとする問題点 しかしながら、上述したディスペンサを用いた塗布工程
では、連続した塗布工程の場合、問題は無いが、塗布工
程を一時中断した場合、下記の様な問題点により自動化
の妨げになっていた。
では、連続した塗布工程の場合、問題は無いが、塗布工
程を一時中断した場合、下記の様な問題点により自動化
の妨げになっていた。
中断時間が短かい場合はディスペンサのノズル先端に半
田クリームが垂れて溜り、塗布工程開始後の第1点目の
塗布量が多くなってしまう。また、中断時間が長い場合
はノズル先端に垂れて溜った半田クリームが硬くなり、
開始後の第1点目の塗布量が極端に少なくなったり全く
出なくなかったりしていた。
田クリームが垂れて溜り、塗布工程開始後の第1点目の
塗布量が多くなってしまう。また、中断時間が長い場合
はノズル先端に垂れて溜った半田クリームが硬くなり、
開始後の第1点目の塗布量が極端に少なくなったり全く
出なくなかったりしていた。
(ニ)問題点を解決するための手段 本発明は上述した問題点に鑑みて為されたものであり、
第1図に示す如く、搬送レール(1)上に複数の混成集
積回路基板(2)が順次搬送され、搬送レール(1)の
所定位置で混成集積回路基板(2)上に回路素子(3)
を固着するため少なくとも一カ所にディスペンサ(4)
を用いて半田クリーム(5)を塗布する塗布工程におい
て、半田クリーム塗布工程が中断した際、搬送レール
(1)外で半田クリーム(5)を少なくとも1回以上塗
布した後、半田クリーム塗布工程を開始して解決する。
第1図に示す如く、搬送レール(1)上に複数の混成集
積回路基板(2)が順次搬送され、搬送レール(1)の
所定位置で混成集積回路基板(2)上に回路素子(3)
を固着するため少なくとも一カ所にディスペンサ(4)
を用いて半田クリーム(5)を塗布する塗布工程におい
て、半田クリーム塗布工程が中断した際、搬送レール
(1)外で半田クリーム(5)を少なくとも1回以上塗
布した後、半田クリーム塗布工程を開始して解決する。
(ホ)作用 この様に本発明に依れば、半田クリーム塗布が中断した
際、搬送レール外で半田クリームを少なくとも1回以上
塗布した後、半田クリーム塗布工程を再び開始すること
により、混成集積回路基板上に定量の半田クリームを安
定し且つ確実に塗布が行えるものである。
際、搬送レール外で半田クリームを少なくとも1回以上
塗布した後、半田クリーム塗布工程を再び開始すること
により、混成集積回路基板上に定量の半田クリームを安
定し且つ確実に塗布が行えるものである。
(ヘ)実施例 以下に第1図に示した図面に基づいて本発明の実施例を
詳細に説明する。
詳細に説明する。
搬送レール(1)上には多数の混成集積回路基板(2)
が順次搬送される。混成集積回路基板(2)は金属ある
いはセラミックスの基板が用いられ、ここでは放熱性及
び機械的強度の優れた金属のアルミニウム基板を用い、
そのアルミニウム基板表面は陽極酸化により酸化アルミ
ニウム膜が形成される。その一主面上には所望の形状の
導電路が形成されており、導電路上の所定の位置にはト
ランジスタ、チップ抵抗、チップコンデンサ等の回路素
子(3)が概に固着され、パワーあるいはセミパワート
ランジスタ等の回路素子が固着されていない。パワーあ
るいはセミパワートランジスタは通常ヒートシンクを介
して混成集積回路基板(2)上に固着されるため回路素
子(3)を固着した後、ディスペンサ(4)により半田
クリーム(5)が塗布され、その上にヒートシンクが固
着され、パワートランジスタが固着される。
が順次搬送される。混成集積回路基板(2)は金属ある
いはセラミックスの基板が用いられ、ここでは放熱性及
び機械的強度の優れた金属のアルミニウム基板を用い、
そのアルミニウム基板表面は陽極酸化により酸化アルミ
ニウム膜が形成される。その一主面上には所望の形状の
導電路が形成されており、導電路上の所定の位置にはト
ランジスタ、チップ抵抗、チップコンデンサ等の回路素
子(3)が概に固着され、パワーあるいはセミパワート
ランジスタ等の回路素子が固着されていない。パワーあ
るいはセミパワートランジスタは通常ヒートシンクを介
して混成集積回路基板(2)上に固着されるため回路素
子(3)を固着した後、ディスペンサ(4)により半田
クリーム(5)が塗布され、その上にヒートシンクが固
着され、パワートランジスタが固着される。
搬送レール(1)の所定位置ではヒートシンクを固着す
るための接着剤の半田クリーム(5)がディスペンサ
(4)により混成集積回路基板(2)上の所定の位置に
塗布される。ディスペンサ(4)は基板(2)上の塗布
すべき位置をXY方向のデータにより検出した後、基板
(2)上に降下することにより塗布される。塗布後、基
板(2)は搬送され、順次混成集積回路基板(2)の所
定位置に半田クリーム(5)が塗布される。
るための接着剤の半田クリーム(5)がディスペンサ
(4)により混成集積回路基板(2)上の所定の位置に
塗布される。ディスペンサ(4)は基板(2)上の塗布
すべき位置をXY方向のデータにより検出した後、基板
(2)上に降下することにより塗布される。塗布後、基
板(2)は搬送され、順次混成集積回路基板(2)の所
定位置に半田クリーム(5)が塗布される。
本発明の特徴は半田クリーム塗布工程が中断した際、混
成集積回路基板(2)外(ここでは搬送レール外で行う
ものとする。)で半田クリームの塗布を少なくとも1回
以上くり返し、あるいはディスペンサ(4)に加える圧
力よりも大きい圧力を加えてディスペンサ(4)の先端
部に溜り部(5′)を形成して溜り部(5′)を自然落
下させた後、再び半田クリーム塗布工程を開始させる。
成集積回路基板(2)外(ここでは搬送レール外で行う
ものとする。)で半田クリームの塗布を少なくとも1回
以上くり返し、あるいはディスペンサ(4)に加える圧
力よりも大きい圧力を加えてディスペンサ(4)の先端
部に溜り部(5′)を形成して溜り部(5′)を自然落
下させた後、再び半田クリーム塗布工程を開始させる。
例えば搬送レール(1)所定位置で順次混成集積回路基
板(2)上に半田クリーム(5)が塗布され、塗布後、
搬送された混成集積回路基板(2)が何んらかの原因に
より、搬送が不可能となった場合、半田クリーム塗布工
程は中断される。この中断時間をあらかじめ定めてお
き、定められた時間を超えた場合、矢印の方向、即ち搬
送レール(1)外にディスペンサ(4)を移動させた
後、ディスペンサ(4′)を多数回動作させ、ディスペ
ンサ(4′)の先端部に溜り部(5′)を形成して溜り
部(5′)を自然落下させて再びディスペンサ(4′)
を搬送レール(1)内に移動させて半田クリーム塗布工
程を開始させる。あるいはディスペンサ(4)を搬送レ
ール(1)外に移動させた後にディスペンサ(4′)に
ディスペンサ(4)よりも大きな圧力を加えて先端部に
半田クリーム溜り部(5′)を形成し自然落下させ塗布
工程を開始させる。
板(2)上に半田クリーム(5)が塗布され、塗布後、
搬送された混成集積回路基板(2)が何んらかの原因に
より、搬送が不可能となった場合、半田クリーム塗布工
程は中断される。この中断時間をあらかじめ定めてお
き、定められた時間を超えた場合、矢印の方向、即ち搬
送レール(1)外にディスペンサ(4)を移動させた
後、ディスペンサ(4′)を多数回動作させ、ディスペ
ンサ(4′)の先端部に溜り部(5′)を形成して溜り
部(5′)を自然落下させて再びディスペンサ(4′)
を搬送レール(1)内に移動させて半田クリーム塗布工
程を開始させる。あるいはディスペンサ(4)を搬送レ
ール(1)外に移動させた後にディスペンサ(4′)に
ディスペンサ(4)よりも大きな圧力を加えて先端部に
半田クリーム溜り部(5′)を形成し自然落下させ塗布
工程を開始させる。
この様に半田クリーム塗布工程が中断し、再び塗布工程
を開始する前にテスト打ちをすることにより、ディスペ
ンサ(4)の先端に半田クリーム(5)が溜ったり、あ
るいは硬ったりすることがないので確実に基板(2)上
に半田クリーム(5)を塗布することができる。
を開始する前にテスト打ちをすることにより、ディスペ
ンサ(4)の先端に半田クリーム(5)が溜ったり、あ
るいは硬ったりすることがないので確実に基板(2)上
に半田クリーム(5)を塗布することができる。
(ト)発明の効果 以上に詳述した如く、本発明に依れば、塗布工程中断の
際、テスト打ちを行った後、再び塗布工程を開始するこ
とにより、確実に一定量の半田クリームを塗布すること
ができ、従来の如き、塗布量が多くなったり少なくなっ
たりすることがなく安定した塗布工程が行え、作業能率
が向上する利点を有するものである。
際、テスト打ちを行った後、再び塗布工程を開始するこ
とにより、確実に一定量の半田クリームを塗布すること
ができ、従来の如き、塗布量が多くなったり少なくなっ
たりすることがなく安定した塗布工程が行え、作業能率
が向上する利点を有するものである。
第1図は本発明の実施例を示す断面図、第2図は従来例
を示す断面図である。 (1)は搬送レール、(2)は混成集積回路基板、
(3)は回路素子、(4)はディスペンサ、(5)は半
田クリーム。
を示す断面図である。 (1)は搬送レール、(2)は混成集積回路基板、
(3)は回路素子、(4)はディスペンサ、(5)は半
田クリーム。
Claims (1)
- 【請求項1】搬送レール上に複数の混成集積回路基板が
順次搬送され、前記搬送レールの所定位置で前記混成集
積回路基板上に回路素子を固着するため少なくとも一カ
所にディスペンサを用いて半田クリームを塗布する塗布
工程において、前記半田クリーム塗布工程が中断した
際、前記混成集積回路基板外で前記半田クリーム塗布工
程を少なくとも1回以上くり返し、あるいは前記ディス
ペンサに加える圧力よりも大きい圧力を加え、前記ディ
スペンサの先端部に前記半田クリームの溜り部を形成
し、前記溜り部を自然落下させた後、前記半田クリーム
塗布工程を開始することを特徴とする混成集積回路の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14569087A JPH0760932B2 (ja) | 1987-06-11 | 1987-06-11 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14569087A JPH0760932B2 (ja) | 1987-06-11 | 1987-06-11 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63308998A JPS63308998A (ja) | 1988-12-16 |
| JPH0760932B2 true JPH0760932B2 (ja) | 1995-06-28 |
Family
ID=15390841
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14569087A Expired - Lifetime JPH0760932B2 (ja) | 1987-06-11 | 1987-06-11 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0760932B2 (ja) |
-
1987
- 1987-06-11 JP JP14569087A patent/JPH0760932B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63308998A (ja) | 1988-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05185762A (ja) | クリーム状はんだ印刷用のマスク及び該マスクを使用した電子部品のソルダリング方法 | |
| JPH0760932B2 (ja) | 混成集積回路の製造方法 | |
| JP5211942B2 (ja) | 電子部品モジュール及び電子部品モジュールの製造方法 | |
| JP2741787B2 (ja) | リードフレーム切断方法 | |
| JP2001291729A (ja) | 半導体素子の孔版印刷樹脂封止方法、及び該方法に用いる孔版及びスキージ | |
| KR0175423B1 (ko) | 플립 칩 랜드 인쇄 마스크 | |
| JPH05315044A (ja) | 電子部品のはんだ付け方法 | |
| JP2553989Y2 (ja) | 電子部品 | |
| JPH04243187A (ja) | プリント基板 | |
| JPS60251636A (ja) | 半導体装置 | |
| JPS61135152A (ja) | 混成集積回路装置 | |
| JPH1154554A (ja) | 電子部品の基板実装用加工方法 | |
| JPH04181797A (ja) | プリント配線板におけるクリーム半田の塗布方法 | |
| JPS60211892A (ja) | Icの固着方法 | |
| JPS6364398A (ja) | 半導体素子の半田づけ方法 | |
| JPS6297763A (ja) | はんだ付け方法および装置 | |
| JPH03211763A (ja) | 混成集積回路 | |
| JPH03167890A (ja) | プリント配線板ユニットの形成方法 | |
| JPS59152691A (ja) | 混成集積回路部品の予備ハンダ方法 | |
| JPS61164293A (ja) | 混成集積回路の製造方法 | |
| JPS61237490A (ja) | 印刷配線板 | |
| JPS63269550A (ja) | 半導体装置 | |
| JPS6099569U (ja) | 印刷配線回路基板 | |
| JPH03173142A (ja) | 混成集積回路の外装塗布方法 | |
| JPS63182832A (ja) | テ−プキヤリア方式におけるバンプ形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |