JPH03211763A - 混成集積回路 - Google Patents

混成集積回路

Info

Publication number
JPH03211763A
JPH03211763A JP2007556A JP755690A JPH03211763A JP H03211763 A JPH03211763 A JP H03211763A JP 2007556 A JP2007556 A JP 2007556A JP 755690 A JP755690 A JP 755690A JP H03211763 A JPH03211763 A JP H03211763A
Authority
JP
Japan
Prior art keywords
cavity
paste
bare chip
hybrid integrated
pellet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007556A
Other languages
English (en)
Other versions
JP3071438B2 (ja
Inventor
Kazuharu Ishihama
石濱　和治
Yoshiro Tabata
田畑　義郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KOZAN DENKI KOGYO KK
NEC Corp
Original Assignee
KOZAN DENKI KOGYO KK
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KOZAN DENKI KOGYO KK, NEC Corp filed Critical KOZAN DENKI KOGYO KK
Priority to JP2007556A priority Critical patent/JP3071438B2/ja
Publication of JPH03211763A publication Critical patent/JPH03211763A/ja
Application granted granted Critical
Publication of JP3071438B2 publication Critical patent/JP3071438B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、混成集積回路に関し、特に絶縁基板上にベア
チップ搭載する構成をもつ混成集積回路に関する。
〔従来の技術〕
近年、装置の小型化への要求から回路の集積が大幅に進
められてきており集積規模が大きくなるにつれＩＣで補
えきれない回路が多く発生する。
そのためＩＣの補助回路として混成集積回路がますます
必要性１重要性を増してくる。混成集積回路は、絶縁基
板（例えばセラミック基板）上に導体膜、抵抗膜などを
形成し能動素子であるＩＣ。
トランジスタ、タイオード類、および受動素子であるコ
ンデンサ、コイル、抵抗を搭載し種々の回路機能をもた
せ通信装置、コンピュータ用中央処理装置など数多くの
分野に応用されている。従来の混成集積回路は、絶縁基
板上にＩＣをディスクリート部品あるいはペレット品で
搭載し、受動素子である抵抗およびコンデンサは厚膜・
薄膜で形成しあるいはチップ部品で搭載する。
〔発明が解決しようとする課題〕
上述した従来の混成集積回路は、ディスクリート部品を
ベアチップ部品にかえて搭載することにより４Ａ積化し
たが、ベアチップは、片面搭載しかできず片面は、すべ
てディスクリート部品になるため、基板占有面積が大き
くなり小型化の妨げになる。又、ベアチップ搭載面にデ
ィスクリート部品を搭載する時は、ベアチップ保護コー
ティングの凹凸があるため半田印刷ができないなどの欠
点がある。
〔課題を解決するための手段〕
本発明は、ベアチップ搭載の混成集積回路において、基
板片面にくぼみを設けペレットをそのくぼみに埋めこみ
、かつもう一方の而にベアチップ搭載することを特徴と
する。
〔実施例〕
次に本発明について図面を参照して説明する。
第１図は、本発明の一実施例の士、面図であり、第２図
は、本発明の一実施例の断面図である。片面に本発明に
よるくぼみをもった絶縁基板０のくぼみに、ベレット７
をＡｇペースト４でマウントを行い金線８でボンディン
グしてプリコート樹脂６をくぼみに流し込む、ただし、
はみださないよう注意する。くぼみのある面のマウント
、ボンディング、プリコート作業完了後にくぼみのない
面のベレット７を同様にＡｇペースト４でマウントしボ
ンディングを行う。プリコート樹脂６塗布後くぼみのあ
る面に半田ペースト５にて印刷を行い、ミニフラット１
．チップコンデンサ２．ミニモールド３を搭載する。く
ぼみのある面にディスクリート部品を搭載後にくぼみの
ない面を半田ペースト５を同様に半田印刷してミニフラ
ット１．チップコンデンサ２．ミニモールド３を搭載す
る。
〔発明の効果〕
以上説明したように本発明は、ベアチップ搭載のバイブ
ワットＩＣで基板片面にくぼみを設けてベアチップをそ
のくぼみに埋めこむことにより、もう一方の面もベアチ
ップ搭載ができ、それによって高密度化、高集積化、小
型化できる効果がある。
【図面の簡単な説明】
第１図は本発明の一実施例の上面図、第２図は本発明の
一実施例の断面図である。 １・・・ミニフラット、２・・・チップコンデンサ、３
・・・ミニモールド、４・・・Ａｌｌペースト、５・・
・半田ペースト、６・・・プリコート樹脂、７・・・ベ
レット、８・・・金線、 ９・・・絶縁基板。

Claims (1)

    【特許請求の範囲】
  1. 　ベアチップ搭載の混成集積回路において、基板片面に
    くぼみを設けペレットをそのくぼみに埋めこみ、かつも
    う一方の面もベアチップ搭載する構造を有することを特
    徴とする混成集積回路。
JP2007556A 1990-01-16 1990-01-16 混成集積回路 Expired - Fee Related JP3071438B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007556A JP3071438B2 (ja) 1990-01-16 1990-01-16 混成集積回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007556A JP3071438B2 (ja) 1990-01-16 1990-01-16 混成集積回路

Publications (2)

Publication Number Publication Date
JPH03211763A true JPH03211763A (ja) 1991-09-17
JP3071438B2 JP3071438B2 (ja) 2000-07-31

Family

ID=11669075

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007556A Expired - Fee Related JP3071438B2 (ja) 1990-01-16 1990-01-16 混成集積回路

Country Status (1)

Country Link
JP (1) JP3071438B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795799A (en) * 1995-05-31 1998-08-18 Nec Corporation Method for manufacturing electronic apparatus sealed by concave molded resin enveloper

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828889A (ja) * 1981-08-14 1983-02-19 株式会社日立製作所 混成集積回路基板
JPS6428855A (en) * 1987-07-23 1989-01-31 Nec Corp Package for semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5828889A (ja) * 1981-08-14 1983-02-19 株式会社日立製作所 混成集積回路基板
JPS6428855A (en) * 1987-07-23 1989-01-31 Nec Corp Package for semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795799A (en) * 1995-05-31 1998-08-18 Nec Corporation Method for manufacturing electronic apparatus sealed by concave molded resin enveloper

Also Published As

Publication number Publication date
JP3071438B2 (ja) 2000-07-31

Similar Documents

Publication Publication Date Title
US6306686B1 (en) Method of fabricating an electronic package with interconnected chips
KR950012658B1 (ko) 반도체 칩 실장방법 및 기판 구조체
US6238950B1 (en) Integrated circuit with tightly coupled passive components
US5422515A (en) Semiconductor module including wiring structures each having different current capacity
JPH0262069A (ja) 半導体装置
JPH03211763A (ja) 混成集積回路
KR20020021102A (ko) 모듈 카드 및 그 제조 방법
KR100253397B1 (ko) 칩단위 패키지 및 그의 제조방법
KR100207902B1 (ko) 리드 프레임을 이용한 멀티 칩 패키지
JP2541494B2 (ja) 半導体装置
JPH0735389Y2 (ja) 半導体装置
JPH01286353A (ja) 混成集積回路
JP2663567B2 (ja) 混成集積回路装置
JPH0458189B2 (ja)
JPS5988863A (ja) 半導体装置
JPS63119288A (ja) 回路基板
KR100253379B1 (ko) 쉘케이스 반도체 패키지 및 그 제조방법
KR0122757B1 (ko) 인쇄회로기판을 이용한 멀티 칩 패키지
JP2599290Y2 (ja) ハイブリッドｉｃ
KR950002210B1 (ko) 반도체 칩 실장 방법
JPH027597A (ja) 混成集積回路装置
JPH05226518A (ja) 混成集積回路装置
JPH04154156A (ja) 混成集積回路装置
JPH0373589A (ja) 混成集積回路
JPH04276646A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees