JPH0761138B2 - 映像信号処理回路 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は縮小した複数個の画像を同一画面上に表示する
マルチ画面表示機能を実現する映像信号処理装置に関す
る。

〔従来の技術〕

縮小した複数個の画像を同一画面上に表示するいわゆる
マルチ画面機能を実現する装置として、1986年12月１日
に松下電器より発売されたデジタルメモリ搭載のハイフ
ァイVTR「NV−D21」（ビデオサロン,1986年12月号，第1
39頁）がある。この「NV−D21」のマルチ画面機能は、
第２図に示すように1/3に縮小した９個の画面（以下、
小画面と称す。）を、横方向に３画面，縦方向に３画面
表示するものであり、マルチ・ストロボ機能やマルチ・
チャンネル機能を実現している。

〔発明が解決しようとする問題点〕

マルチ画面機能を用いて、スポーツ等の動きのある画像
を連続的に静止画表示していくマルチストロボ機能にお
いては、コマ数を多くして、より長時間にわたる動き、
より細かい動きを表示できることが望ましい。また、選
局チューナを切替えながら各局の映像を静止画表示して
いくマルチチャンネル機能においても、今後CATVの発達
によるチャンネル数の増加が見込まれることから、マル
チ画面表示機能における表示画面数を多くすることが望
まれる。

本発明の目的は、画面の縮小率は上記の従来例と同じ３
分の１のままで、表示画面数を増加させることにある。

〔問題点を解決するための手段〕

上記目的を達成するために、本発明では、映像信号のメ
モリへの１水平走査期間中の書込み期間、あるいは同じ
く読出し期間を、水平方向の有効映像表示期間の約４分
の３にせばめることにより、各小画面の左右両端の部分
を削り縦横比を３対４から１対１とする。

〔作用〕

一般に、画面の上下、左右の端の部分に表示される映像
のうち、視聴者にとって重要な情報を持つものは、例え
ば時刻、映画の字幕スーパ、スポーツ番組のスコア等、
静止画像であることが多い。マルチストロボ機能を用い
て連続的な動きのある映像を楽しむ場合、動いている対
称物は画面の中央部分に位置することが多いと考えられ
る。また、マルチチャンネル機能では、各チャンネルの
おおまかな放送内容、例えば歌番組であるか、料理番組
であるか、等、が判断できることが重要であり、このよ
うな用途においては、画面の左右両端が一部削られて表
示されても、特に大きな弊害はないと考えられる。

以上の点に着目し、本発明ではマルチ画面表示における
各小画面の左右両端をそれぞれ削り、縦横比１対１の画
面とした３分の１縮小画面を表示する。これにより水平
方向に小画面を４画面表示することができるので、マル
チ画面の表示画面数を９から12に増加することができ
る。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図において、１はメモリ部、２はタイミング制御回路、
３はラッチ回路、４はライトスイッチ回路、５はライト
アドレス発生回路、６はリードアドレス発生回路、７は
書込み画面位置選択回路、８はマルチプレクサ、15は読
出データ処理回路、９は映像信号入力端子、10は映像信
号出力端子、11はクロック信号入力端子、12は水平同期
信号入力端子、13は垂直同期信号入力端子、14は画面位
置制御信号入力端子である。

本実施例においてメモリ部１はデータの書込みと読出し
とが同時に行えるデュアルポートタイプのものであり、
３分の１に縮小した小画面を12画面分以上記憶できる容
量を持っているものとする。

次に第１図の実施例の回路動作について説明する。入力
端子９には映像入力信号1aを入力する。また、入力端子
11,12,13にはそれぞれクロック信号1b,映像入力信号1a
に同期した水平同期信号1c,同じく垂直同期信号1dを、
又、入力端子14には書込み画面位置制御信号1eを入力す
る。タイミング制御回路２は、クロック信号1b,水平同
期信号1c,垂直同期信号1dから各回路動作に必要なタイ
ミングパルスを生成する。映像入力信号1aをラッチ回路
３へと導き、水平方向には３画素に１画素の割合で、ま
た垂直方向には走査線３本に１本の割合でサンプリング
した後、ライトアドレス発生回路５により発生されるラ
イトアドレス1fに従ってメモリ部１へ書込みを行う。

書込み画面位置選択回路７は、12画面分のメモリ容量の
うちどの画面に映像信号の書込みを行うかを選択する回
路であり、制御信号1eにより書込み画面の位置を制御す
る。書込み画面位置選択回路７の出力信号1hをライトア
ドレス発生回路５に導き、書込み画面の位置に従ってラ
イトアドレス1fの値を切替えることにより、メモリ装置
１の12画面分の記憶領域に対して選択的にデータの書込
みを行う。

メモリ装置１へ書込んだ信号を、リードアドレス発生回
路６からのリードアドレス1gに従って連続的に読出す。

第３図は本実施例における読出し画面を示すものであ
り、画面の大きさは第２図の従来例による表示画面の図
と合わせて描いてある。メモリ装置１からのデータの読
出しは、第３図中P1と記した画面に対応する記憶領域か
ら１ライン分、続いて同じくP2に対応する記憶領域から
１ライン分、さらに同じくP3およびP4に対応する記憶領
域からそれぞれ１ライン分ずつ連続して行う。こうして
各画面１フィールド分の読出しを終了後、続いて同様に
P5〜８のデータ、P9〜P12のデータを順次読出してい
く。こうして読出した信号を読出しタ処理回路15に導
き、水平及び垂直の同期信号やカラーバースト信号、あ
るいは小画面を区切るためのワク信号等、必要な信号を
加算した後、映像信号出力端子10より出力する。

ライトスイッチ回路４はメモリ装置１に対するデータの
書込みを行うか否かを制御する回路であり、映像入力信
号のうち、ブランキング期間等を除く水平方向および垂
直方向の有効映像表示期間中の信号のみをメモリ装置１
に書込みを行うようメモリ装置を制御する。具体的に
は、垂直方向に関して有効表示期間のほぼ全期間に渡っ
て書込みを行うのに対して、水平方向に関しては有効表
示期間中の中央の一部についてのみ書込みを行う。

これについて第５図を用いて説明する。第５図は映像入
力信号の波形を示しており、図中Ｅは１水平走査期間
を、Ｄは水平方向の有効表示期間を示している。本実施
例では有効表示期間Ｄの両端を除いたＢで示す期間につ
いて書込みを行う。例えば書込み期間Ｂを有効表示期間
Ｄの約70％とすれば、有効表示期間の約95％の表示を行
うディスプレイに対して本実施例のマルチ画面表示を行
った場合、３分の１に縮小した12個の小画面の表示面積
をほぼ均等にすることができる。

第６図に本発明による他の実施例を示す。本実施例では
書込み画面の位置によりライトスイッチ４による書込み
期間を切替える。その他の部分の回路動作は第１図の実
施例と同じであるので説明は省略する。本実施例による
マルチ画面の表示例を第４図に示す。以下、第4,5図を
用いて本実施例における書込み期間の切替えについて説
明する。第４図中、水平方向４画面のうち中央の小画面
P2,3,6,7,10,11については、第１図の実施例と同様に第
５図中の有効表示期間Ｄに対して左右両端の部分を除い
た期間Ｂの信号について書込みを行う。これに対し第４
図中の左端の小画面P1,5,9については、書込み開始のタ
イミングを早め、第５図中Ａで示した期間について書込
みを行う。また、第４図中の右端の画面P4,8,12につい
ては書込み終了のタイミングを遅め、第５図中Ｃで示し
た期間について書込みを行う。例えば期間Ｂを期間Ｄに
対して70％に、また期間ＡおよびＣを期間Ｄに対して85
％にすれば、有効表示期間の約95％の表示を行うディス
プレイに対して本実施例のマルチ画面表示を行った場
合、12個の小画面の面積をほぼ均等にすることができ
る。さらに、本実施例では第１図の実施例と比較して、
12画面中左端の小画面では左方向に、また右端の小画面
では右方向にそれぞれ映像の表示面積が拡張されている
ので、水平方向のオーバースキャン量の少ない、すなわ
ち表示面積が大きいディスプレイや、表示のセンタがず
れたディスプレイに対しても、非映像信号の期間をディ
スプレイに表示してしまうことなくマルチ画面表示が行
える。本実施例では、水平方向の書込み期間を画面位置
の左右によって切替えたが、同様に垂直方向の書込み期
間を画面位置の上下によって切替えることにより、垂直
方向のオーバースキャン量や表示のセンタが異なるディ
スプレイに対応することが可能となる。

以上の実施例では縮小率を３分の１として、縦方向に３
個、横方向に４個の計12個の小画面を表示するものとし
て説明したが、本発明は一般にｎ分の１に縮小した画面
の左右両端を削って、横方向をもとのn/m倍とし（例え
ば、第５図で説明した例では、書込み期間Ｂが有効表示
期間Ｄの約70％のとき、n/m＝約0.7であり、ｎ＝３であ
るから、ｍ＝４である）、縦方向にｎ個、横方向にｍ個
（n,mはともに自然数、但しｎ＜ｍ）、計（ｎ×ｍ）個
の小画面を表示するものとしても問題はない。

又、以上の実施例では色信号の処理については特に触れ
ていないが、色信号と輝度信号とを分離した信号に対し
て本発明を適用する場合には、読出しデータ処理回路15
において両信号の加算を行えばよく、本発明はこれを含
むものである。

〔発明の効果〕

本発明によれば、マルチ画面表示機能において、縮小率
は３分の１ままで画像情報を大きく損うことなく表示画
面数を９から12へと増やすことができるので、よりコマ
数の多いマルチストロボ機能や、より多くチャンネル数
に対応できるマルチチャンネル機能を実現できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す回路ブロック図、第２
図は従来例の表示画面、第３図および第４図は本発明に
よる実施例の表示画面、第５図は本発明による実施例の
回路動作を説明するための映像信号入力波形図、第６図
は本発明の他の実施例を示す回路ブロック図である。 １……メモリ装置、 ２……タイミング制御回路、 ５……ライトアドレス発生回路、 ６……リードアドレス発生回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】少なくとも１画面分の映像信号を記憶する
   記憶容量を有し、縦方向にｎ個ずつの、また、横方向に
   ｍ個ずつ（但し、ｎは自然数であって、ｍはｎよりも大
   きい整数）の記憶領域に区分されたメモリ装置と、 入力映像信号を所定時間毎に１画面分ずつ抽出し、夫々
   の該１画面毎に左右部分以外の横方向が元の画面のn/m
   倍の部分を該メモリ装置の夫々の記憶領域に順次書き込
   む書込み手段と、 該メモリ装置の前記憶領域の記憶情報を１画面分の映像
   情報として読み出す読出し手段と とを具備し、同一表示画面上に、該入力映像信号の該所
   定時間毎の画面が1/n倍に縮小されて縦方向にｎ個、横
   方向にｍ個表示することができるように構成したことを
   特徴とする映像信号処理回路。
2. 【請求項２】特許請求の範囲第１項において、 前記メモリ装置における左端のｎ個の記憶領域では、他
   の記憶領域よりも画面の左側の部分を多く記憶して読み
   出され、前記メモリ装置における右端のｎ個の記憶領域
   では、他の記憶領域よりも画面の右側の部分を多く記憶
   して読み出されるように、前記書込み制御手段と前記読
   出し手段が制御動作することを特徴とする映像信号処理
   回路。