JPH0762808B2 - トリミング装置 - Google Patents
トリミング装置Info
- Publication number
- JPH0762808B2 JPH0762808B2 JP60125399A JP12539985A JPH0762808B2 JP H0762808 B2 JPH0762808 B2 JP H0762808B2 JP 60125399 A JP60125399 A JP 60125399A JP 12539985 A JP12539985 A JP 12539985A JP H0762808 B2 JPH0762808 B2 JP H0762808B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- output
- circuit
- trimming
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Control Of Voltage And Current In General (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明はトリミング装置に係り，特にトリミング前にあ
らかじめトリミングすべき値を求めて，その値でトリミ
ングを行なうトリミング装置に関する。
らかじめトリミングすべき値を求めて，その値でトリミ
ングを行なうトリミング装置に関する。
発振周波数や電圧等の出力を精度よくする為のトリミン
グ方式として目的とする発振周波数や電圧を測定しなが
ら，トリミング用電極をハンダ付やカット等を行なう方
式が知られている。この方式はボリウムやバリコンの様
に機械的に動かしてその値を変えるものと比べ，調整後
の機械的な移動がない為，素子の経年変化が少なけれ
ば，非常に安定した調整方法である。
グ方式として目的とする発振周波数や電圧を測定しなが
ら，トリミング用電極をハンダ付やカット等を行なう方
式が知られている。この方式はボリウムやバリコンの様
に機械的に動かしてその値を変えるものと比べ，調整後
の機械的な移動がない為，素子の経年変化が少なけれ
ば，非常に安定した調整方法である。
トリミング方式には種々あるが，一般的に多く使用され
ているものにリードフレームカット方式がある。
ているものにリードフレームカット方式がある。
第３図は定電圧回路にリードフレームカット方式を用い
た従来の回路構成図である。定電圧回路１には電源Ｅ
（3V）が印加されており，電圧制御端子はリードフレー
ム２−1,2−2,2−３を介して接地されている。この定電
圧回路１の出力V0を目的の電圧にたとえば−1.5Vに調整
するには，先ず出力V0の電圧を測定する。そして目的電
圧との差に対応してリードフレーム２−1,2−2,2−３を
切断する。あらかじめ，誤差電圧とリードフレームのカ
ット位置との関係を求めておくことによって，目的の電
圧に調整することができる。しかしながら，電圧制御端
子より加わる信号すなわちリードフレーム２−1,2−2,2
−３のカットであらかじめ求めてある電圧変動値と一致
することはなく，かなりの誤差が生じてしまう問題を有
している。その為，高精度に電圧を設定する場合には，
カットを行って目的の電圧値とならなかった時には再度
カットしたり，カットしたリードフレームをハンダ付等
で接続していた。この調整にはカット以外にハンダ付等
の工程がともなうので，調整に多量の時間を有するとい
う問題を有していた。
た従来の回路構成図である。定電圧回路１には電源Ｅ
（3V）が印加されており，電圧制御端子はリードフレー
ム２−1,2−2,2−３を介して接地されている。この定電
圧回路１の出力V0を目的の電圧にたとえば−1.5Vに調整
するには，先ず出力V0の電圧を測定する。そして目的電
圧との差に対応してリードフレーム２−1,2−2,2−３を
切断する。あらかじめ，誤差電圧とリードフレームのカ
ット位置との関係を求めておくことによって，目的の電
圧に調整することができる。しかしながら，電圧制御端
子より加わる信号すなわちリードフレーム２−1,2−2,2
−３のカットであらかじめ求めてある電圧変動値と一致
することはなく，かなりの誤差が生じてしまう問題を有
している。その為，高精度に電圧を設定する場合には，
カットを行って目的の電圧値とならなかった時には再度
カットしたり，カットしたリードフレームをハンダ付等
で接続していた。この調整にはカット以外にハンダ付等
の工程がともなうので，調整に多量の時間を有するとい
う問題を有していた。
第４図はリードフレームカット方式を時計の周波数調整
に用いた従来方式の回路構成図である。図示しない発振
回路より加わるクロック信号をカウンタ３で分周し，さ
らに分周出力を図示した後段の分周回路に加えている。
後段の分周回路はたとえば秒や分に対応したパルスを得
るようになっており，分に対応したパルス（1P/1M）を
アンドゲート４−１〜４−４に加えている。このパルス
は１分毎に１パルスの信号である。一方，前述したカウ
ンタ３はプリセッタブルなカウンタであり，アンドゲー
ト４−１〜４−４は加わるパルス（1P/1M）によってオ
ンとなり，リードフレーム５−１〜５−４より加わるプ
リセット信号を取込んでその値より再度カウントを開始
する。調整前においては，図に示す様にリードフレーム
５−１〜５−４は接続されており，グランドレベルがカ
ウンタに加わる。調整する時にはたとえば発振回路の周
波数を求め，目的の周波数との差より１分単位での誤差
を無くす様にカウンタ３に特定の値をプリセットする。
このプリセットする値がリードフレーム５−１〜５−４
をカットすることによって決定される。このリードフレ
ーム５−１〜５−４のカットも，前述した定電圧のトリ
ミングの場合と同様であり，カットを行って目的の精度
の計時がなされていない時にはカットしたリードフレー
ムをハンダ付したりあるいは再度他のリードフレームを
カットする等の工程がともない，調整に多量の時間を有
するという問題を有していた。
に用いた従来方式の回路構成図である。図示しない発振
回路より加わるクロック信号をカウンタ３で分周し，さ
らに分周出力を図示した後段の分周回路に加えている。
後段の分周回路はたとえば秒や分に対応したパルスを得
るようになっており，分に対応したパルス（1P/1M）を
アンドゲート４−１〜４−４に加えている。このパルス
は１分毎に１パルスの信号である。一方，前述したカウ
ンタ３はプリセッタブルなカウンタであり，アンドゲー
ト４−１〜４−４は加わるパルス（1P/1M）によってオ
ンとなり，リードフレーム５−１〜５−４より加わるプ
リセット信号を取込んでその値より再度カウントを開始
する。調整前においては，図に示す様にリードフレーム
５−１〜５−４は接続されており，グランドレベルがカ
ウンタに加わる。調整する時にはたとえば発振回路の周
波数を求め，目的の周波数との差より１分単位での誤差
を無くす様にカウンタ３に特定の値をプリセットする。
このプリセットする値がリードフレーム５−１〜５−４
をカットすることによって決定される。このリードフレ
ーム５−１〜５−４のカットも，前述した定電圧のトリ
ミングの場合と同様であり，カットを行って目的の精度
の計時がなされていない時にはカットしたリードフレー
ムをハンダ付したりあるいは再度他のリードフレームを
カットする等の工程がともない，調整に多量の時間を有
するという問題を有していた。
本発明は上記従来の欠点に鑑み，リードフレーム等のカ
ットを行なう前に試行工程を有する回路によってトリミ
ング値を求め，その後その値に従ってリードフレームを
カットすることによって再トリミングやハンダ付等を無
くし，調整工程を容易としたトリミング装置を提供する
ことを目的とする。
ットを行なう前に試行工程を有する回路によってトリミ
ング値を求め，その後その値に従ってリードフレームを
カットすることによって再トリミングやハンダ付等を無
くし，調整工程を容易としたトリミング装置を提供する
ことを目的とする。
本発明は上記目的を達成するためにトリミング用のリー
ドフレーム以外に，このリードフレームによって入力さ
れる全ての値を試行的に入力し得る制御手段を設け，あ
らかじめ上記制御手段によって全ての値を入力させるこ
とによってリードフレームのいずれを選択すればよいか
を決定出来るようにしたものである。
ドフレーム以外に，このリードフレームによって入力さ
れる全ての値を試行的に入力し得る制御手段を設け，あ
らかじめ上記制御手段によって全ての値を入力させるこ
とによってリードフレームのいずれを選択すればよいか
を決定出来るようにしたものである。
第１図（ａ）は本発明の第１の実施例の回路構成図であ
り、時計における定電圧回路６をトリミングされる被ト
リミング回路として示した例である。
り、時計における定電圧回路６をトリミングされる被ト
リミング回路として示した例である。
発振器OSCの出力はカウンタ７に加わる。カウンタ７は
加わるクロック信号を分周して1Hzの信号を出力する。
このカウンタ７のクロック出力（1Hz）が時計の１秒と
なる。そして，そのクロック出力は計時カウンタ８に加
わる。計時カウンタ８は秒,10秒，分,10分，時，日,10
日，月をそれぞれカウントする複数のカウンタを有し，
このカウンタによって計時情報が得られる。カウンタ８
のカウント値は選択回路９に加わる。選択回路９は計時
カウンタ８より出力させる計時情報（月日データ，時分
データ，秒データ等よりなる）を選択して表示部10で表
示される回路であり，選択したデータをデコードし，表
示部10に出力する。尚，この選択は選択信号SELECTによ
って指定される。
加わるクロック信号を分周して1Hzの信号を出力する。
このカウンタ７のクロック出力（1Hz）が時計の１秒と
なる。そして，そのクロック出力は計時カウンタ８に加
わる。計時カウンタ８は秒,10秒，分,10分，時，日,10
日，月をそれぞれカウントする複数のカウンタを有し，
このカウンタによって計時情報が得られる。カウンタ８
のカウント値は選択回路９に加わる。選択回路９は計時
カウンタ８より出力させる計時情報（月日データ，時分
データ，秒データ等よりなる）を選択して表示部10で表
示される回路であり，選択したデータをデコードし，表
示部10に出力する。尚，この選択は選択信号SELECTによ
って指定される。
前述の発振器6,カウンタ8,選択回路9,表示部10が時計と
しての機能を発生する基本回路である。一方，カウンタ
８の秒カウンタ８−１は第１図（ｃ）に表わす様に選択
回路９にカウント値を出力する他に下位３ビットを，ト
リミング部に出力（SA,SB,SC）する。この秒カウンタ８
−１の出力が以下に述べるトリミングにおける試行の値
として用いられる。
しての機能を発生する基本回路である。一方，カウンタ
８の秒カウンタ８−１は第１図（ｃ）に表わす様に選択
回路９にカウント値を出力する他に下位３ビットを，ト
リミング部に出力（SA,SB,SC）する。この秒カウンタ８
−１の出力が以下に述べるトリミングにおける試行の値
として用いられる。
本発明はリードフレームカットによるトリミングの前に
試行を行ない，トリミングしたと同様の信号を定電圧回
路６に加える動作をする。
試行を行ない，トリミングしたと同様の信号を定電圧回
路６に加える動作をする。
先ず，スイッチ10をオン，オフして１パルスをフリップ
フロップ11のクロック端子Ｔに加える。フリップフロッ
プ11はトグルタイプのフリップフロップであり,1回のパ
ルス入力で出力Ｑが０の時には１に,1の時には０に変化
する。試行を行なう前はフリップフロップ11の出力Ｑは
０であるので，このパルスの入力によってフリップフロ
ップ11の出力Ｑは１となる。フリップフロップ11の出力
ＱはノアゲートNOR1，NOR2，NOR3とアンドゲートA11，A
12，A13，A21，A22，A23より成る選択回路12のアンドゲ
ートA11，A12，A13に加わる。またインバータI4を介し
て選択回路12のアンドゲートA21，A22，A23に加わる。
フリップフロップ11の出力が１の時にはインバータI4の
出力は０であるので，フリップフロップ11の出力Ｑが直
接加わるアンドゲートA11，A12，A13がオンとなり，ア
ンドゲートA21，A22，A23がオフとなる。よって秒カウ
ンタ８−１の出力SA,SB,SCよりインバータI1〜I3を介し
て選択回路12のアンドゲートA11，A12，A13に加わった
信号がノアゲートNOR1，NOR2，NOR3に加わる。ノアゲー
トNOR1，NOR2，NOR3の他方の入力はオフとなっているア
ンドゲートA21，A22，A23の出力がそれぞれ加わってい
るので，ノアゲートNOR1，NOR2，NOR3より，アンドゲー
トA11，A12，A13より入力した信号が反転してエンコー
ダ回路13に出力される。カウンタ８−１の出力SA,SB,SC
はインバータI1，I2，I3でそれぞれ反転され，さらにノ
アゲートNOR1，NOR2，NOR3で反転されるので，結果的に
はデコーダ13にはカウンタ８−１の出力SA,SB,SCと同じ
信号が加わる。
フロップ11のクロック端子Ｔに加える。フリップフロッ
プ11はトグルタイプのフリップフロップであり,1回のパ
ルス入力で出力Ｑが０の時には１に,1の時には０に変化
する。試行を行なう前はフリップフロップ11の出力Ｑは
０であるので，このパルスの入力によってフリップフロ
ップ11の出力Ｑは１となる。フリップフロップ11の出力
ＱはノアゲートNOR1，NOR2，NOR3とアンドゲートA11，A
12，A13，A21，A22，A23より成る選択回路12のアンドゲ
ートA11，A12，A13に加わる。またインバータI4を介し
て選択回路12のアンドゲートA21，A22，A23に加わる。
フリップフロップ11の出力が１の時にはインバータI4の
出力は０であるので，フリップフロップ11の出力Ｑが直
接加わるアンドゲートA11，A12，A13がオンとなり，ア
ンドゲートA21，A22，A23がオフとなる。よって秒カウ
ンタ８−１の出力SA,SB,SCよりインバータI1〜I3を介し
て選択回路12のアンドゲートA11，A12，A13に加わった
信号がノアゲートNOR1，NOR2，NOR3に加わる。ノアゲー
トNOR1，NOR2，NOR3の他方の入力はオフとなっているア
ンドゲートA21，A22，A23の出力がそれぞれ加わってい
るので，ノアゲートNOR1，NOR2，NOR3より，アンドゲー
トA11，A12，A13より入力した信号が反転してエンコー
ダ回路13に出力される。カウンタ８−１の出力SA,SB,SC
はインバータI1，I2，I3でそれぞれ反転され，さらにノ
アゲートNOR1，NOR2，NOR3で反転されるので，結果的に
はデコーダ13にはカウンタ８−１の出力SA,SB,SCと同じ
信号が加わる。
デコーダ13は３ビットの２進信号を８進の信号に変換し
さらに,8進の信号値に比例して出力信号の１の値が増加
する信号に変換する回路である。デコーダ13に入力した
ノアゲートNOR1，NOR2，NOR3の出力はインバータ群13-0
に加わり，反転さらに反転（すなわち元の信号にもど
る）して第１のマトリクス回路13-1に加わる。第１のマ
トリクスの横方向のラインにはそれぞれSA,＊SA,SB,＊S
B,SC,＊SCが出力される。（＊は反転信号を意味する）
第１のマトリクスは縦方向のラインの○印を有する交点
が全て１となった時に，その縦方向のラインが１となる
マトリクスたとえばダイオードアンドのマトリクスを構
成している。換言するならば縦方向のラインが３入力の
アンドゲートで構成され○印の横方向の組にそれぞれの
ゲートが接続されたものと同様の回路であり,3ビット２
進の信号を８進の信号に変換している。そして第１のマ
トリクス13-1の出力は第２のマトリクス13-2の縦方向の
ラインに加わる。第２のマトリクス13-2は横方向のライ
ンの○印を有する交点の１個でも１となった時に，その
ラインが１となるマトリクスを構成している。たとえ
ば，ダイオードオアのマトリクスである。横方向のライ
ンは定電圧回路の入力７−７〜７−１に接続されてお
り,8進の信号に対応して，入力７−１〜７−７の出力が
順次１となる。すなわち，デコータ13の入力（SC,SB,S
A）が00の時出力（定電圧回路の入力７−７〜７−１）
は 0000000,001の時0000001,010の時0000011, 011の時0000111,100の時0001111, 101の時0011111,110の時0111111, 111の時1111111となる。
さらに,8進の信号値に比例して出力信号の１の値が増加
する信号に変換する回路である。デコーダ13に入力した
ノアゲートNOR1，NOR2，NOR3の出力はインバータ群13-0
に加わり，反転さらに反転（すなわち元の信号にもど
る）して第１のマトリクス回路13-1に加わる。第１のマ
トリクスの横方向のラインにはそれぞれSA,＊SA,SB,＊S
B,SC,＊SCが出力される。（＊は反転信号を意味する）
第１のマトリクスは縦方向のラインの○印を有する交点
が全て１となった時に，その縦方向のラインが１となる
マトリクスたとえばダイオードアンドのマトリクスを構
成している。換言するならば縦方向のラインが３入力の
アンドゲートで構成され○印の横方向の組にそれぞれの
ゲートが接続されたものと同様の回路であり,3ビット２
進の信号を８進の信号に変換している。そして第１のマ
トリクス13-1の出力は第２のマトリクス13-2の縦方向の
ラインに加わる。第２のマトリクス13-2は横方向のライ
ンの○印を有する交点の１個でも１となった時に，その
ラインが１となるマトリクスを構成している。たとえ
ば，ダイオードオアのマトリクスである。横方向のライ
ンは定電圧回路の入力７−７〜７−１に接続されてお
り,8進の信号に対応して，入力７−１〜７−７の出力が
順次１となる。すなわち，デコータ13の入力（SC,SB,S
A）が00の時出力（定電圧回路の入力７−７〜７−１）
は 0000000,001の時0000001,010の時0000011, 011の時0000111,100の時0001111, 101の時0011111,110の時0111111, 111の時1111111となる。
本発明の実施例に用いた定電圧回路６は入力６−７〜６
−１に対して各入力ビットに重み付けがなされた調整入
力を加える従来の構成とは異なり，順次入力６−１から
入力６−７にかけて１を加えることによって出力電圧が
変化する様に構成されている。
−１に対して各入力ビットに重み付けがなされた調整入
力を加える従来の構成とは異なり，順次入力６−１から
入力６−７にかけて１を加えることによって出力電圧が
変化する様に構成されている。
時計を構成するカウンタが動作して，秒カウンタ８−１
が１秒単位でインクリメントするたびに，前述した様に
SC,SB,SAがデコードされて定電圧回路６に加わり，定電
圧回路６はそれに対応して順次電圧を変化させる。
が１秒単位でインクリメントするたびに，前述した様に
SC,SB,SAがデコードされて定電圧回路６に加わり，定電
圧回路６はそれに対応して順次電圧を変化させる。
第１図（ａ）に示した本発明の実施例においては,8個の
トリミングの値が定電圧回路６に加わるので，定電圧回
路６はそれに対して８種類の電圧を出力する。第１図
（ｂ）はカウンタ８−１の出力SA,SB,SCの値と定電圧回
路の出力電圧値との関係を表わす表である。
トリミングの値が定電圧回路６に加わるので，定電圧回
路６はそれに対して８種類の電圧を出力する。第１図
（ｂ）はカウンタ８−１の出力SA,SB,SCの値と定電圧回
路の出力電圧値との関係を表わす表である。
カウンタ８−１の出力SC,SB,SAは順次000〜111と変化す
るので，定電圧回路６は−1.1〜−1.8Vを出力する。第
１図（ｂ）の値は標準的な出力Voutを表しているので，
当然ながら定電圧回路６内に設けられている素子の誤差
等によって個々にその値は異なる。前述した様にカウン
タ８−１の値は１秒毎に変化するので１秒毎に変化する
電圧値を求めることにより，第１図（ｂ）のごときカウ
ンタ８−１の出力すなわち定電圧電源６に加わる補正信
号とその出力電圧の関係が求められる。尚，カウンタ８
−１の出力は，選択回路９にも加わっているので選択信
号SELECTによって選択しておくことにより，発生してい
る電圧値の時のカウンタ７の値が求められる。
るので，定電圧回路６は−1.1〜−1.8Vを出力する。第
１図（ｂ）の値は標準的な出力Voutを表しているので，
当然ながら定電圧回路６内に設けられている素子の誤差
等によって個々にその値は異なる。前述した様にカウン
タ８−１の値は１秒毎に変化するので１秒毎に変化する
電圧値を求めることにより，第１図（ｂ）のごときカウ
ンタ８−１の出力すなわち定電圧電源６に加わる補正信
号とその出力電圧の関係が求められる。尚，カウンタ８
−１の出力は，選択回路９にも加わっているので選択信
号SELECTによって選択しておくことにより，発生してい
る電圧値の時のカウンタ７の値が求められる。
次に、求められた第１図（ｂ）の関係より，トリミング
端子14のリードフレームA,B,Cをカットし，目的の補正
データにする。（尚，第１図（ｂ）の＊A,＊B,＊Ｃはト
リミング端子14より加わる信号の反転を意味する。） トリミング設定における動作は，スイッチ10をさらに一
回のオン，オフでフリップフロップ11の出力を０にする
ことによって開始する。あるいは図示しない回路によっ
てフリップフロップ11をリセットすることによっても可
能である。フリップフロップ11の出力Ｑが０となると，
インバータI4を介して１がアンドゲートA21，A22，A23
に加わることによって，このアンドゲートA21，A22，A
23がオンとなる。そしてアンドゲートA11，A12，A13は
オフとなるので，前述した動作とは逆にアンドゲートA
21，A22，A23に加わるリード端子の情報が選択される。
そして，同様にデコーダ13を介して定電圧回路６に加わ
る。この動作によってトリミングした値が定電圧回路６
に加わる。尚，カウンタ８−１の出力SA,SB,SCはそれぞ
れインバータI1〜I3を介してアンドゲートA11，A12，A
13に加わり，さらに選択回路12によって反転してもとの
信号にもどってデコーダ13に加わる様になっているが，
トリミング端子14より発生した信号（カットした時0,カ
ットしない時１）は反転しないでアンドゲートA21，
A22，A23に加わる。よって，このトリミング端子14の各
リードフレームA,B,Cのカットは第１図（ｂ）の＊A,＊
B,＊Ｃにおける１に対応する。すなわち，たとえば出力
Voutを−1.5Vに設定する場合にはリードフレームＣをカ
ットすることになる。これをカットすることによって，
前述した動作でリードフレームのカット情報が定電圧回
路６に加わり，目的の値に出力電圧Voutを設定すること
ができる。
端子14のリードフレームA,B,Cをカットし，目的の補正
データにする。（尚，第１図（ｂ）の＊A,＊B,＊Ｃはト
リミング端子14より加わる信号の反転を意味する。） トリミング設定における動作は，スイッチ10をさらに一
回のオン，オフでフリップフロップ11の出力を０にする
ことによって開始する。あるいは図示しない回路によっ
てフリップフロップ11をリセットすることによっても可
能である。フリップフロップ11の出力Ｑが０となると，
インバータI4を介して１がアンドゲートA21，A22，A23
に加わることによって，このアンドゲートA21，A22，A
23がオンとなる。そしてアンドゲートA11，A12，A13は
オフとなるので，前述した動作とは逆にアンドゲートA
21，A22，A23に加わるリード端子の情報が選択される。
そして，同様にデコーダ13を介して定電圧回路６に加わ
る。この動作によってトリミングした値が定電圧回路６
に加わる。尚，カウンタ８−１の出力SA,SB,SCはそれぞ
れインバータI1〜I3を介してアンドゲートA11，A12，A
13に加わり，さらに選択回路12によって反転してもとの
信号にもどってデコーダ13に加わる様になっているが，
トリミング端子14より発生した信号（カットした時0,カ
ットしない時１）は反転しないでアンドゲートA21，
A22，A23に加わる。よって，このトリミング端子14の各
リードフレームA,B,Cのカットは第１図（ｂ）の＊A,＊
B,＊Ｃにおける１に対応する。すなわち，たとえば出力
Voutを−1.5Vに設定する場合にはリードフレームＣをカ
ットすることになる。これをカットすることによって，
前述した動作でリードフレームのカット情報が定電圧回
路６に加わり，目的の値に出力電圧Voutを設定すること
ができる。
尚，トリミング端子14のリードフレームA,B,Cの出力
は，インバータI4，I5，I6とノアゲートNOR4，NOR5，NO
R6によって１巡のループをそれぞれ形成している回路17
のノアゲートの出力に接続されているが，これはトリミ
ングによってカットされた時に安定した信号が選択回路
12に加わる様に設けられたものである。ノアゲートNO
R4，NOR5，NOR6のゲートに共通にインバータI4の出力が
ワンショットマルチバイブレータ17′を介して加わり，
インバータI4の出力が０から１に変化した時に特定時間
ノアゲートNOR4，NOR5，NOR6の入力が１となる様に構成
されている。これによってインバータI5，I6，I7のノア
ゲートNOR4，NOR5，NOR6による一巡の閉ループはトリミ
ング値を取込み，アンドゲートA21，A22，A23に安定し
たトリミング値を加える。
は，インバータI4，I5，I6とノアゲートNOR4，NOR5，NO
R6によって１巡のループをそれぞれ形成している回路17
のノアゲートの出力に接続されているが，これはトリミ
ングによってカットされた時に安定した信号が選択回路
12に加わる様に設けられたものである。ノアゲートNO
R4，NOR5，NOR6のゲートに共通にインバータI4の出力が
ワンショットマルチバイブレータ17′を介して加わり，
インバータI4の出力が０から１に変化した時に特定時間
ノアゲートNOR4，NOR5，NOR6の入力が１となる様に構成
されている。これによってインバータI5，I6，I7のノア
ゲートNOR4，NOR5，NOR6による一巡の閉ループはトリミ
ング値を取込み，アンドゲートA21，A22，A23に安定し
たトリミング値を加える。
第２図は本発明のトリミング装置を時計の周波数補正に
応用した回路構成図である。発振器18はたとえば32768H
zの発振器である。その出力は４段すなわち４ビットの
カウンタに加わる。このカウンタ19はプリセッタブルで
あり，セット用の入力端子を有し，後述するタイミング
でプリセットされる。このカウンタ19によって1/16分周
された信号は次の11段（11ビット）のカウンタ20で分周
され1Hzのパルス信号を出力する。この信号が時計とし
ての１秒のクロックとなる。そして，カウンタ20の出力
すなわち1Hzの信号は，秒カウンタ,10秒カウンタ，分カ
ウンタ,10カウンタ，時カウンタさらには日や月のカウ
ンタを有する計時カウンタに加わる。計時カウンタは１
秒のクロックを順次カウントし，計時データを図示しな
い表示回路に出力する。この発振回路18,カウンタ19,2
0,21によって時計としての基本機能を発生している。
応用した回路構成図である。発振器18はたとえば32768H
zの発振器である。その出力は４段すなわち４ビットの
カウンタに加わる。このカウンタ19はプリセッタブルで
あり，セット用の入力端子を有し，後述するタイミング
でプリセットされる。このカウンタ19によって1/16分周
された信号は次の11段（11ビット）のカウンタ20で分周
され1Hzのパルス信号を出力する。この信号が時計とし
ての１秒のクロックとなる。そして，カウンタ20の出力
すなわち1Hzの信号は，秒カウンタ,10秒カウンタ，分カ
ウンタ,10カウンタ，時カウンタさらには日や月のカウ
ンタを有する計時カウンタに加わる。計時カウンタは１
秒のクロックを順次カウントし，計時データを図示しな
い表示回路に出力する。この発振回路18,カウンタ19,2
0,21によって時計としての基本機能を発生している。
一方，カウンタ19は，前述した様にプリセッタブルであ
り,1分単位で発振器18のサイクル数をトリミングによっ
て０〜16まで等価的に増大する様に構成されている。さ
らに，リードフレームカットによるトリミングの前に試
行を行ない，トリミングしたと同様の信号をカウンタ21
より出力される１分に１回のパルスによってカウンタ19
にセットできる様になっている。
り,1分単位で発振器18のサイクル数をトリミングによっ
て０〜16まで等価的に増大する様に構成されている。さ
らに，リードフレームカットによるトリミングの前に試
行を行ない，トリミングしたと同様の信号をカウンタ21
より出力される１分に１回のパルスによってカウンタ19
にセットできる様になっている。
先ず，電源を投入した時にはフリップフロップ23の出力
Ｑは0,反転出力＊Ｑ（＊は反転を意味する）は１である
ので，出力Ｑが第１のゲートに加わるアンドゲートA41
〜A42はオフとなる。一方，アンドゲートA31〜A34の第
１のゲートにはフリップフロップの反転出力＊Ｑ（この
時は１）が加わるので，計時カウンタ21より１分に１回
のパルス（1P/1M）が，それぞれのアンドゲートA31〜A
34の第２のゲートに入力するたびにカウンタ24より第３
のゲートに加わる信号をアンドゲートA31〜A34はオアゲ
ートOR1〜OR4の一方のゲート12に出力する。オアゲート
OR1〜OR4の他方のゲートにはアントゲートA41〜A44の出
力が加わっているが，アンドゲートA41〜A44の第１のゲ
ートにフリップフロップ23の出力Ｑ（０）が入力してい
るので，オアゲートOR1〜OR4はアンドケートA31〜A34よ
り入力する信号をカウンタ19に出力し，プリセットす
る。すなわち１分間に１回カウンタ19のカウント値をカ
ウンタ24より出力されている値だけ進めることすなわち
補正することになる。
Ｑは0,反転出力＊Ｑ（＊は反転を意味する）は１である
ので，出力Ｑが第１のゲートに加わるアンドゲートA41
〜A42はオフとなる。一方，アンドゲートA31〜A34の第
１のゲートにはフリップフロップの反転出力＊Ｑ（この
時は１）が加わるので，計時カウンタ21より１分に１回
のパルス（1P/1M）が，それぞれのアンドゲートA31〜A
34の第２のゲートに入力するたびにカウンタ24より第３
のゲートに加わる信号をアンドゲートA31〜A34はオアゲ
ートOR1〜OR4の一方のゲート12に出力する。オアゲート
OR1〜OR4の他方のゲートにはアントゲートA41〜A44の出
力が加わっているが，アンドゲートA41〜A44の第１のゲ
ートにフリップフロップ23の出力Ｑ（０）が入力してい
るので，オアゲートOR1〜OR4はアンドケートA31〜A34よ
り入力する信号をカウンタ19に出力し，プリセットす
る。すなわち１分間に１回カウンタ19のカウント値をカ
ウンタ24より出力されている値だけ進めることすなわち
補正することになる。
フリップフロップ23の反転出力が１の時にはカウンタ
24の値によって補正を行なうので，先ず，スイッチ25を
順次オン，オフし，計時誤差が少ない時のカウンタ24の
値を求める。そして求めたカウンタ24の値に対応したリ
ードフレームＡ′〜Ｄ′より成るトリミング端子をカッ
トする。たとえば，カウンタの値が0110であるならばリ
ードフレームＡ′,D′をカットする。尚第２図の本発明
の実施例においては，接地レベルを１としている。これ
によってトリミングが完了する。次に，スイッチ22を１
回オン，オフしてフリップフロップ23を反転（出力Ｑが
1,反転出力＊Ｑが０）する。これによってアンドゲート
A31〜A34がオフとなり，前述とは逆にカウンタ24より１
分に１回の割で加わるパルスの時にトリミングした値，
たとえば0110がプリセットカウンタ19にプリセットされ
る。
24の値によって補正を行なうので，先ず，スイッチ25を
順次オン，オフし，計時誤差が少ない時のカウンタ24の
値を求める。そして求めたカウンタ24の値に対応したリ
ードフレームＡ′〜Ｄ′より成るトリミング端子をカッ
トする。たとえば，カウンタの値が0110であるならばリ
ードフレームＡ′,D′をカットする。尚第２図の本発明
の実施例においては，接地レベルを１としている。これ
によってトリミングが完了する。次に，スイッチ22を１
回オン，オフしてフリップフロップ23を反転（出力Ｑが
1,反転出力＊Ｑが０）する。これによってアンドゲート
A31〜A34がオフとなり，前述とは逆にカウンタ24より１
分に１回の割で加わるパルスの時にトリミングした値，
たとえば0110がプリセットカウンタ19にプリセットされ
る。
アンドゲートA31〜A34，A41〜A44とオアゲートOR1〜OR4
は選択回路を構成しており,1分毎に１回出力されるパル
スでカウンタ24の値あるいはトリミング端子26より出力
される値を選択してカウンタ19に出力する。
は選択回路を構成しており,1分毎に１回出力されるパル
スでカウンタ24の値あるいはトリミング端子26より出力
される値を選択してカウンタ19に出力する。
１分毎にプリセットされるカウンタ19の値が同じであれ
ば，補正は正しくなされるのであるから，あらかじめ，
カウンタ値によって補正を行なう様に選択し，スイッチ
25でカウンタ24をインクリメントすることにより得られ
る時計の精度を求め，一番精度の高い補正を行なうカウ
ンタ24の値でトリミング端子26のリードフレームＡ′〜
Ｄ′をカットすることによって，高精度の補正を行なう
ことができる。尚，一般的な計時の時にはフリップフロ
ップは当然ながら出力Ｑが1,反転出力＊Ｑが０となって
いる。
ば，補正は正しくなされるのであるから，あらかじめ，
カウンタ値によって補正を行なう様に選択し，スイッチ
25でカウンタ24をインクリメントすることにより得られ
る時計の精度を求め，一番精度の高い補正を行なうカウ
ンタ24の値でトリミング端子26のリードフレームＡ′〜
Ｄ′をカットすることによって，高精度の補正を行なう
ことができる。尚，一般的な計時の時にはフリップフロ
ップは当然ながら出力Ｑが1,反転出力＊Ｑが０となって
いる。
以上，本発明の実施例を用いて詳細に説明した。
第１図（ａ）に示した第１の実施例では秒カウンタの値
をトリミングする前の補正信号として用いたが，これに
限らずたとえば早送り回路を別に設け，その回路より得
られる値を補正信号としても良い。さらに表示は秒表示
をそのまま用いているが，これに限らず１ビットに対応
して各ドットを表示する選択回路を設けて行なっても良
い。
をトリミングする前の補正信号として用いたが，これに
限らずたとえば早送り回路を別に設け，その回路より得
られる値を補正信号としても良い。さらに表示は秒表示
をそのまま用いているが，これに限らず１ビットに対応
して各ドットを表示する選択回路を設けて行なっても良
い。
以上，述べた様に，本発明はトリミングする前にトリミ
ングすべき値すなわち補正値を求め，それによってトリ
ミングしているので，本発明によれば，再トリミングや
ハンダ付作業を無くし，調整工程を容易としたトリミン
グ装置を得ることができる。
ングすべき値すなわち補正値を求め，それによってトリ
ミングしているので，本発明によれば，再トリミングや
ハンダ付作業を無くし，調整工程を容易としたトリミン
グ装置を得ることができる。
第１図（ａ）は本発明を定電圧回路のトリミングに応用
した回路構成図， 第１図（ｂ）は第１図（ａ）におけるカウンタ８−１の
出力およびトリミング端子14の出力と定電圧回路の出力
との関係を示す図表， 第１図（ｃ）は秒カウンタの詳細な回路図， 第２図は本発明を時計の周波数補正に応用した回路構成
図， 第３図は従来の定電圧回路のトリミング回路図， 第４図は従来の周波数補正のトリミング回路図である。 ８−1,19,24……カウンタ,12……選択回路,14,26……ト
リミング端子，NOR1〜NOR3……ノアゲート，A11〜A13，
A21〜A23，A31〜A34，A41〜A44……アントゲート，OR1
〜OR4……オアゲート,11,23……フリップフロップ,10,2
2……スイッチ．
した回路構成図， 第１図（ｂ）は第１図（ａ）におけるカウンタ８−１の
出力およびトリミング端子14の出力と定電圧回路の出力
との関係を示す図表， 第１図（ｃ）は秒カウンタの詳細な回路図， 第２図は本発明を時計の周波数補正に応用した回路構成
図， 第３図は従来の定電圧回路のトリミング回路図， 第４図は従来の周波数補正のトリミング回路図である。 ８−1,19,24……カウンタ,12……選択回路,14,26……ト
リミング端子，NOR1〜NOR3……ノアゲート，A11〜A13，
A21〜A23，A31〜A34，A41〜A44……アントゲート，OR1
〜OR4……オアゲート,11,23……フリップフロップ,10,2
2……スイッチ．
Claims (1)
- 【請求項１】複数の入力端子を有し、この複数の入力端
子夫々に入力される入力値を変えることにより被トリミ
ング回路の出力値が変化するトリミング装置において、 前記複数の入力端子の数と同数である複数の出力端子を
備え、この複数の出力端子からの出力値をこの複数の出
力端子が取り得る全ての値に順次変化させる回路手段
と、 この回路手段の前記複数の出力端子からの信号と前記複
数の入力端子からの信号とが供給されいずれか一方の信
号を選択して前記被トリミング回路に出力する選択手段
と、を備えたことを特徴とするトリミング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125399A JPH0762808B2 (ja) | 1985-06-10 | 1985-06-10 | トリミング装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60125399A JPH0762808B2 (ja) | 1985-06-10 | 1985-06-10 | トリミング装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61283912A JPS61283912A (ja) | 1986-12-13 |
| JPH0762808B2 true JPH0762808B2 (ja) | 1995-07-05 |
Family
ID=14909168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60125399A Expired - Lifetime JPH0762808B2 (ja) | 1985-06-10 | 1985-06-10 | トリミング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0762808B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113189477B (zh) * | 2020-09-03 | 2022-10-28 | 深圳利普芯微电子有限公司 | 一种芯片修调电路及修调方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56140281A (en) * | 1980-04-01 | 1981-11-02 | Citizen Watch Co Ltd | Electronic timepiece |
| JPS57158565A (en) * | 1981-03-26 | 1982-09-30 | Seiko Epson Corp | Battery life detecting circuit |
| JPS57206004A (en) * | 1981-06-12 | 1982-12-17 | Nippon Electric Co | Trimming system |
| JPS587191A (ja) * | 1981-07-06 | 1983-01-14 | ヤマハ株式会社 | 電子楽器 |
-
1985
- 1985-06-10 JP JP60125399A patent/JPH0762808B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61283912A (ja) | 1986-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3928959A (en) | Electronic timepiece | |
| US4453834A (en) | Electronic timepiece with temperature compensation | |
| US4763309A (en) | Programming arrangement for a non-volatile memory for a timepiece | |
| GB1570659A (en) | Electronic timepiece | |
| US8201991B2 (en) | Frequency corrector and clocking apparatus using the same | |
| JPS6034077B2 (ja) | 電子水晶時計装置 | |
| JPH07154243A (ja) | 電子式時計装置ならびに補正値決定装置および方法 | |
| US4020626A (en) | Electronic timepiece | |
| US4761771A (en) | Electronic timekeeping apparatus with temperature compensation and method for compensating same | |
| US4043109A (en) | Electronic timepiece | |
| US4358840A (en) | Analogue alarm electronic timepiece | |
| JPH0631731B2 (ja) | 温度補償機能付時計装置 | |
| US4205517A (en) | Alarm electronic timepiece | |
| US4407019A (en) | Electronic wristwatch | |
| JPS61283912A (ja) | トリミング装置 | |
| JPWO1997045776A1 (ja) | 指針式電子時計 | |
| US4170105A (en) | Electronic timepiece | |
| US4730286A (en) | Circuit and method for correcting the rate of an electronic timepiece | |
| JPS6037437B2 (ja) | カレンダ表示装置 | |
| JPS6018956B2 (ja) | 電子時計の規正装置 | |
| US4062178A (en) | Electronic timepiece | |
| JPS6145986A (ja) | 高精度電子時計 | |
| JPH04314Y2 (ja) | ||
| JPS62231196A (ja) | 誤差調整機能を有する時計装置 | |
| JPS6124956Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |