JPS6034077B2 - 電子水晶時計装置 - Google Patents

Description

【発明の詳細な説明】 この発明は、調整可能且つプログラム可能な分周係数を
もつ分周器集積回路を備えた水晶時計に関する。

水晶発振器及び非同期分周器を含む集積回路を持つ電子
水晶時計に於ては、周波数微調整用の直列トリマを水晶
発振器周波数と分周器出力周波数との間の分周比を所定
の範囲内で段階的に調整可能にすることによって取除く
ことが考えられている。

このような問題のために、例えば西ドイツ公告出願第１
９４６１６６号、第２２１１４４１号、第２２１９４９
３号、第２２３３８００号、第２２４１５１４号及び第
２２５０３８９号、そしてスイス特許第５３４９１３号
に開示されているように幾つかの提案がなされている。
前記の最初の出願に開示されたものを除いて他の公知技
術の共通な特徴はｍ段分周器がプログラム可能な記憶回
路と比較回路と共にｍ個の分周器段に所望通りに作用す
る付加的な分周段を持つことである。公知の従来技術で
は、これはいろいろな方法で行われている。例えばドイ
ツ公告出願第２２４１５１４号に開示された方法によれ
ば、発振器周波数が分周器の入力周波数より常に低くな
るように選択され、そして分周器出力周波数が公称周波
数に等しくなるように付加パルスが分周器の出力或いは
個々の段で加えられる。ドイツ公告出願第２３３３８０
０号に開示された方法では、実際の発振器周波数がこれ
また公称周波数より低くなるように選択され、そして個
々の分間器段を間欠的に短絡することにより分周器をよ
り早く計数させており、この結果出力周波数は分周され
た公称周波数に近似することになる。

個々の分周器段を短絡する継続時間は付加的なカウンタ
、すなわち付加的な分周器段によって決定される。ドイ
ツ公告出願第１９４６１６６号を除いて前記の他の公告
出願に開示された方法もまた或る計数時間中個々の分周
器段を切離すことによって比較或いは記憶回路からの信
号に応答して個々の分周器段に作用する。

比較或いは記憶回路は付加的な分周器段によって次々に
制御され前記した方法はいずれも少くとも付加的な分周
器段及び他の付加回路を必要とするので、集積回路化は
可能であるも特に腕時計には不利益となる程度にまで電
力消費を増大させる大きな付加的回路が必要となる。前
記ドイツ公告出願第１９４６１６６に開示された方法は
直列トリマを有する発振回路に使用されるようなたった
１個のｍ段分周器を必要とする。この方法では、実際の
発振周波数は公称周波数より高くなければならす、そし
て、分周器の入力で、或いは入力に近い分周器段の入力
でパルスがプランキング回路によって間欠的に抑圧され
る。プランキング時間は分周器の出力信号が入力信号と
して供給されるモノステーブル或いはバィステーフルマ
ルチノゞィブレ−夕の出力信号のパルス持続時間によっ
て決定される。前記マルチパイプレー夕は出力パルスの
持続時間が可変抵抗器によって調整できるよう構成され
ている。

更に、前記マルチパイプレー外まエージング及び温度変
動による発振周波数変化を補償することができる。この
方法の精度はマルチパイプレータの出力パルスの持続時
間の精度に依存することは明らかである。

しかしながら、マルチパイプレータは通常の許容値をも
つ素子によってのみ実現できるので、プランキング時間
は温度、エージング及び電源電圧に依存することになる
。更に、精度は例えば可変抵抗器のような外部調整素子
の調整の精度に依存するので、不確定性の他の要因が増
えることになる。前記の方法では、分周器の入力パルス
と出力パルスは分周器が同期計数回路の場合には同相で
あるが、非同期計数回路が使用される場合にはこのよう
な位相関係は存在しない。

後者の場合は時間用分周器のために一般に好ましいもの
である。この発明は、従来技術の欠点を除去し得、特に
マルチパイプレータのパルス持続時間をデジタル的に、
従ってより正確に調整し得る水晶時計装置を提供するこ
とを目的とする。以下、この発明を図面を参照して説明
する。

第１図の実施例は発振回路Ａ、ｍ段分周回路Ｂ，Ｂ′，
Ｂ″、プランキング回路Ｄ、切替スイッチＥ、多ゲート
Ｆ、調整回路Ｘ及びアンドゲートＧ，日から構成されて
いる。水晶発振回路Ａは周知の如くィンバーダＶ、この
ィンバータの入出力間に並列に接続された抵抗器Ｒ及び
水晶Ｑ、及びィンバータＶの入出力を接地するコンデン
サＣＩ及びＣ２から構成されている。ｍ段分周器はプラ
ンキング回路Ｄの前に接続された第ｍ段分周器Ｂ、プラ
ンキング回路Ｄと切換スイッチＥとの間に接続された第
ｍ−１段乃至弟ｎ＋１段分周器Ｂ′、及び切替スイッチ
Ｅに続く弟ｎ段乃第１段分周器Ｂ′′からなっている。

弟ｍ段分周器は水晶発振器回路の出力によって直接駆動
される。第ｍ−１段及び他の分周器段は非同期カゥンタ
のよっに騒動される。すなわち、後段が前段の出力によ
って直接駆動される。集積回路はＣ−ＭＯＳ回路である
ことが望ましい。Ｃ−ＭＯＳ回路は矩形波で、互に半周
期だけシフトした２個のクロックパルスを主として使用
するクロックパルスによって動作する回路であるので、
弟ｍ−１段はプランキング回路Ｄの出力及びィンバータ
Ｗの出力によって駆動される。プランキング回路Ｄは第
１図の実施例では第ｍ段と第ｍ−１段分周器との間に薮
続されており、本質的に２段同期シフトレジスタＪ，Ｋ
、ィンバータＷと同じように同期シフトレジスタの２個
の逆相クロツク信号を発生するィンバータＬ、ナンドゲ
ートＰ，Ｓ、及びィンバータＱ，Ｒから構成されている
。

プランキング回路は第ｍ段分周器の前に、或いは入力に
近い他の分周器段の前に接続されても良い。多ゲートＦ
は第１乃至第ｎ段分周器出力を調整回路Ｘの同数の出力
と結合させる。

多ゲートＦの論理式は次のように示される。Ｆ＝〔〔＜
｛〔（１十１十２）＆（Ｄ＋２）〕十３｝＆（ｍ＋３）
＞十…ｎ〕〕＆（Ｎ十ｎ） この式に於て、記号十はオアを、記号＆はアンドを示す
。

多ゲートはオア・ゲート１１，１２，１３，１４，１５
及び１６、アンドゲート１７，１８，１９から構成され
ている。上記式及び回路図から明らかなように多ゲート
は５段以上を相互に結合することも可能である。図及び
論理式から明らかなように、第１乃至第ｎ段分周器の各
出力と調整回路Ｘの第１乃第Ｎ段の各段が前記ァソド及
びオアゲートによって相互に結合される。したがって、
２ｍ個のパルスが発生する１カウンタサィクル中２ｎ‐
１個のパルスがブランクされ得る。多ゲートＦの入力１
乃至Ｎは２進コードで重み付けられており、従って、０
と２ｎ‐１との間の各数が調整され得る。また、第１段
の後の分周器出力信号はジッタを示さない。一方、出力
周波数が第１段の前の段から取出される場合には、多ゲ
ートＦはブランクされるパルスが２ｍ個のパルスの間で
できるだけ均等に分布されることを保証する。第１図で
は簡単のために機械的スイッチとして示されているが、
もちろん電子スイッチである切替スイッチＥによってｋ
乃至ｎ十１段分周器が分周器から切離される。このため
、発振回路と共働して分周器回路を調節するときに、分
周器の出力周波数が発振器周波数の２ｍ‐ｋ分の１であ
り、すなわち、出力周波数が全分周器の出力周波数の２
ｋ倍高いので調整時間をかなり短縮することができる。
しかしながら、このようにしても精度が悪くなることは
ない。同期シフトレジスタＪ，Ｋのためにプランキング
回路Ｄはｍ段分周器の出力パルスとプランキングパルス
との間に一定の位相関係が存在するように構成されてい
る。

第ｍ段分周器の出力周波数は同期シフトレジスタＪ，Ｋ
に対するクロック周波数として作用されている。ナンド
回路Ｇ及びィンバータ日からなるアワド回路を介して同
期シフトレジスタＪ，Ｋは第ｎ段分周器の反転入力に信
号が印加される場合のみ多ゲートＦから入力パルスを受
ける。この場合正行パルス緑が制御緑となる。したがっ
て最後のｎ個の分周器段での遅延につて生じる可能性の
ある多ゲートＦの出力に於ける不所望なスパルタの影響
がなくなる。調整回路Ｘは調整されるべき各値に対して
１個のｎチャンネル形トランジスタを、すなわちトラン
ジスタＴ，，Ｔ２，Ｔ３…Ｔｎを具備している。

トランジスタのドレィン電極が電源ＵＢの負端子に接続
されるかどうかによって、論理“１”或いは論理“０”
が多ゲートＦに印加される。トランジスタＴ，及びＴ３
の場合のようにドレィン電極が電源ＵＢの負端子に接続
される場合には、論理“０”が多ゲートに印加され、−
方トランジスタＬ及びＴｎのようにドレィン電極が結線
されていない場合には論理“１”が多ゲートに供給され
る。第２図は、プランキング回路Ｄの下文字で示された
各ゲートの出力電圧パルスの波形図を示している。電圧
ＵＲ，Ｕしは同期シフトレジスタＪ，Ｋのクロツク信号
を形成し、互に逆相の矩形波である。インバータ日の出
力電圧ＵＨはシフトレジスタの入力電圧である。電圧Ｕ
Ｊは第１のシフトレジスタ段Ｊの出力電圧であり、電圧
ＵＫは第２のシフトレジスタ段Ｋの反転出力に於ける電
圧である。クロック周期だけシフトしているこれ等に電
圧ＵＪ，ＵＫによってナンド回路Ｐから図示した波形を
もつ電圧ＵＰが取出される。更に、ナンド回路Ｓからは
クロック周波数を有するパルス間にクロック周期の１．
５倍のパルスを含む電圧Ｕｓが取出される。このクロツ
ク周期の１．９音のパルスの期間中でクロツクパルスが
ブランクされる。インバータＷは電圧Ｕｓから第ｍ−１
段に対する第２の反転クロック信号を発生する。同期シ
フトレジスタＪ，Ｋ及びナンド回路Ｐの選択及び配線に
よってィンバータ日の出力信号が前線を有するときには
パルスが抑圧される。

ィンバータの出力パルス長は関係ない。このようにして
ブランクされるべきパルスの等分布が完全に行われる。
第３図はその上半分に分周器の最後のｎ段の出力パルス
を、下半分に多ゲートＦの出力パルスを示している。

この例では、分周器は７個の最終段を有し、そして調整
回路Ｘは７個の入力を有するものとしている。すなわち
、ｎとＮが共に７の場合に相当している。第３図の上半
分に示されたパルスは２進分周器によって得られたもの
であることが理解されよつ。

一方、下半分のパルスは調整回路Ｘの個個の調整入力が
活かされた場合に得られるパルスである。例えば、調整
入力Ｖが活かされた場合には、１６として示されたパル
ス列が得られる。すなわち、この場合完全な分周サイク
ルの間１針固のプランキングパルスが得られる。同様に
、他の調整入力が活かされた場合には、１，２，４，８
，３２或いは６４個のプランキングパルスが得られる。
数個の調整入力が同時に活かされた場合にはそれぞれ割
当てられたプランキングパルスの総計が得られる。ブラ
ンクされるパルス数の脇に示された論理式は分周器出力
と調整入力との相互関係を詳細に示すものであるが、単
純化によって前記の多ゲートＦの論理式に変形できる。

このように、この発明による装置はドイツ公告出願第１
９４６１６６号のマルチパイプレータの成分誤差、温度
、電源電圧依存性を除去することができ、且つ分周器出
力周波数を確実に調整することができる。

分周器出力周波数を公称周波数に調整するには次のよう
にする。

最初に、プランキング回路○のィンバータＲの出力で調
整部の実際の入力周波数を測定する。公称周波数との差
から、調整回路Ｘの入力が２進化法で決定され、正しい
出力周波数を得るために活かされる。最初は例えばトラ
ンジスタＴ，乃至Ｔｎを介して援地されていても良いこ
れ等入力を適当な接続技術、すなわちはんだ付け或いは
熱圧着法によって負電源に接続する。同じ調整はあらか
じめ負電源に接続されている入力のあるものを圧断法、
サンドブラスト法或いはレーザビームによって開放する
ことによっても良いことはもちろんである。このように
して行われた調整は水晶時計の動作中不変である。とこ
ろが、前記ドイツ出願の装置では必ずしもそうではない
。何故ならば可変抵抗器の調整は良く知られているよう
に過酷な衝撃によって変わることが有り得るからである
。この発明で使用されているゲートはもちろんこれに相
補的なゲートに置き換えることが可能である。

この場合、各相補的な入力信号が使用されなければなら
ない。これは特に第１図の多ゲートＦにあてはまること
である。この発明では、多ゲート論理手段が前記した論
理式に従って出力信号を発生するので、分周器の出力周
期の間発振器出力パルスを一様に分布した状態で抑圧す
ることができ、出力ジッタを最小にする効果が得られる
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す系統図、第２図は第
１図のプランキング回路のパルス波形図及び第３図は第
１図の最終分周器段及び多ゲートのパルス波形図である
。 Ａ・・・…水晶発振器回路、Ｂ，Ｂ′，Ｂ′′・・・・
・・分周器、Ｄ・・・・・・プランキング回路、Ｅ・・
・・・・電子スイッチ、Ｆ・・・・・・多ゲート、Ｘ…
・・・調整回路。 Ｆｉ９．２．ｇ い Ｆｉｇ．３

Claims (1)

1. 【特許請求の範囲】 １ 水晶発振器と、この発振器の出力信号周波数を分周
   する所定の段数を有する非同期分周器と、この分周器の
   入力或いは入力に近い分周器段に接続されたブランキン
   グ回路と、制御信号を発生する調整回路と、制御信号及
   び分周器の後段に於けるｎ個の分周器段の出力信号を受
   け、論理式Ｆ＝〔〔＜｛〔（I＋１＋■）＆（II＋２）
   〕＋■｝＆（III＋３）＞＋…■〕〕＆（Ｎ＋ｎ） （I，II，III……Ｎは制御信号、１，２，３…ｎは後
   段に於ける第１乃至第ｎ分周器段の出力信号、＋はオア
   、＆はアンドを示す）に従つてブランキング回路に結合
   される出力信号を発生して、ブランキング回路をして水
   晶発振器によつて発生されるパルスを抑圧させるための
   多ゲート論理手段とを具備することを特徴とする電子水
   晶時計装置。