JPH0763150B2 - 変換回路 - Google Patents
変換回路Info
- Publication number
- JPH0763150B2 JPH0763150B2 JP60186981A JP18698185A JPH0763150B2 JP H0763150 B2 JPH0763150 B2 JP H0763150B2 JP 60186981 A JP60186981 A JP 60186981A JP 18698185 A JP18698185 A JP 18698185A JP H0763150 B2 JPH0763150 B2 JP H0763150B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital filter
- conversion circuit
- circuit
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Description
【発明の詳細な説明】 〔産業状の利用分野〕 本発明は、デジタルフィルタを用いて構成した変換回路
に関する。
に関する。
一般的に、自動制御系は、第３図に示すように、目標値
が入力される基準入力要素20、基準入力信号とフィード
バック信号との差を得る誤差検出器21、誤差信号が入力
される制御要素22、該制御要素の出力により制御される
制御対象23、該制御対象23の制御量を上記誤差検出器21
へフィードバックするフィードバック要素24などにより
構成される。
が入力される基準入力要素20、基準入力信号とフィード
バック信号との差を得る誤差検出器21、誤差信号が入力
される制御要素22、該制御要素の出力により制御される
制御対象23、該制御対象23の制御量を上記誤差検出器21
へフィードバックするフィードバック要素24などにより
構成される。
この自動制御系は上記誤差検出部21より得られる誤差信
号に応じて上記制御対象23を制御し、上記誤差信号が極
めて小さい状態、すなわち上記制御対象23が目標値に達
した状態を得る。
号に応じて上記制御対象23を制御し、上記誤差信号が極
めて小さい状態、すなわち上記制御対象23が目標値に達
した状態を得る。
このような自動制御系において、上記制御要素22に、デ
ジタルフィルタを用いることが考えられる。
ジタルフィルタを用いることが考えられる。
デジタルフィルタはデジタル的な加算器、乗算器、単位
時間遅延素子等を用いて、ハードウェアにより実現する
ことも、マイクロコンピュータなどを用いてソフトウェ
アにより実現することもできるが、いずれもアナログフ
ィルタに比較して、安定性、精度、経年変化において優
れている。また、スフトウェアにより実現した場合に
は、フィルタの特性を決めるパラメータの変更が容易で
あり、種々の特性のフィルタを簡単に実現できるという
利点がある。
時間遅延素子等を用いて、ハードウェアにより実現する
ことも、マイクロコンピュータなどを用いてソフトウェ
アにより実現することもできるが、いずれもアナログフ
ィルタに比較して、安定性、精度、経年変化において優
れている。また、スフトウェアにより実現した場合に
は、フィルタの特性を決めるパラメータの変更が容易で
あり、種々の特性のフィルタを簡単に実現できるという
利点がある。
上記制御要素22をこのようなデジタルフィルタを用いて
実現した場合には、第４図に示すように、デジタルフィ
ルタ30の入力側にA/D変換器31が、出力側にD/A変換器32
が各々必要となる。
実現した場合には、第４図に示すように、デジタルフィ
ルタ30の入力側にA/D変換器31が、出力側にD/A変換器32
が各々必要となる。
今、デジタルフィルタで実現すべき伝達関数のうち、微
分項をAS、比例項をＢ、積分項をC/Sとすると、この伝
達関数（AS＋Ｂ＋C/S）を実現する場合、例えば上記微
分項、比例項、積分項を独立に計算した後で加算する方
法が考えられる。すなわち、第５図に示すように入力デ
ータをA/D変換器40でデジタル化した後、微分回路
（Ｓ）41,積分回路（1/S）42,乗算器（Ｂ）44に供給す
る。上記微分回路（Ｓ）41の出力は乗算器（Ａ）43によ
りＡ倍され加算器46にはASの項が入力される。また、上
記積分回路（1/S）42の出力は乗算器（Ｃ）45によりＣ
倍され上記加算器46にC/Sの項が入力される。また、上
記乗算器（Ｂ）44よりＢの項が上記加算回路46に入力さ
れる。結局、該加算回路46からは（AS＋Ｂ＋C/S）がD/A
変換器47に供給され、アナログ信号が得られる。
分項をAS、比例項をＢ、積分項をC/Sとすると、この伝
達関数（AS＋Ｂ＋C/S）を実現する場合、例えば上記微
分項、比例項、積分項を独立に計算した後で加算する方
法が考えられる。すなわち、第５図に示すように入力デ
ータをA/D変換器40でデジタル化した後、微分回路
（Ｓ）41,積分回路（1/S）42,乗算器（Ｂ）44に供給す
る。上記微分回路（Ｓ）41の出力は乗算器（Ａ）43によ
りＡ倍され加算器46にはASの項が入力される。また、上
記積分回路（1/S）42の出力は乗算器（Ｃ）45によりＣ
倍され上記加算器46にC/Sの項が入力される。また、上
記乗算器（Ｂ）44よりＢの項が上記加算回路46に入力さ
れる。結局、該加算回路46からは（AS＋Ｂ＋C/S）がD/A
変換器47に供給され、アナログ信号が得られる。
このような構成において精度を上げるためには、デジタ
ルフィルタとともにD/A変換器47の分解能を上げるこ
と、すなわちビット数を多くとることが要求される。
ルフィルタとともにD/A変換器47の分解能を上げるこ
と、すなわちビット数を多くとることが要求される。
上述したように、デジタルフィルタの精度を上げるため
にはデータビット数Ｎを増加する必要があり、その出力
をアナログ信号に変換するD/A変換器はデータのビット
に対応して重み付けされた各電流値のＮ個の定電流源等
を必要とするので、取り扱うデータのビット数Ｎをが増
えると極めて高価なものになる。一般に、市販のD/A変
換器は取り扱うデータのビット数Ｎが増え高分解能にな
るほど高価になり、高精度のデジタルフィルタを適用す
るうえでこのD/A変換器の価格が、結局デジタルフィル
タのコストアップにつながるという問題を生じている。
にはデータビット数Ｎを増加する必要があり、その出力
をアナログ信号に変換するD/A変換器はデータのビット
に対応して重み付けされた各電流値のＮ個の定電流源等
を必要とするので、取り扱うデータのビット数Ｎをが増
えると極めて高価なものになる。一般に、市販のD/A変
換器は取り扱うデータのビット数Ｎが増え高分解能にな
るほど高価になり、高精度のデジタルフィルタを適用す
るうえでこのD/A変換器の価格が、結局デジタルフィル
タのコストアップにつながるという問題を生じている。
本発明は、このような問題に鑑みてなされたものであ
り、簡単な構成で高精度のフィルタ特性を与えることが
可能な変換回路を実現し、デジタルフィルタの適用を容
易にすることを目的とする。
り、簡単な構成で高精度のフィルタ特性を与えることが
可能な変換回路を実現し、デジタルフィルタの適用を容
易にすることを目的とする。
上述の問題点を解決するために、本発明に係る変換回路
は、入力されるデジタルデータに対し、所望のフィルタ
特性に微分特性を乗じた伝達関数の演算処理を施し、演
算結果のデータの極性信号及び絶対値に応じたパルス幅
を有する制御信号とを出力するデジタルフィルタ部と、
上記極性信号が供給され、上記制御信号によって開閉制
御されるスイッチと、上記絶対値に応じたパルス幅の期
間に上記スイッチを介して供給される上記極性信号を積
分してアナログ信号を出力する積分回路とを備えたこと
を特徴とする。
は、入力されるデジタルデータに対し、所望のフィルタ
特性に微分特性を乗じた伝達関数の演算処理を施し、演
算結果のデータの極性信号及び絶対値に応じたパルス幅
を有する制御信号とを出力するデジタルフィルタ部と、
上記極性信号が供給され、上記制御信号によって開閉制
御されるスイッチと、上記絶対値に応じたパルス幅の期
間に上記スイッチを介して供給される上記極性信号を積
分してアナログ信号を出力する積分回路とを備えたこと
を特徴とする。
本発明に係る変換回路では、入力デジタルデータに対し
デジタルフィルタ部において所望のフィルタ特性に微分
特性を乗じた伝達関数の演算処理を施し、その演算結果
のデータより極性信号とスイッチを制御する該データの
絶対値に応じたパルス幅の制御信号を得て、上記パルス
幅の期間、上記スイッチを介して上記極性信号を上記積
分回路に供給し、該積分回路において上記極性信号を積
分してアナログ信号を得る。上記デジタルフィルタ部の
周波数特性と上記積分回路の周波数特性によりこの変換
回路の総合の周波数特性が定まる。
デジタルフィルタ部において所望のフィルタ特性に微分
特性を乗じた伝達関数の演算処理を施し、その演算結果
のデータより極性信号とスイッチを制御する該データの
絶対値に応じたパルス幅の制御信号を得て、上記パルス
幅の期間、上記スイッチを介して上記極性信号を上記積
分回路に供給し、該積分回路において上記極性信号を積
分してアナログ信号を得る。上記デジタルフィルタ部の
周波数特性と上記積分回路の周波数特性によりこの変換
回路の総合の周波数特性が定まる。
以下、本発明をVTR（Video Tape Recoder）のドラムサ
ーボ系に適用した場合の一実施例について図面を参照し
ながら説明する。
ーボ系に適用した場合の一実施例について図面を参照し
ながら説明する。
第１図は、本実施例の構成を示すブロック図であり、前
述した自動制御系に対応させると制御対象はドラムモー
タ４であり、フィードバック要素は積分器５であり、制
御要素はA/D変換器２及び所望の周波数特性を有する本
発明に係る変換回路３である。
述した自動制御系に対応させると制御対象はドラムモー
タ４であり、フィードバック要素は積分器５であり、制
御要素はA/D変換器２及び所望の周波数特性を有する本
発明に係る変換回路３である。
このドラムサーボ系では、上記ドラムモータ４が基準位
相θrefで回転するよう制御が行われる。すなわち、上
記ドラムモータ４の角速度ωが得られ、該θと基準位相
θrefとの差が誤差検出器１で検出される。ここで得ら
れた誤差信号Δθは上記A/D変換器２を介して上記変換
回路３に供給される。
相θrefで回転するよう制御が行われる。すなわち、上
記ドラムモータ４の角速度ωが得られ、該θと基準位相
θrefとの差が誤差検出器１で検出される。ここで得ら
れた誤差信号Δθは上記A/D変換器２を介して上記変換
回路３に供給される。
該変換回路３は、デジタルフィルタ部3aと該デジタルフ
ィルタ部3aにより制御されるスイッチ3bとオペアンプ3
c,抵抗Ｒ、コンデンサＣより成る積分回路3d等より構成
されており、デジタル化された誤差信号Δθに対して所
定の演算処理を施した後、D/A変換し、上記ドラムモー
タ４の駆動電圧emを出力する。この駆動電圧emは、上記
誤差信号Δθに応じたものであり、結局、上記ドラムモ
ータ４は、ドラム位相が上記基準位相θrefと一致した
状態で回転する状態に安定化される。
ィルタ部3aにより制御されるスイッチ3bとオペアンプ3
c,抵抗Ｒ、コンデンサＣより成る積分回路3d等より構成
されており、デジタル化された誤差信号Δθに対して所
定の演算処理を施した後、D/A変換し、上記ドラムモー
タ４の駆動電圧emを出力する。この駆動電圧emは、上記
誤差信号Δθに応じたものであり、結局、上記ドラムモ
ータ４は、ドラム位相が上記基準位相θrefと一致した
状態で回転する状態に安定化される。
次に、上記変換回路３について説明する。
この変換回路３の上記デジタルフィルタ部3aでは、入力
データに対して、所望のフィルタ特性（AS＋Ｂ＋C/S）
に微分特性（Ｓ）を与えた伝達関数（AS2＋BS＋Ｃ）の
演算を行い、この演算結果のデータにより、例えば上位
２ビットで与えられるデータの極性（±）を示す図２
（Ａ）のような極性信号（P/M）とデータの絶対値をパ
ルス幅ΔＴで示す図２（Ｂ）のような制御信号（H/L）
とを生成して上記スイッチ3bへ出力する。ここで、上記
極性信号（P/M）は、極性に応じて定電流が出力され
る。
データに対して、所望のフィルタ特性（AS＋Ｂ＋C/S）
に微分特性（Ｓ）を与えた伝達関数（AS2＋BS＋Ｃ）の
演算を行い、この演算結果のデータにより、例えば上位
２ビットで与えられるデータの極性（±）を示す図２
（Ａ）のような極性信号（P/M）とデータの絶対値をパ
ルス幅ΔＴで示す図２（Ｂ）のような制御信号（H/L）
とを生成して上記スイッチ3bへ出力する。ここで、上記
極性信号（P/M）は、極性に応じて定電流が出力され
る。
そして、上記スイッチ3bは、上記データの絶対値をパル
ス幅ΔＴで示す制御信号（H/L）により開閉制御され、
該制御信号（H/L）が「Ｈ」レベルの期間、すなわち上
記パルス幅ΔＴの期間はオンとなり、「Ｌ」レベルの期
間はオフとなる。
ス幅ΔＴで示す制御信号（H/L）により開閉制御され、
該制御信号（H/L）が「Ｈ」レベルの期間、すなわち上
記パルス幅ΔＴの期間はオンとなり、「Ｌ」レベルの期
間はオフとなる。
これにより、上記スイッチ3bより出力される信号が、図
２（Ｃ）に示すように、上記極性信号（P/M）に応じ
て、正電流、負電流及び電流０の状態を有する３値の信
号となる。
２（Ｃ）に示すように、上記極性信号（P/M）に応じ
て、正電流、負電流及び電流０の状態を有する３値の信
号となる。
この３値の信号は、抵抗Ｒ、コンデンサＣ、オペアンプ
3cより成る上記積分回路3dにおいて積分されて、図２
（Ｄ）に示すように、アナログ信号に変換され上記ドラ
ムモータ４の制御電圧emとして出力される。
3cより成る上記積分回路3dにおいて積分されて、図２
（Ｄ）に示すように、アナログ信号に変換され上記ドラ
ムモータ４の制御電圧emとして出力される。
ここで、この積分回路の伝達関数はK/S（ＫはC,R,パル
ス幅ΔＴ等により定まる。）で表され、結局この変換回
路３で得られる伝達回路は、上記デジタルフィルタ部3a
の伝達関数と該積分回路3dの伝達関数の積で表され、 （AS2＋BS＋Ｃ）×K/S＝（AS＋Ｂ＋C/S） となる。
ス幅ΔＴ等により定まる。）で表され、結局この変換回
路３で得られる伝達回路は、上記デジタルフィルタ部3a
の伝達関数と該積分回路3dの伝達関数の積で表され、 （AS2＋BS＋Ｃ）×K/S＝（AS＋Ｂ＋C/S） となる。
このように、この変換回路３では、市販の高価なD/A変
換器を用いることなくD/A変換が可能である。また、上
記デジタルフィルタ部3aの出力は、前述の極性信号（P/
M）、データの大きさに対応するパルス幅の信号（H/L）
だけであり、構成が簡単である。
換器を用いることなくD/A変換が可能である。また、上
記デジタルフィルタ部3aの出力は、前述の極性信号（P/
M）、データの大きさに対応するパルス幅の信号（H/L）
だけであり、構成が簡単である。
また、上記デジタルフィルタ部3aより出力される信号
（H/L）のパルス幅ΔＴによって上記積分回路3dの利得
を変えることができるので、このドラムサーボ系の起動
時には定常時よりも利得を高く設定することが容易にで
き立ち上がり特性が改善できる。
（H/L）のパルス幅ΔＴによって上記積分回路3dの利得
を変えることができるので、このドラムサーボ系の起動
時には定常時よりも利得を高く設定することが容易にで
き立ち上がり特性が改善できる。
また、上記デジタルフィルタ部3aの入力データやその差
分（微分）、さらにその差分（２次微分）の大きさに応
じて利得を変えることができるので、見かけ上のダイナ
ミックレンジを大きくすることができる。
分（微分）、さらにその差分（２次微分）の大きさに応
じて利得を変えることができるので、見かけ上のダイナ
ミックレンジを大きくすることができる。
また、上記変換回路３の積分回路3dは直流利得が極めて
大きいのでドラムモータ４のバラツキを吸収することが
できる。
大きいのでドラムモータ４のバラツキを吸収することが
できる。
また、上記デジタルフィルタ部3aより出力される信号
（P/M）が一定電流であるので、上記積分回路3dでは、
上記オペアンプ3cに供給されている基準電圧erの変動が
あっても、その出力が影響を受けないため、基準電圧の
調整が不要となる。
（P/M）が一定電流であるので、上記積分回路3dでは、
上記オペアンプ3cに供給されている基準電圧erの変動が
あっても、その出力が影響を受けないため、基準電圧の
調整が不要となる。
以上述べたように本発明によれば、所望のフィルタ特性
を入力データに与えて、高価なD/A変換器を用いること
なくアナログ信号を出力することができ、簡単な構成で
デジタルフィルタにより所望のフィルタ特性を与えるこ
とが可能な変換回路を実現でき、デジタルフィルタの適
用が容易になる。
を入力データに与えて、高価なD/A変換器を用いること
なくアナログ信号を出力することができ、簡単な構成で
デジタルフィルタにより所望のフィルタ特性を与えるこ
とが可能な変換回路を実現でき、デジタルフィルタの適
用が容易になる。
また、実施例に示したように、本発明をVTRのドラムサ
ーボ系に適用した場合、利得の可変が容易であるため起
動時の特性の改善や見かけ上のダイナミックレンジの拡
大が可能であること、積分回路の直流利得が極めて大き
いのでドラムモータのバラツキが吸収できること、上記
積分回路のバイアス調整が不要であること等の利点を有
する。
ーボ系に適用した場合、利得の可変が容易であるため起
動時の特性の改善や見かけ上のダイナミックレンジの拡
大が可能であること、積分回路の直流利得が極めて大き
いのでドラムモータのバラツキが吸収できること、上記
積分回路のバイアス調整が不要であること等の利点を有
する。
第１図は本発明に係る変換回路をVTRのドラムサーボ系
に適用した実施例の構成を示すブロック図である。 第２図は上記変換回路の動作を示すタイムチャートであ
る 第３図は一般的な自動制御等の構成を示すブロック図で
ある。 第４図は第３図に示した自動制御系の制御要素にデジタ
ルフィルタを用いた場合の説明図である。 第５図は伝達関数（AS＋Ｂ＋C/S）を実現するデジタル
フィルタの従来の構成の一例を示すブロック図である。 １……誤差検出器 ２……A/D変換器 ３……変換回路 3a……デジタルフィルタ部 3b……スイッチ 3c……オペアンプ 3d……積分回路 ４……ドラムモータ ５……積分器
に適用した実施例の構成を示すブロック図である。 第２図は上記変換回路の動作を示すタイムチャートであ
る 第３図は一般的な自動制御等の構成を示すブロック図で
ある。 第４図は第３図に示した自動制御系の制御要素にデジタ
ルフィルタを用いた場合の説明図である。 第５図は伝達関数（AS＋Ｂ＋C/S）を実現するデジタル
フィルタの従来の構成の一例を示すブロック図である。 １……誤差検出器 ２……A/D変換器 ３……変換回路 3a……デジタルフィルタ部 3b……スイッチ 3c……オペアンプ 3d……積分回路 ４……ドラムモータ ５……積分器
Claims (1)
- 【請求項１】入力されるデジタルデータに対し、所望の
フィルタ特性に微分特性を乗じた伝達関数の演算処理を
施し、演算結果のデータの極性信号及び絶対値に応じた
パルス幅を有する制御信号とを出力するデジタルフィル
タ部と、 上記極性信号が供給され、上記制御信号によって開閉制
御されるスイッチと、 上記絶対値に応じたパルス幅の期間に上記スイッチを介
して供給される上記極性信号を積分してアナログ信号を
出力する積分回路とを備えたことを特徴とする変換回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186981A JPH0763150B2 (ja) | 1985-08-26 | 1985-08-26 | 変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60186981A JPH0763150B2 (ja) | 1985-08-26 | 1985-08-26 | 変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6247213A JPS6247213A (ja) | 1987-02-28 |
| JPH0763150B2 true JPH0763150B2 (ja) | 1995-07-05 |
Family
ID=16198111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60186981A Expired - Fee Related JPH0763150B2 (ja) | 1985-08-26 | 1985-08-26 | 変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0763150B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5377164A (en) * | 1976-12-20 | 1978-07-08 | Nippon Telegr & Teleph Corp <Ntt> | Counter type decoder |
| JPS6096014A (ja) * | 1983-10-31 | 1985-05-29 | Nippon Telegr & Teleph Corp <Ntt> | トランスバ−サルフイルタ |
-
1985
- 1985-08-26 JP JP60186981A patent/JPH0763150B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6247213A (ja) | 1987-02-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4468724A (en) | Method and apparatus for controlling load current | |
| US4891588A (en) | Device for detecting rotation speed having feedback circuitry and improved frequency-response | |
| JPH0763150B2 (ja) | 変換回路 | |
| US4149117A (en) | Circuit and method for servo speed control | |
| US4987320A (en) | Multiphase multiplier | |
| JPH0681053B2 (ja) | デジタル・アナログ変換回路 | |
| JP2536847B2 (ja) | 回転制御装置 | |
| JPS6310443B2 (ja) | ||
| JPH026309B2 (ja) | ||
| US4969757A (en) | Motor torque control | |
| JPH0729753Y2 (ja) | 電動機の速度制御装置 | |
| JPS63110988A (ja) | 回転速度制御装置 | |
| JP3078273B2 (ja) | 超音波モータの速度制御方法及び装置 | |
| JP2691938B2 (ja) | 速度検出回路 | |
| JP2856667B2 (ja) | 差分回路 | |
| JPS5815979B2 (ja) | アナログ・デイジタル変換器 | |
| SU479950A1 (ru) | Устройство дл обработки информации | |
| JP3200956B2 (ja) | モータ制御装置 | |
| KR940001301B1 (ko) | 모터의 부하 외란 억압 제어회로 | |
| KR0148917B1 (ko) | 직류모터의 회전속도 고속보상회로 | |
| JPS61132872A (ja) | 速度検出装置 | |
| SU1732329A1 (ru) | След ща система | |
| JP2626495B2 (ja) | 人工衛星の擬似レート制御方法及び装置 | |
| JP2804655B2 (ja) | ソフトウェアサーボ装置 | |
| JPS60237879A (ja) | 速度サ−ボモ−タ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |