JPH0764087B2 - ライン型サ−マルプリントヘツド - Google Patents
ライン型サ−マルプリントヘツドInfo
- Publication number
- JPH0764087B2 JPH0764087B2 JP14124085A JP14124085A JPH0764087B2 JP H0764087 B2 JPH0764087 B2 JP H0764087B2 JP 14124085 A JP14124085 A JP 14124085A JP 14124085 A JP14124085 A JP 14124085A JP H0764087 B2 JPH0764087 B2 JP H0764087B2
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- voltage
- circuit
- driver
- logic circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/315—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
- B41J2/32—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
- B41J2/375—Protection arrangements against overheating
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明はライン型サーマルヘツドの改良、少し詳しく
は、ドライバロジツク回路を駆動するドライバ電源の電
圧と発熱抵抗体の加熱との相対間にON,OFF制御を導入し
得るようにしたものである。
は、ドライバロジツク回路を駆動するドライバ電源の電
圧と発熱抵抗体の加熱との相対間にON,OFF制御を導入し
得るようにしたものである。
（従来の技術） 従来技術を第５〜７図を例に採つて説明する。第５図に
於て、多数列設された発熱抵抗体R1〜Rnの一端は加熱用
電源VHに、他端はドライバロジツク回路（Ｉ）の、抵抗
体R1〜Rnの夫々に対応するNANDゲートＧ…の出力側に夫
々に夫々接続されており、一方上記回路（Ｉ）の電源は
ドライバ電源ＶDDに接続されている。ドライバロジツク
回路（Ｉ）内にクロツク信号・データ信号・ラツチ信号
及びストローブ（STROBE）信号等の信号の動き並びに之
に対応するシフトレジスタ・ラツチ及び出力ゲートによ
る信号処理は公知のものと変らないのでこゝではその説
明は割愛する。なお、図中電源VDD・グランドラインGL
・ヒータグランドラインGHの結線は省略してある。さ
て、従来技術に於ては上記のように二電源方式を採つて
いるため使用時に両者を別個にONとせねばならない。こ
の場合、通常電源VDDを電源VHより先にもしくは同時に
しONにしOFFの時は電源VHを電源VDDより稍々早くか同時
にOFFにする。この際の電圧波形シーケンスを第６図及
び第７図に示す。第６図は電源VDDを電源Ｈより先にON
且つ後でOFFとする場合、第７図は両電源のON・OFFを同
時にした場合を夫々示す。第６図のように、電源VDDの
電圧が先に使用電圧vDDに到達した后に電源VHが使用電
圧vHに至り、vHが零に至る間もなお上記vDDが維持され
る時は何も問題がおこらないが、第７図のように電圧v
DDに至る上昇過程電圧領域ｖ′DD及び零に至る降下過程
電圧領域ｖ″DDの間はドライバロジツク回路（Ｉ）の作
動が本来的に不安定であり、この時同図のように電圧vH
の上昇過程電圧領域ｖ′Ｈ及び降下過程電圧領域ｖ″Ｈ
が上記電圧領域ｖ′DD及びｖ″DDと同期的である場合は
ドライバロジツク回路（Ｉ）は誤動作を起して誤印字を
発することがある。電圧領域ｖ′Ｈ・ｖ″Ｈのうち誤動
作を開始して終る点をε０・ε１・ε０・ε２とする
と、同図の斜線域E1・E2に示された電圧エネルギが発熱
抵抗体R1〜Rnに消費されることになる。第７図に於て電
圧領域ｖ′DDもしくはｖ″DDの間で、電圧vHが維持され
ていた時は、誤動作による誤印字は確かなものとなる。
また、更に上記誤印字の際の電圧領域ｖ′Ｈもしくは
ｖ″Ｈが高い時は発熱抵抗体R1〜Rnを焼損することもあ
り得る。
於て、多数列設された発熱抵抗体R1〜Rnの一端は加熱用
電源VHに、他端はドライバロジツク回路（Ｉ）の、抵抗
体R1〜Rnの夫々に対応するNANDゲートＧ…の出力側に夫
々に夫々接続されており、一方上記回路（Ｉ）の電源は
ドライバ電源ＶDDに接続されている。ドライバロジツク
回路（Ｉ）内にクロツク信号・データ信号・ラツチ信号
及びストローブ（STROBE）信号等の信号の動き並びに之
に対応するシフトレジスタ・ラツチ及び出力ゲートによ
る信号処理は公知のものと変らないのでこゝではその説
明は割愛する。なお、図中電源VDD・グランドラインGL
・ヒータグランドラインGHの結線は省略してある。さ
て、従来技術に於ては上記のように二電源方式を採つて
いるため使用時に両者を別個にONとせねばならない。こ
の場合、通常電源VDDを電源VHより先にもしくは同時に
しONにしOFFの時は電源VHを電源VDDより稍々早くか同時
にOFFにする。この際の電圧波形シーケンスを第６図及
び第７図に示す。第６図は電源VDDを電源Ｈより先にON
且つ後でOFFとする場合、第７図は両電源のON・OFFを同
時にした場合を夫々示す。第６図のように、電源VDDの
電圧が先に使用電圧vDDに到達した后に電源VHが使用電
圧vHに至り、vHが零に至る間もなお上記vDDが維持され
る時は何も問題がおこらないが、第７図のように電圧v
DDに至る上昇過程電圧領域ｖ′DD及び零に至る降下過程
電圧領域ｖ″DDの間はドライバロジツク回路（Ｉ）の作
動が本来的に不安定であり、この時同図のように電圧vH
の上昇過程電圧領域ｖ′Ｈ及び降下過程電圧領域ｖ″Ｈ
が上記電圧領域ｖ′DD及びｖ″DDと同期的である場合は
ドライバロジツク回路（Ｉ）は誤動作を起して誤印字を
発することがある。電圧領域ｖ′Ｈ・ｖ″Ｈのうち誤動
作を開始して終る点をε０・ε１・ε０・ε２とする
と、同図の斜線域E1・E2に示された電圧エネルギが発熱
抵抗体R1〜Rnに消費されることになる。第７図に於て電
圧領域ｖ′DDもしくはｖ″DDの間で、電圧vHが維持され
ていた時は、誤動作による誤印字は確かなものとなる。
また、更に上記誤印字の際の電圧領域ｖ′Ｈもしくは
ｖ″Ｈが高い時は発熱抵抗体R1〜Rnを焼損することもあ
り得る。
別云すると、二電源方式に於て電源VDD・VHのON・OFF動
作の順が不適である発熱抵抗R1〜Rnを間違つて加熱し誤
印字を生起し、電圧が高い時は発熱抵抗体の発熱損失、
ひいては焼損となり、またライン型サーマルヘツドとし
ての総合電流はかなり大きく電源VHを破壊することにも
発展しかねない問題点が残されていた。
作の順が不適である発熱抵抗R1〜Rnを間違つて加熱し誤
印字を生起し、電圧が高い時は発熱抵抗体の発熱損失、
ひいては焼損となり、またライン型サーマルヘツドとし
ての総合電流はかなり大きく電源VHを破壊することにも
発展しかねない問題点が残されていた。
（発明が解決しようとする問題点） 従つて、本発明の目的は、上記の誤印字・発熱抵抗体の
焼損、ひいては電源の破壊を防止することにある。
焼損、ひいては電源の破壊を防止することにある。
（問題点を解決するための手段） 本発明の上記目的は、発熱抵抗体R1・・・Rnに電力供給
する加熱用電源ＶH及びドライバロジック回路（Ｉ）用
のドライバ電源ＶDDを夫々別個に備え、上記ドライバロ
ジック回路（Ｉ）よりの出力によって発熱抵抗体R1・・
・Rnを選択的に発熱せしめるようにしたライン型サーマ
ルプリントヘッドに於て、上記ドライバ電源ＶDDとドラ
イバロジック回路（Ｉ）との間にドライバ電源ＶDDの電
圧検出回路（II′）と、シュミットトリガー回路SCを直
列的に接続してなる保護回路（II）を設け、該保護回路
（II）によって前記ドライバ電源ＶDDの電圧が一定電圧
より低い時に発熱抵抗体R1・・・Rnへの電力供給を遮断
することを特徴とする構成によて達成される。
する加熱用電源ＶH及びドライバロジック回路（Ｉ）用
のドライバ電源ＶDDを夫々別個に備え、上記ドライバロ
ジック回路（Ｉ）よりの出力によって発熱抵抗体R1・・
・Rnを選択的に発熱せしめるようにしたライン型サーマ
ルプリントヘッドに於て、上記ドライバ電源ＶDDとドラ
イバロジック回路（Ｉ）との間にドライバ電源ＶDDの電
圧検出回路（II′）と、シュミットトリガー回路SCを直
列的に接続してなる保護回路（II）を設け、該保護回路
（II）によって前記ドライバ電源ＶDDの電圧が一定電圧
より低い時に発熱抵抗体R1・・・Rnへの電力供給を遮断
することを特徴とする構成によて達成される。
以下に本発明の具体的構成を実施例対応の添付図面にも
とづいて詳述する。第１図は第３図のドライバロジツク
回路（Ｉ）と電源VDDとの間に接続される保護回路（I
I）を示したもので、この回路（II）は電圧検出回路（I
I）′及び論理回路（II）″を含む。電圧検出回路（I
I）′は電源VDDの電圧分圧用の２つの直列分圧抵抗RD1.
RD2と、この抵抗間にベースが接続されて分圧抵抗RD1.R
D2と並列に接続されたスイツチングトランジスタTR（NP
N型）と、このトランジスタTRのコレクタ用抵抗RCとを
含み、コレクタ電圧信号V2が下記の論理回路（II）のNO
T回路NT1に信号線ｌによつて接続されている。論理回路
（II）″はストローブ（STROBE）入力信号の反転用NOT
回路NT2、上記の電圧信号V2の反転用NOT回路NT1及び両
回路NT1.RT2の出力を同時入力するNAND回路NAを含み、
この回路NAの出力端子NTが第３図のSTROBE出力端子S1に
接続される。上記NOT回路NT1.NT2は電源VDDに夫々並列
接続される。
とづいて詳述する。第１図は第３図のドライバロジツク
回路（Ｉ）と電源VDDとの間に接続される保護回路（I
I）を示したもので、この回路（II）は電圧検出回路（I
I）′及び論理回路（II）″を含む。電圧検出回路（I
I）′は電源VDDの電圧分圧用の２つの直列分圧抵抗RD1.
RD2と、この抵抗間にベースが接続されて分圧抵抗RD1.R
D2と並列に接続されたスイツチングトランジスタTR（NP
N型）と、このトランジスタTRのコレクタ用抵抗RCとを
含み、コレクタ電圧信号V2が下記の論理回路（II）のNO
T回路NT1に信号線ｌによつて接続されている。論理回路
（II）″はストローブ（STROBE）入力信号の反転用NOT
回路NT2、上記の電圧信号V2の反転用NOT回路NT1及び両
回路NT1.RT2の出力を同時入力するNAND回路NAを含み、
この回路NAの出力端子NTが第３図のSTROBE出力端子S1に
接続される。上記NOT回路NT1.NT2は電源VDDに夫々並列
接続される。
（作用） 上記構成の保護回路（II）の作用につき述べるに、スイ
ツチグトランジスタTRのベースエミツタ間の電圧をV1、
即ち分圧抵抗RD1.RD2による分圧電圧V1、コレクタ電圧
（信号）V2とすると； V1ｘ（１例として0.7V） となるとベース−エミツタ間に電流I1が流れ、V2がLOW
レベルとなる。之に対して、 V1＜ｘ（0.7V）の場合は電流I1は流れずV2はHIGHレベル
となる。この電圧レベルV2、即ちコレクタ電圧信号が論
理回路（II）″に入力される。この回路（II）″では入
力した電圧信号V2STROBE入力信号SSを夫々反転せしめて
NAND回路NAによつて、第２図の表に示した真理値表に従
つた論理演算をする。第２図に於て、STROBE入力信号S
S′はNOT回路NT2で反転した入力を示し、２進値１はHIG
H、ＯはLAWを示す。同２図の如くSTROBE入力SS及び電圧
V2がLOWでSTROBE入力SS′及び電圧V1がHIGHの時のみにS
TROBE出力SS″がLOW、即ち、ドライバロジツク回路
（Ｉ）より発熱抵抗体R1〜Rnに対する加熱信号DO1〜ｎ
を発することになる。分圧電圧V1のｘ値以下の場合はST
ROBE出力が電源VDDの電圧vDDと同レベルとなり発熱抵抗
体R1〜Rnの通電は起り得ない。実際の電源VDD・VHのO
N、OFF時のV1＜ｘ（0.7V）の過程に於て V2＝vDDとなりV2は常にHIGHレベルとなる。しかしてV1
≧ｘ（0.7V）の領域では加熱信号DO1〜ｎはSTROBEに依
存し、誤動作を起す領域は存在しないことになる。
ツチグトランジスタTRのベースエミツタ間の電圧をV1、
即ち分圧抵抗RD1.RD2による分圧電圧V1、コレクタ電圧
（信号）V2とすると； V1ｘ（１例として0.7V） となるとベース−エミツタ間に電流I1が流れ、V2がLOW
レベルとなる。之に対して、 V1＜ｘ（0.7V）の場合は電流I1は流れずV2はHIGHレベル
となる。この電圧レベルV2、即ちコレクタ電圧信号が論
理回路（II）″に入力される。この回路（II）″では入
力した電圧信号V2STROBE入力信号SSを夫々反転せしめて
NAND回路NAによつて、第２図の表に示した真理値表に従
つた論理演算をする。第２図に於て、STROBE入力信号S
S′はNOT回路NT2で反転した入力を示し、２進値１はHIG
H、ＯはLAWを示す。同２図の如くSTROBE入力SS及び電圧
V2がLOWでSTROBE入力SS′及び電圧V1がHIGHの時のみにS
TROBE出力SS″がLOW、即ち、ドライバロジツク回路
（Ｉ）より発熱抵抗体R1〜Rnに対する加熱信号DO1〜ｎ
を発することになる。分圧電圧V1のｘ値以下の場合はST
ROBE出力が電源VDDの電圧vDDと同レベルとなり発熱抵抗
体R1〜Rnの通電は起り得ない。実際の電源VDD・VHのO
N、OFF時のV1＜ｘ（0.7V）の過程に於て V2＝vDDとなりV2は常にHIGHレベルとなる。しかしてV1
≧ｘ（0.7V）の領域では加熱信号DO1〜ｎはSTROBEに依
存し、誤動作を起す領域は存在しないことになる。
以上を要云すると、本発明の保護回路（II）によれば第
６〜７図に示すような電源VDDの斜めの上昇電圧領域
ｖ′DD、降下電圧領域ｖ″DDが不在となりV1の制御基準
ｘによる加熱信号DO1〜ｎのON.OFF制御をすることにな
る。
６〜７図に示すような電源VDDの斜めの上昇電圧領域
ｖ′DD、降下電圧領域ｖ″DDが不在となりV1の制御基準
ｘによる加熱信号DO1〜ｎのON.OFF制御をすることにな
る。
そして、本発明ではこの論理回路（II″）として第３図
及び第４図に示すようにシュミットトリガー回路SCを採
用しているので、印字動作の開始後にドライバ電源ＶDD
の電圧が該電源ＶDDの自己発振によって若干低下して
も、シュミットトリガー回路SCの持つヒステリシス特性
を利用して加熱用電源ＶHのON、OFFを制御することによ
ってドライバ電源ＶDDの電圧がドライバロジック回路
（Ｉ）の不安定領域に入るのを有効に防止することがで
き、サーマルプリントヘッドの印字動作を適確かつ安定
したものに保つことが可能となる。
及び第４図に示すようにシュミットトリガー回路SCを採
用しているので、印字動作の開始後にドライバ電源ＶDD
の電圧が該電源ＶDDの自己発振によって若干低下して
も、シュミットトリガー回路SCの持つヒステリシス特性
を利用して加熱用電源ＶHのON、OFFを制御することによ
ってドライバ電源ＶDDの電圧がドライバロジック回路
（Ｉ）の不安定領域に入るのを有効に防止することがで
き、サーマルプリントヘッドの印字動作を適確かつ安定
したものに保つことが可能となる。
（発明の効果） 以上説明した所から明らかなように、本発明に於ては、
ドライバロジツク回路用の電源電圧と、該回路よりの加
熱信号との間に該電圧の制御標準値を基にON、OFF制御
を実施出来るために、上記電源と加熱用電源とのON、OF
Fの順位に不適性があつたとしても、前者の電源の不安
定領域をカツトし得るために、後印字・発熱抵抗体の焼
損が皆無であり加熱用電源に大電流が流れることもな
く、該電源の破壊を適確に防止し得る優れた効果があ
り、更に本発明では上記の加熱用電源ＶHのON、OFF制御
に於て、論理回路（II″）のシュミットトリガー回路の
持つヒステリシス特性を利用することによって、ドライ
バ電源ＶDDの電圧がドライバロジック回路の不安定領域
に立入るのを有効に防止して、サーマルプリントヘッド
の印字動作を適確かつ安定になし得る効果も併備するも
のである。
ドライバロジツク回路用の電源電圧と、該回路よりの加
熱信号との間に該電圧の制御標準値を基にON、OFF制御
を実施出来るために、上記電源と加熱用電源とのON、OF
Fの順位に不適性があつたとしても、前者の電源の不安
定領域をカツトし得るために、後印字・発熱抵抗体の焼
損が皆無であり加熱用電源に大電流が流れることもな
く、該電源の破壊を適確に防止し得る優れた効果があ
り、更に本発明では上記の加熱用電源ＶHのON、OFF制御
に於て、論理回路（II″）のシュミットトリガー回路の
持つヒステリシス特性を利用することによって、ドライ
バ電源ＶDDの電圧がドライバロジック回路の不安定領域
に立入るのを有効に防止して、サーマルプリントヘッド
の印字動作を適確かつ安定になし得る効果も併備するも
のである。
第１図は本発明ライン型サーマルプリントヘツドの保護
回路の一実施例、第２図は第１図に於ける真理値表、第
３図は本発明ライン型サーマルプリントヘッドの全体回
路図、第４図は同ブロック回路図、第５図は従来のライ
ン型サーマルヘツドの発熱駆動回路図、第６図は第５図
に於ける発熱抵抗体の加熱用電源（VHとドライバロジツ
ク用電源（VDD）との位相遅れの電源シーケンス図、第
７図はVHとVDDとが同時に入力された時の電源シーケン
ス図、以上夫々を示す。 （符号の説明） R1〜Rn……発熱抵抗体、Ｉ……ドライバロジツク回路、
VDD……ドライバ電源、VH……加熱用電源、II……保護
回路、II′……電圧検出回路、II″……論理回路、RD1
〜D2……直列分圧抵抗、TR……スイツチングトランジス
タ、v1……分圧（エミツタ）電圧、v2……コレクタ電
圧、NT1.NT2……NOT回路、NA……NAND回路。
回路の一実施例、第２図は第１図に於ける真理値表、第
３図は本発明ライン型サーマルプリントヘッドの全体回
路図、第４図は同ブロック回路図、第５図は従来のライ
ン型サーマルヘツドの発熱駆動回路図、第６図は第５図
に於ける発熱抵抗体の加熱用電源（VHとドライバロジツ
ク用電源（VDD）との位相遅れの電源シーケンス図、第
７図はVHとVDDとが同時に入力された時の電源シーケン
ス図、以上夫々を示す。 （符号の説明） R1〜Rn……発熱抵抗体、Ｉ……ドライバロジツク回路、
VDD……ドライバ電源、VH……加熱用電源、II……保護
回路、II′……電圧検出回路、II″……論理回路、RD1
〜D2……直列分圧抵抗、TR……スイツチングトランジス
タ、v1……分圧（エミツタ）電圧、v2……コレクタ電
圧、NT1.NT2……NOT回路、NA……NAND回路。
Claims (1)
- 【請求項１】発熱抵抗体（R1・・・Rn）に電力供給する
加熱用電源（VII）及びドライバロジック回路（Ｉ）用
のドライバ電源（VDD）を夫々別個に備え、上記ドライ
バロジック回路（Ｉ）よりの出力によって肺熱低抗体
（R1・・・Rn）を選択的に発熱せしめるようにしたライ
ン型サーマルプリントヘッドに於て、上記ドライバ電源
（VDD）とドライバロジック回路（Ｉ）との間に、ドラ
イバ電源（VDD）の電圧検出回路（II′）と、シュミッ
トトリガー回路（SC）を含む論理回路（II″）とを直列
的に接続してなる保護回路（II）を設け、該保護回路
（II）によって前記ドライバ電源（VDD）の電圧が一定
電圧より低い時に発熱抵抗体（R1・・・Rn）への電力供
給を遮断することを特徴とするライン型サーマルプリン
トヘッド。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124085A JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14124085A JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS621555A JPS621555A (ja) | 1987-01-07 |
| JPH0764087B2 true JPH0764087B2 (ja) | 1995-07-12 |
Family
ID=15287355
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14124085A Expired - Lifetime JPH0764087B2 (ja) | 1985-06-27 | 1985-06-27 | ライン型サ−マルプリントヘツド |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0764087B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01145434U (ja) * | 1988-03-30 | 1989-10-05 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5159237A (ja) * | 1974-11-21 | 1976-05-24 | Fujitsu Ltd | Dengenshundankairo |
| JPS59148338U (ja) * | 1983-03-26 | 1984-10-03 | 富士通株式会社 | サ−マルプリンタ |
| JPS6072755A (ja) * | 1983-09-30 | 1985-04-24 | Fujitsu Ltd | サ−マルヘツドの保護回路 |
| JPS6066126U (ja) * | 1983-10-13 | 1985-05-10 | 三洋電機株式会社 | リセツト回路 |
-
1985
- 1985-06-27 JP JP14124085A patent/JPH0764087B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS621555A (ja) | 1987-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2136931A1 (en) | Thermal Head Apparatus | |
| JPH0764087B2 (ja) | ライン型サ−マルプリントヘツド | |
| EP0211640B1 (en) | Thermal printing system | |
| EP0156360B1 (en) | Thermal dot type printing apparatus | |
| JPS63224962A (ja) | 電子機器 | |
| KR960014311B1 (ko) | 구동회로 | |
| US5377159A (en) | Improved method and circuit for historical control of thermal printing | |
| KR860006345A (ko) | 더어멀 프린터 | |
| EP0276978A2 (en) | Resistive ribbon thermal transfer printing apparatus | |
| JP3273731B2 (ja) | プリンタ | |
| JP2521453B2 (ja) | サ−マルヘツド | |
| JPS61154955A (ja) | 熱式印刷装置 | |
| JPH0312531Y2 (ja) | ||
| JPS61239963A (ja) | サ−マルヘツド駆動装置 | |
| JPS61265917A (ja) | 負荷駆動回路 | |
| JPS6240196B2 (ja) | ||
| KR910001971B1 (ko) | 도트 매트릭스 프린터에서의 인접한 핀데이타 검출 및 제거회로 | |
| JPH07266600A (ja) | サーマルヘッド駆動回路及びサーマルヘッド及び印字装置 | |
| JPS63179766A (ja) | 熱転写プリンタ | |
| JPS5646779A (en) | Temperature control circuit for thermal head array | |
| JPS62113580A (ja) | 印字ヘツド保護回路 | |
| KR880001439A (ko) | 전열식 프린팅 장치 | |
| CN100400291C (zh) | 喷墨头控制电路 | |
| JPH0813553B2 (ja) | サ−マルヘツド制御回路 | |
| JPS57176184A (en) | Power supply circuit for thermal printer |