JPH0764504A - Ｐｄｐ駆動回路 - Google Patents
Ｐｄｐ駆動回路Info
- Publication number
- JPH0764504A JPH0764504A JP5234226A JP23422693A JPH0764504A JP H0764504 A JPH0764504 A JP H0764504A JP 5234226 A JP5234226 A JP 5234226A JP 23422693 A JP23422693 A JP 23422693A JP H0764504 A JPH0764504 A JP H0764504A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error
- output
- signal input
- error detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Image Processing (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 カラー３原色信号の各色に対してカラーバラ
ンスを崩すことなく擬似中間調表示を可能とする回路を
提供することを目的とする。 【構成】 Ｒ、Ｇ、Ｂの各誤差拡散回路２９Ｒ、２９
Ｇ、２９Ｂは、それぞれ誤差出力を、ｈライン遅延回路
３６とｄドット遅延回路３７に加え、この再現誤差を、
Ｒ、Ｇ、Ｂそれぞれの映像信号入力端子３０Ｒ、３０
Ｇ、３０Ｂに入力した各色の原画素映像信号に組み入れ
る誤差検出回路３５と、補正された輝度レベルのデータ
を記憶するメモリ３８と、補正値加算手段とを具備して
なるもので、Ｒ、Ｇ、Ｂの各原映像入力信号に誤差を組
み入れて拡散させ、かつ、原画質を劣化させない程度の
ランダムな補正値を加算および／または減算することに
より、擬似中間調表示は、規則的なパターンが発生しな
くなり、擬似紋様が解消され、したがって、Ｒ、Ｇ、Ｂ
のカラーバランスを崩すことなく擬似中間調表示が行わ
れる。
ンスを崩すことなく擬似中間調表示を可能とする回路を
提供することを目的とする。 【構成】 Ｒ、Ｇ、Ｂの各誤差拡散回路２９Ｒ、２９
Ｇ、２９Ｂは、それぞれ誤差出力を、ｈライン遅延回路
３６とｄドット遅延回路３７に加え、この再現誤差を、
Ｒ、Ｇ、Ｂそれぞれの映像信号入力端子３０Ｒ、３０
Ｇ、３０Ｂに入力した各色の原画素映像信号に組み入れ
る誤差検出回路３５と、補正された輝度レベルのデータ
を記憶するメモリ３８と、補正値加算手段とを具備して
なるもので、Ｒ、Ｇ、Ｂの各原映像入力信号に誤差を組
み入れて拡散させ、かつ、原画質を劣化させない程度の
ランダムな補正値を加算および／または減算することに
より、擬似中間調表示は、規則的なパターンが発生しな
くなり、擬似紋様が解消され、したがって、Ｒ、Ｇ、Ｂ
のカラーバランスを崩すことなく擬似中間調表示が行わ
れる。
Description
【０００１】
【産業上の利用分野】本発明は、Ｒ、Ｇ、Ｂのカラーバ
ランスを崩すことなく擬似中間調表示が行われるように
処理をする回路を具備したＰＤＰ駆動回路に関するもの
である。
ランスを崩すことなく擬似中間調表示が行われるように
処理をする回路を具備したＰＤＰ駆動回路に関するもの
である。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ型とＤＣ型の
２方式に分けられるが、ＤＣ型ＰＤＰでは、すでに課題
とされていた輝度と寿命について改善手法の報告があ
り、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ型ＰＤＰでは、輝度と寿命
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図８に示され、
駆動シーケンスと駆動波形が図９（ａ）（ｂ）に示され
る。
については十分な特性が得られているが階調表示に関し
ては、試作レベルで最大６４階調表示までの報告しかな
かったが、アドレス・表示分離型駆動法（ＡＤＳサブフ
ィールド法）による将来の２５６階調の手法が提案され
ている。この方法に使用されるＰＤＰ（プラズマ・ディ
スプレイ・パネル）１０のパネル構造が図８に示され、
駆動シーケンスと駆動波形が図９（ａ）（ｂ）に示され
る。
【０００４】図８において、表示面側の表面ガラス基板
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
１１の下面に、対になるＸサスティン電極１２、Ｙサス
ティン電極１３を透明電極と補助電極で形成する。補助
電極は、透明電極の抵抗による電圧降下を防ぐため、バ
ス電極２３を透明電極の一部に形成する。これらＸサス
ティン電極１２、Ｙサスティン電極１３の上に誘電体層
１４を設け、その上に各セル間の結合を分離するために
ストライブ状リブ１８を形成する。さらに、ＭｇＯ膜か
らなる保護層１５を蒸着する。対向する裏面ガラス基板
１６上には、アドレス電極１７を形成する。アドレス電
極１７間にストライプ上のストライブ状リブ１８を設
け、さらにアドレス電極１７を被覆するようにしてＲ
（赤）螢光体１９、Ｇ（緑）螢光体２０、Ｂ（青）螢光
体２１を塗分けて形成する。放電空間２２には、Ｎｅ＋
Ｘｅ混合ガスが封入される。
【０００５】図９（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図９（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図９（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
【０００６】
【発明が解決しようとする課題】以上のようなＡＣ駆動
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。
そのため、少ない階調で連続的に、かつ自然に濃淡が変
化する手法−擬似中間調表示−として、印刷、電子コピ
ーなどの分野では、白、黒の２階調で中間調を表わす研
究、開発が行われ、多くの方式が提案されている。しか
し、映像の分野では、この種の擬似中間調表示の決定的
方法がまだ存在しないのが現状である。
方式では、階調数を増やせば増やすほど、１フレーム期
間内でパネルを点灯発光させる準備期間としてのアドレ
ス期間のビット数が増加するため、発光期間としてのサ
スティン期間が相対的に短くなり、最大輝度が低下す
る。このように、パネル面から発光される輝度階調は、
扱う信号のビット数によって定まるため、扱う信号のビ
ット数を増やせば、画質は向上するが、発光輝度が低下
し、逆に扱う信号のビット数を減らせば、発光輝度が増
加するが、階調表示が少なくなり、画質の低下を招く。
そのため、少ない階調で連続的に、かつ自然に濃淡が変
化する手法−擬似中間調表示−として、印刷、電子コピ
ーなどの分野では、白、黒の２階調で中間調を表わす研
究、開発が行われ、多くの方式が提案されている。しか
し、映像の分野では、この種の擬似中間調表示の決定的
方法がまだ存在しないのが現状である。
【０００７】本発明は、カラー３原色信号の各色に対し
てカラーバランスを崩すことなく擬似中間調表示を可能
とする回路を提供することを目的とするものである。
てカラーバランスを崩すことなく擬似中間調表示を可能
とする回路を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、Ｒ、Ｇ、Ｂの
各映像信号入力端子３０Ｒ、３０Ｇ、３０Ｂに入力した
各カラー信号を、Ｒ、Ｇ、Ｂそれぞれの誤差拡散回路２
９Ｒ、２９Ｇ、２９Ｂにて誤差拡散してＰＤＰ１０で表
示するものにおいて、前記Ｒ、Ｇ、Ｂの各誤差拡散回路
２９Ｒ、２９Ｇ、２９Ｂは、それぞれ誤差出力を、ｈラ
イン遅延回路３６とｄドット遅延回路３７に加え、この
再現誤差を、Ｒ、Ｇ、Ｂそれぞれの映像信号入力端子３
０Ｒ、３０Ｇ、３０Ｂに入力した各色の原画素映像信号
に組み入れる誤差検出回路３５と、この誤差検出回路３
５内に設けられ補正された輝度レベルのデータを記憶す
るメモリ３８を具備してなることを特徴とするＰＤＰ駆
動回路である。
各映像信号入力端子３０Ｒ、３０Ｇ、３０Ｂに入力した
各カラー信号を、Ｒ、Ｇ、Ｂそれぞれの誤差拡散回路２
９Ｒ、２９Ｇ、２９Ｂにて誤差拡散してＰＤＰ１０で表
示するものにおいて、前記Ｒ、Ｇ、Ｂの各誤差拡散回路
２９Ｒ、２９Ｇ、２９Ｂは、それぞれ誤差出力を、ｈラ
イン遅延回路３６とｄドット遅延回路３７に加え、この
再現誤差を、Ｒ、Ｇ、Ｂそれぞれの映像信号入力端子３
０Ｒ、３０Ｇ、３０Ｂに入力した各色の原画素映像信号
に組み入れる誤差検出回路３５と、この誤差検出回路３
５内に設けられ補正された輝度レベルのデータを記憶す
るメモリ３８を具備してなることを特徴とするＰＤＰ駆
動回路である。
【０００９】
【作用】Ｒ、Ｇ、Ｂの各原映像入力信号に誤差を組み入
れて拡散させ、かつ、原画質を劣化させない程度のラン
ダムな補正値を加算および／または減算することによ
り、擬似中間調表示は、規則的なパターンが発生しなく
なり、擬似紋様が解消され、したがって、Ｒ、Ｇ、Ｂの
カラーバランスを崩すことなく擬似中間調表示が行われ
る。
れて拡散させ、かつ、原画質を劣化させない程度のラン
ダムな補正値を加算および／または減算することによ
り、擬似中間調表示は、規則的なパターンが発生しなく
なり、擬似紋様が解消され、したがって、Ｒ、Ｇ、Ｂの
カラーバランスを崩すことなく擬似中間調表示が行われ
る。
【００１０】
【実施例】以下、本発明の一実施例を図面に基づき説明
する。図１は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の
カラー３原色信号の各色に対してそれぞれ誤差拡散する
回路で、２９Ｒは、Ｒ誤差拡散回路、２９Ｇは、Ｇ誤差
拡散回路、２９Ｂは、Ｂ誤差拡散回路である。内部構成
は、それぞれ同一であるから、以下においてＲ誤差拡散
回路２９Ｒについて説明する。このＲ誤差拡散回路２９
Ｒにおいて、Ｒ映像信号入力端子３０Ｒは、ｎビットの
原画素Ａｉ，ｊのＲ映像信号入力端子で、このＲ映像信
号入力端子３０Ｒは、垂直方向加算回路３１、補正加算
回路４４、水平方向加算回路３２を経て、さらにビット
変換回路３３でビット数を減らす処理をしてＲ映像出力
端子３４Ｒに接続される。また、前記水平方向加算回路
３２の出力側には、誤差検出回路３５が接続されてい
る。この誤差検出回路３５は、予め設定された補正誤差
レベルのデータを記憶するメモリ３８、このメモリ３８
の出力と拡散出力信号との差をとって誤差信号を出力す
る減算回路３９、この誤差信号に所定の重み付けをする
ための誤差荷重を出力する荷重回路４０、４１からな
る。
する。図１は、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の
カラー３原色信号の各色に対してそれぞれ誤差拡散する
回路で、２９Ｒは、Ｒ誤差拡散回路、２９Ｇは、Ｇ誤差
拡散回路、２９Ｂは、Ｂ誤差拡散回路である。内部構成
は、それぞれ同一であるから、以下においてＲ誤差拡散
回路２９Ｒについて説明する。このＲ誤差拡散回路２９
Ｒにおいて、Ｒ映像信号入力端子３０Ｒは、ｎビットの
原画素Ａｉ，ｊのＲ映像信号入力端子で、このＲ映像信
号入力端子３０Ｒは、垂直方向加算回路３１、補正加算
回路４４、水平方向加算回路３２を経て、さらにビット
変換回路３３でビット数を減らす処理をしてＲ映像出力
端子３４Ｒに接続される。また、前記水平方向加算回路
３２の出力側には、誤差検出回路３５が接続されてい
る。この誤差検出回路３５は、予め設定された補正誤差
レベルのデータを記憶するメモリ３８、このメモリ３８
の出力と拡散出力信号との差をとって誤差信号を出力す
る減算回路３９、この誤差信号に所定の重み付けをする
ための誤差荷重を出力する荷重回路４０、４１からな
る。
【００１１】この誤差検出回路３５の荷重回路４０、４
１の出力側には、原画素Ａｉ，ｊよりｄドット画素だけ
過去に生じた再現誤差Ｅｉ−ｄを出力するｈライン遅延
回路３６を介して前記垂直方向加算回路３１に接続され
るとともに、原画素Ａｉ，ｊよりｈラインだけ過去に生
じた再現誤差Ｅｊ−ｈを出力するｄドット遅延回路３７
を介して前記水平方向加算回路３２に接続されている。
１の出力側には、原画素Ａｉ，ｊよりｄドット画素だけ
過去に生じた再現誤差Ｅｉ−ｄを出力するｈライン遅延
回路３６を介して前記垂直方向加算回路３１に接続され
るとともに、原画素Ａｉ，ｊよりｈラインだけ過去に生
じた再現誤差Ｅｊ−ｈを出力するｄドット遅延回路３７
を介して前記水平方向加算回路３２に接続されている。
【００１２】Ｇ映像信号入力端子３０Ｇに接続されたＧ
誤差拡散回路２９Ｇ、Ｂ映像信号入力端子３０Ｂに接続
されたＢ誤差拡散回路２９Ｂについても、前述のとお
り、内部回路構成は同一である。それぞれのＲ映像出力
端子３４Ｒ、Ｇ映像出力端子３４Ｇ、Ｂ映像出力端子３
４Ｂは、ＰＤＰ１０に接続される。
誤差拡散回路２９Ｇ、Ｂ映像信号入力端子３０Ｂに接続
されたＢ誤差拡散回路２９Ｂについても、前述のとお
り、内部回路構成は同一である。それぞれのＲ映像出力
端子３４Ｒ、Ｇ映像出力端子３４Ｇ、Ｂ映像出力端子３
４Ｂは、ＰＤＰ１０に接続される。
【００１３】つぎに、以上のＲ、Ｇ、Ｂの各誤差拡散回
路２９Ｒ、２９Ｇ、２９Ｂの補正加算回路４４には、擬
似中間調表示によって得られた画像に発生した擬似紋様
を解消することを目的として、原画質を劣化させない程
度のランダムな補正値を加算および／または減算する手
段として、補正量制御部４２、補正量出力部４３、補正
加算回路４４を付加する。すなわち、補正加算回路４４
を回路中の適宜な位置に挿入し、この補正加算回路４４
には、原画質を劣化させない、誤差荷重出力値以下の補
正値を出力する補正量出力部４３を接続する。この補正
量出力部４３は、一定の補正値であれば、再び規則的パ
ターンが繰返し発生して擬似紋様となるので、補正量制
御部４２によって、補正量出力部４３の補正値が、大、
小、正、負、正負混合などランダムな値になるように制
御する。
路２９Ｒ、２９Ｇ、２９Ｂの補正加算回路４４には、擬
似中間調表示によって得られた画像に発生した擬似紋様
を解消することを目的として、原画質を劣化させない程
度のランダムな補正値を加算および／または減算する手
段として、補正量制御部４２、補正量出力部４３、補正
加算回路４４を付加する。すなわち、補正加算回路４４
を回路中の適宜な位置に挿入し、この補正加算回路４４
には、原画質を劣化させない、誤差荷重出力値以下の補
正値を出力する補正量出力部４３を接続する。この補正
量出力部４３は、一定の補正値であれば、再び規則的パ
ターンが繰返し発生して擬似紋様となるので、補正量制
御部４２によって、補正量出力部４３の補正値が、大、
小、正、負、正負混合などランダムな値になるように制
御する。
【００１４】補正加算回路４４の挿入位置は、図１のよ
うに、垂直方向加算回路３１と水平方向加算回路３２の
間に挿入する場合の他、映像入力端子３０と垂直方向加
算回路３１の間に挿入する場合、水平方向加算回路３２
の出力側に挿入する場合、減算回路３９と荷重回路４
０、荷重回路４１の間に挿入する場合など、いずれであ
ってもよい。
うに、垂直方向加算回路３１と水平方向加算回路３２の
間に挿入する場合の他、映像入力端子３０と垂直方向加
算回路３１の間に挿入する場合、水平方向加算回路３２
の出力側に挿入する場合、減算回路３９と荷重回路４
０、荷重回路４１の間に挿入する場合など、いずれであ
ってもよい。
【００１５】以上のような構成による回路の作用をＲ信
号の場合について説明するが、Ｇ信号、Ｂ信号の場合に
ついても同様である。 （１）補正輝度線が直線の場合 ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
し、この発光輝度レベルをその最大値で正規化したもの
が図３に示す階段状の実測線であったものとする。な
お、この例では、Ｒ映像入力信号が８ビットであるもの
を、駆動信号を４ビットにした例を示している。前記実
測線に基づいて、ｙ＝ａｘ＋ｂで表わされる補正輝度線
を求める。この補正輝度線は、ｙ＝ｘという理想線にや
やずれているので、補正をすることが必要となる。これ
を補正した輝度線は、図４に示され、拡散出力信号レベ
ルに対し｛（補正輝度線勾配ａ−１）−補正輝度線接片
ｂ｝の補正を施したものである。この図４のように、補
正輝度線をｙ＝ｘとなるように補正したときの階段状の
データがメモリ３８に記憶される。
号の場合について説明するが、Ｇ信号、Ｂ信号の場合に
ついても同様である。 （１）補正輝度線が直線の場合 ＰＤＰ１０への駆動信号に対する発光輝度レベルを実測
し、この発光輝度レベルをその最大値で正規化したもの
が図３に示す階段状の実測線であったものとする。な
お、この例では、Ｒ映像入力信号が８ビットであるもの
を、駆動信号を４ビットにした例を示している。前記実
測線に基づいて、ｙ＝ａｘ＋ｂで表わされる補正輝度線
を求める。この補正輝度線は、ｙ＝ｘという理想線にや
やずれているので、補正をすることが必要となる。これ
を補正した輝度線は、図４に示され、拡散出力信号レベ
ルに対し｛（補正輝度線勾配ａ−１）−補正輝度線接片
ｂ｝の補正を施したものである。この図４のように、補
正輝度線をｙ＝ｘとなるように補正したときの階段状の
データがメモリ３８に記憶される。
【００１６】補正輝度線が、ｙ＝ｘの場合、補正輝度レ
ベルは発光輝度レベルと同一になる。したがって、駆動
出力ビット数をｍとすれば２のｍ乗、具体的にはｍ＝４
とすれば、２の４乗＝１６ワードの輝度レベルのデータ
をメモリ３８に記憶させればよい。なお、図３におい
て、補正輝度線ｙ＝ａｘ＋ｂが、ｙ＝ｘとほとんど一致
している場合には、図４に示すような処理をすることな
く、図３に示した実測値のデータをメモリ３８に記憶し
てもよい。
ベルは発光輝度レベルと同一になる。したがって、駆動
出力ビット数をｍとすれば２のｍ乗、具体的にはｍ＝４
とすれば、２の４乗＝１６ワードの輝度レベルのデータ
をメモリ３８に記憶させればよい。なお、図３におい
て、補正輝度線ｙ＝ａｘ＋ｂが、ｙ＝ｘとほとんど一致
している場合には、図４に示すような処理をすることな
く、図３に示した実測値のデータをメモリ３８に記憶し
てもよい。
【００１７】以上のような構成における誤差拡散方式の
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差がとられて誤差出力信号が得られる。この誤差出力信
号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重み
付けされた誤差荷重出力信号δｖ、δｈとなり、１ライ
ン遅延回路３６と１ドット遅延回路３７に入力し、垂直
方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベル である。 このようにして、原映像入力信号に誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られる。
原理は、２つの輝度階調で密度変調を行い、ある広がり
を持った小領域内で視覚上擬似的な階調を作り出し、多
階調を得るようにしたものである。図３によりさらに詳
しく説明する。 Ａｉ，ｊ ：現処理対象の入力画素値 Ａｉ，ｊ−１：１ライン前の入力画素値 Ａｉ−１，ｊ：１ドット前の入力画素値 δｖ：１ライン前からの拡散出力画素の誤差荷重値 δｈ：１ドット前からの拡散出力画素の誤差荷重値 とすると、誤差検出回路３５に入力した拡散出力信号
と、メモリ３８からのデータとが、減算回路３９でその
差がとられて誤差出力信号が得られる。この誤差出力信
号は、荷重回路４０と４１でそれぞれＫｖ、Ｋｈの重み
付けされた誤差荷重出力信号δｖ、δｈとなり、１ライ
ン遅延回路３６と１ドット遅延回路３７に入力し、垂直
方向加算回路３１と水平方向加算回路３２で原画素Ａ
ｉ，ｊに組み入れられ、 Ｃｉ，ｊ＝Ａｉ，ｊ＋δｖ＋δｈ となる。 なお、Ｃｉ，ｊ：現処理対象の拡散出力画素値 δｖ＝Ｋｖ×｛ｆ（Ｃｉ，ｊ−１）−Ｂｒ｝ δｈ＝Ｋｈ×｛ｆ（Ｃｉ−１，ｊ）−Ｂｒ｝ ｆ（Ｃｉ，ｊ）：Ｃｉ，ｊに対する補正輝度 Ｂｒ：発光輝度レベル である。 このようにして、原映像入力信号に誤差を組み入れて拡
散させ、かつ、原映像入力信号よりも少ないビット数の
信号により、発光輝度が低下することなく、しかも、滑
らかな応答が得られる。
【００１８】以上のような擬似中間調表示において、前
記Ｒ映像信号入力または再現誤差値に、原画質を劣化さ
せない程度のランダムな補正値を加算および／または減
算することにより、擬似中間調表示は規則的なパターン
が発生しなくなり、擬似紋様が解消される。なお、前記
荷重、すなわち重み付けは、例えば０．５と０．５、
０．４と０．６などのように、合わせて１になるように
分散する。
記Ｒ映像信号入力または再現誤差値に、原画質を劣化さ
せない程度のランダムな補正値を加算および／または減
算することにより、擬似中間調表示は規則的なパターン
が発生しなくなり、擬似紋様が解消される。なお、前記
荷重、すなわち重み付けは、例えば０．５と０．５、
０．４と０．６などのように、合わせて１になるように
分散する。
【００１９】誤差と補正値を組み入れて拡散させた拡散
出力信号をビット変換回路３３に送り、このビット変換
回路３３にてｎビットで量子化された拡散出力信号を、
ｍ（≦ｎ−１）ビットに変換してＲ映像出力端子Ｒ映像
出力端子３４Ｒより出力する。同様にして、Ｇ映像出力
端子３４Ｇ、Ｂ映像出力端子３４Ｂの各出力も、Ｇ、Ｂ
の各原映像入力信号に誤差と補正値を組み入れて拡散さ
せ、かつ、原映像入力信号よりも少ないビット数に変換
されてＰＤＰ１０に送られ、ＰＤＰ１０に発光輝度が低
下することなく、しかも、紋様のない状態で表示され
る。
出力信号をビット変換回路３３に送り、このビット変換
回路３３にてｎビットで量子化された拡散出力信号を、
ｍ（≦ｎ−１）ビットに変換してＲ映像出力端子Ｒ映像
出力端子３４Ｒより出力する。同様にして、Ｇ映像出力
端子３４Ｇ、Ｂ映像出力端子３４Ｂの各出力も、Ｇ、Ｂ
の各原映像入力信号に誤差と補正値を組み入れて拡散さ
せ、かつ、原映像入力信号よりも少ないビット数に変換
されてＰＤＰ１０に送られ、ＰＤＰ１０に発光輝度が低
下することなく、しかも、紋様のない状態で表示され
る。
【００２０】図５は、前述のように、誤差検出出力＝補
正輝度線−発光輝度レベルであり、図１に示す誤差検出
回路３５では、これらの演算を減算回路３９で行った
が、この演算データをメモリ３８に記憶させることもで
きる。この場合には、２のｎ乗、具体的にはｎ＝８の場
合、２の８乗＝２５６ワードのメモリ３８を必要とす
る。ただし、減算回路３９は省略できる。また、このメ
モリ３８のデータに、予め重み付けしたデータをメモリ
３８に記憶させれば、荷重回路４０と４１は省略でき
る。
正輝度線−発光輝度レベルであり、図１に示す誤差検出
回路３５では、これらの演算を減算回路３９で行った
が、この演算データをメモリ３８に記憶させることもで
きる。この場合には、２のｎ乗、具体的にはｎ＝８の場
合、２の８乗＝２５６ワードのメモリ３８を必要とす
る。ただし、減算回路３９は省略できる。また、このメ
モリ３８のデータに、予め重み付けしたデータをメモリ
３８に記憶させれば、荷重回路４０と４１は省略でき
る。
【００２１】（２）補正輝度線が直線でない場合 図６に示すような輝度を曲線状に補正したい場合（ガン
マ補正など）には、補正輝度線を希望する曲線に設定
し、発光輝度レベルとの誤差値を求め、前記同様にして
メモリ３８に記憶する。その他の作用は前記同様であ
る。
マ補正など）には、補正輝度線を希望する曲線に設定
し、発光輝度レベルとの誤差値を求め、前記同様にして
メモリ３８に記憶する。その他の作用は前記同様であ
る。
【００２２】
（１）本発明は、以上のように構成したので、規則的な
パターンが発生しなくなり、擬似紋様を解消することが
でき、擬似中間調表示は、Ｒ、Ｇ、Ｂの各色に対し、カ
ラーバランスを崩すことなく、しかも、簡単な回路構成
で達成することができる。
パターンが発生しなくなり、擬似紋様を解消することが
でき、擬似中間調表示は、Ｒ、Ｇ、Ｂの各色に対し、カ
ラーバランスを崩すことなく、しかも、簡単な回路構成
で達成することができる。
【００２３】（２）Ｒ誤差拡散回路２９Ｒ、Ｇ誤差拡散
回路２９Ｇ、Ｂ誤差拡散回路２９Ｂの各誤差検出回路３
５は、補正された輝度レベルのデータを記憶するメモリ
３８を具備したので、Ｒ、Ｇ、Ｂの各映像入力信号と発
光輝度との濃淡誤差を略直線的な変化にして画質の向上
を図ることができ、しかも、簡単な回路構成で達成する
ことができる。
回路２９Ｇ、Ｂ誤差拡散回路２９Ｂの各誤差検出回路３
５は、補正された輝度レベルのデータを記憶するメモリ
３８を具備したので、Ｒ、Ｇ、Ｂの各映像入力信号と発
光輝度との濃淡誤差を略直線的な変化にして画質の向上
を図ることができ、しかも、簡単な回路構成で達成する
ことができる。
【００２４】（３）各誤差検出回路３５は、この誤差検
出回路３５に入力する拡散出力信号とメモリ３８のデー
タとの差から誤差出力を得るための減算回路３９を具備
したので、メモリ３８の記憶容量を最小限に設定でき
る。
出回路３５に入力する拡散出力信号とメモリ３８のデー
タとの差から誤差出力を得るための減算回路３９を具備
したので、メモリ３８の記憶容量を最小限に設定でき
る。
【００２５】（４）各誤差検出回路３５は、この誤差検
出回路３５に入力する拡散出力信号とメモリ３８のデー
タとの差から誤差出力を得るための減算回路３９と、こ
の減算回路３９の出力に、ｈライン遅延データとｄドッ
ト遅延データに重み付けする荷重回路４０と荷重回路４
１とを具備したので、濃淡誤差をより緻密に、かつ自然
な状態で変化させることができる。
出回路３５に入力する拡散出力信号とメモリ３８のデー
タとの差から誤差出力を得るための減算回路３９と、こ
の減算回路３９の出力に、ｈライン遅延データとｄドッ
ト遅延データに重み付けする荷重回路４０と荷重回路４
１とを具備したので、濃淡誤差をより緻密に、かつ自然
な状態で変化させることができる。
【図１】本発明によるＰＤＰ駆動回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】画素の座標位置の説明図である。
【図３】駆動信号対発光輝度レベルの実測線図である。
【図４】補正された輝度レベルの特性線図である。
【図５】誤差出力の特性線図である。
【図６】補正輝度線が曲線の場合の特性線図である。
【図７】図３に示す駆動信号対発光輝度レベルの実測線
を一部抽出した拡大図である。
を一部抽出した拡大図である。
【図８】２５６階調の手法に使用されるＰＤＰの斜視図
である。
である。
【図９】２５６階調の手法における駆動シーケンスと駆
動波形図である。
動波形図である。
【符号の説明】 １０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、１
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、２９Ｒ…Ｒ誤差拡散回路、２９Ｇ…Ｇ誤差
拡散回路、２９Ｂ…Ｂ誤差拡散回路、３０Ｒ…Ｒ映像信
号入力端子、３０Ｇ…Ｇ映像信号入力端子、３０Ｂ…Ｂ
映像信号入力端子、３１…垂直方向加算回路、３２…水
平方向加算回路、３３…ビット変換回路、３４Ｒ…Ｒ映
像出力端子、３４Ｇ…Ｇ映像出力端子、３４Ｂ…Ｂ映像
出力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…減
算回路、４０…荷重回路、４１…荷重回路、４２…補正
量制御部、４３…補正量出力部、４４…補正加算回路。
１…表面ガラス基板、１２…Ｘサスティン電極、１３…
Ｙサスティン電極、１４…誘電体層、１５…保護層、１
６…裏面ガラス基板、１７…アドレス電極、１８…スト
ライブ状リブ、１９…Ｒ（赤）螢光体、２０…Ｇ（緑）
螢光体、２１…Ｂ（青）螢光体、２２…放電空間、２３
…バス電極、２９Ｒ…Ｒ誤差拡散回路、２９Ｇ…Ｇ誤差
拡散回路、２９Ｂ…Ｂ誤差拡散回路、３０Ｒ…Ｒ映像信
号入力端子、３０Ｇ…Ｇ映像信号入力端子、３０Ｂ…Ｂ
映像信号入力端子、３１…垂直方向加算回路、３２…水
平方向加算回路、３３…ビット変換回路、３４Ｒ…Ｒ映
像出力端子、３４Ｇ…Ｇ映像出力端子、３４Ｂ…Ｂ映像
出力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…減
算回路、４０…荷重回路、４１…荷重回路、４２…補正
量制御部、４３…補正量出力部、４４…補正加算回路。
Claims (5)
- 【請求項１】 Ｒ、Ｇ、Ｂの各映像信号入力端子３０
Ｒ、３０Ｇ、３０Ｂに入力した各カラー信号を、Ｒ、
Ｇ、Ｂそれぞれの誤差拡散回路２９Ｒ、２９Ｇ、２９Ｂ
にて誤差拡散してＰＤＰ１０で表示するものにおいて、
前記Ｒ、Ｇ、Ｂの各誤差拡散回路２９Ｒ、２９Ｇ、２９
Ｂは、それぞれ誤差出力を、ｈライン遅延回路３６とｄ
ドット遅延回路３７に加え、この再現誤差を、Ｒ、Ｇ、
Ｂそれぞれの映像信号入力端子３０Ｒ、３０Ｇ、３０Ｂ
に入力した各色の原画素映像信号に組み入れる誤差検出
回路３５と、この誤差検出回路３５内に設けられ補正さ
れた輝度レベルのデータを記憶するメモリ３８を具備し
てなることを特徴とするＰＤＰ駆動回路。 - 【請求項２】 誤差検出回路３５は、この誤差検出回路
３５に入力する拡散出力信号とメモリ３８の補正された
輝度レベルのデータとの差から誤差出力を得るための減
算回路３９を具備してなる請求項１記載のＰＤＰ駆動回
路。 - 【請求項３】 誤差検出回路３５は、この誤差検出回路
３５に入力する拡散出力信号とメモリ３８の補正された
輝度レベルのデータとの差から誤差出力を得るための減
算回路３９と、この減算回路３９の出力に、ｈライン遅
延データとｄドット遅延データに重み付けする荷重回路
４０、４１とを具備してなる請求項１記載のＰＤＰ駆動
回路。 - 【請求項４】 Ｒ、Ｇ、Ｂの各映像信号入力または再現
誤差値に、原画質を劣化させない程度のランダムな補正
値を加算および／または減算する手段を挿入してなる請
求項１、２または３記載のＰＤＰ駆動回路。 - 【請求項５】 ランダムな補正値を加算および／または
減算する手段は、補正量出力部４３と、この補正量出力
部４３の補正値を制御する補正量制御部４２と、補正量
出力部４３の補正値をＲ、Ｇ、Ｂそれぞれの誤差検出回
路３５中に加算する補正加算回路４４とからなるなる請
求項４記載のＰＤＰ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234226A JP2982575B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234226A JP2982575B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0764504A true JPH0764504A (ja) | 1995-03-10 |
| JP2982575B2 JP2982575B2 (ja) | 1999-11-22 |
Family
ID=16967677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234226A Expired - Lifetime JP2982575B2 (ja) | 1993-08-26 | 1993-08-26 | Ｐｄｐ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982575B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19950432A1 (de) * | 1999-10-19 | 2001-07-12 | Grundig Ag | Verfahren und Vorrichtung zur Ansteuerung eines Plasmadisplays |
-
1993
- 1993-08-26 JP JP5234226A patent/JP2982575B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19950432A1 (de) * | 1999-10-19 | 2001-07-12 | Grundig Ag | Verfahren und Vorrichtung zur Ansteuerung eines Plasmadisplays |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982575B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100499102B1 (ko) | 플라즈마 디스플레이 패널의 구동장치 및 구동방법 | |
| JP4484416B2 (ja) | プラズマディスプレーパネルのグレイスケール表現方法及び装置 | |
| JPH10153982A (ja) | 階調表示方法および階調表示装置 | |
| JPH07175439A (ja) | ディスプレイ装置の駆動方法 | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| US7414598B2 (en) | Apparatus and method for driving plasma display panel | |
| JP3006363B2 (ja) | Ｐｄｐ駆動方法 | |
| US20110210991A1 (en) | Plasma display device and plasma display panel driving method | |
| US7453422B2 (en) | Plasma display panel having an apparatus and method for displaying pictures | |
| US20020175922A1 (en) | Method and apparatus for eliminating flicker in plasma display panel | |
| KR100404844B1 (ko) | 플라즈마 디스플레이 패널의 데이터 처리장치 및 방법 | |
| JP4160575B2 (ja) | プラズマディスプレイ装置及びその駆動方法 | |
| JPH0764504A (ja) | Ｐｄｐ駆動回路 | |
| JP3125560B2 (ja) | ディスプレイ装置の中間調表示回路 | |
| JP2970336B2 (ja) | Ｐｄｐ駆動回路 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| JP3508184B2 (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| KR20050030761A (ko) | 플라즈마 표시 패널의 역감마 보정 룩업 테이블 생성 방법 | |
| JPH0764502A (ja) | Ｐｄｐ駆動回路 | |
| JPH07105363A (ja) | ディスプレイ装置の誤差拡散処理方法 | |
| JP3381339B2 (ja) | 擬似中間調表示装置の誤差拡散回路 | |
| JPH08146908A (ja) | ディスプレイ駆動方法および装置 | |
| JP3019025B2 (ja) | カラープラズマディスプレイパネルおよびその駆動方法 | |
| JPH07219494A (ja) | ディスプレイ装置の中間調表示回路 | |
| JPH07121135A (ja) | 擬似中間調表示装置の誤差拡散回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070924 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110924 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120924 Year of fee payment: 13 |