JPH08146908A - ディスプレイ駆動方法および装置 - Google Patents
ディスプレイ駆動方法および装置Info
- Publication number
- JPH08146908A JPH08146908A JP6307118A JP30711894A JPH08146908A JP H08146908 A JPH08146908 A JP H08146908A JP 6307118 A JP6307118 A JP 6307118A JP 30711894 A JP30711894 A JP 30711894A JP H08146908 A JPH08146908 A JP H08146908A
- Authority
- JP
- Japan
- Prior art keywords
- display
- pattern
- pixel
- halftone
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】
【目的】 扱う信号のビット数を減らしても解像度の低
下がなく、しかも独特の紋様が現われることのない駆動
方法と装置を提供することを目的とする。 【構成】 量子化されて入力した原画素映像信号の輝度
レベルを検出し、予め設定された１ドットが複数画素の
輝度パターンを選択する中間調表示部４２と、この中間
調表示部４２で選択されたパターンに基づき各画素で中
間調表示するための表示階調数の低い駆動部４３とを具
備してなる。入力信号１ドットを例えば４画素で構成し
たものとし、映像入力レベルがＡ点から４分の１のａ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、ａ点に対応したパターンをパターン発生回路４
６から選択する。このときの中間調表示出力は、Ａが３
画素、Ｂが１画素の組み合わせとなる。同様にして、２
分の１なら中間調表示出力は、Ａが２画素、Ｂが２画素
の組み合わせ、４分の３ならＡが１画素、Ｂが３画素の
組み合わせとなる。
下がなく、しかも独特の紋様が現われることのない駆動
方法と装置を提供することを目的とする。 【構成】 量子化されて入力した原画素映像信号の輝度
レベルを検出し、予め設定された１ドットが複数画素の
輝度パターンを選択する中間調表示部４２と、この中間
調表示部４２で選択されたパターンに基づき各画素で中
間調表示するための表示階調数の低い駆動部４３とを具
備してなる。入力信号１ドットを例えば４画素で構成し
たものとし、映像入力レベルがＡ点から４分の１のａ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、ａ点に対応したパターンをパターン発生回路４
６から選択する。このときの中間調表示出力は、Ａが３
画素、Ｂが１画素の組み合わせとなる。同様にして、２
分の１なら中間調表示出力は、Ａが２画素、Ｂが２画素
の組み合わせ、４分の３ならＡが１画素、Ｂが３画素の
組み合わせとなる。
Description
【０００１】
【産業上の利用分野】本発明は、１ドットを複数画素で
構成し、１ドット内の複数画素で中間調表示を行うこと
により高密度で精細な映像を得るようにしたディスプレ
イ駆動方法および装置に関するものである。
構成し、１ドット内の複数画素で中間調表示を行うこと
により高密度で精細な映像を得るようにしたディスプレ
イ駆動方法および装置に関するものである。
【０００２】
【従来の技術】最近、薄型、軽量の表示装置として、Ｐ
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ駆動型とＤＣ
駆動型の２方式に分けられるが、ＤＣ駆動型ＰＤＰで
は、すでに課題とされていた輝度と寿命について改善手
法の報告があり、実用化へ向けて進展しつつある。
ＤＰ（プラズマ・ディスプレイ・パネル）が注目されて
いる。このＰＤＰの駆動方式は、従来のＣＲＴ駆動方式
とは全く異なっており、ディジタル化された映像入力信
号による直接駆動方式である。したがって、パネル面か
ら発光される輝度階調は、扱う信号のビット数によって
定まる。ＰＤＰは基本的特性の異なるＡＣ駆動型とＤＣ
駆動型の２方式に分けられるが、ＤＣ駆動型ＰＤＰで
は、すでに課題とされていた輝度と寿命について改善手
法の報告があり、実用化へ向けて進展しつつある。
【０００３】ところが、ＡＣ駆動型ＰＤＰでは、輝度と
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかるに、最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による２５６階調の手
法が提案されている。この方法に使用されるＰＤＰ（プ
ラズマ・ディスプレイ・パネル）の駆動シーケンスと駆
動波形が図８（ａ）（ｂ）に示される。
寿命については十分な特性が得られているが階調表示に
関しては、試作レベルで最大６４階調表示までの報告し
かなかった。しかるに、最近、アドレス・表示分離型駆
動法（ＡＤＳサブフィールド法）による２５６階調の手
法が提案されている。この方法に使用されるＰＤＰ（プ
ラズマ・ディスプレイ・パネル）の駆動シーケンスと駆
動波形が図８（ａ）（ｂ）に示される。
【０００４】図８（ａ）において、１フレームは、輝度
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図８（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
の相対比が１、２、４、８、１６、３２、６４、１２８
の８個のサブフィールドで構成され、８画面の輝度の組
み合わせで２５６階調の表示を行う。図８（ｂ）におい
て、それぞれのサブフィールドは、リフレッシュした１
画面分のデータの書込みを行うアドレス期間とそのサブ
フィールドの輝度レベルを決めるサスティン期間で構成
される。アドレス期間では、最初全画面同時に各ピクセ
ルに初期的に壁電荷が形成され、その後サスティンパル
スが全画面に与えられ表示を行う。サブフィールドの明
るさはサスティンパルスの数に比例し、所定の輝度に設
定される。このようにして２５６階調表示が実現され
る。
【０００５】前記アドレス期間は、サスティン期間の大
小に拘らず一定であるから、以上のようなＡＣ駆動方式
では、階調数を増やせば増やすほど、１フレーム期間内
でパネルを点灯発光させる準備期間としてのアドレス期
間のビット数が増加するため、発光期間としてのサステ
ィン期間が相対的に短くなり、最大輝度が低下する。こ
のように、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まるため、扱う信号のビット数
を増やせば、画質は向上するが、発光輝度が低下し、逆
に扱う信号のビット数を減らせば、発光輝度が増加する
が、階調表示が少なくなり、画質の低下を招く。
小に拘らず一定であるから、以上のようなＡＣ駆動方式
では、階調数を増やせば増やすほど、１フレーム期間内
でパネルを点灯発光させる準備期間としてのアドレス期
間のビット数が増加するため、発光期間としてのサステ
ィン期間が相対的に短くなり、最大輝度が低下する。こ
のように、パネル面から発光される輝度階調は、扱う信
号のビット数によって定まるため、扱う信号のビット数
を増やせば、画質は向上するが、発光輝度が低下し、逆
に扱う信号のビット数を減らせば、発光輝度が増加する
が、階調表示が少なくなり、画質の低下を招く。
【０００６】入力信号のビット数よりも出力駆動信号の
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図６に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をして映像出力端子
３４からＰＤＰ駆動回路を経てＰＤＰを発光する。
ビット数を低減しながら、入力信号と発光輝度との濃淡
誤差を最小にするための誤差拡散処理は、擬似中間調を
表現する処理であり、少ない階調で濃淡表現する場合に
用いられる。従来の一般的な誤差拡散処理回路が図６に
示される。この回路において、映像信号入力端子３０
に、ｎ（たとえば８）ビットの原画素Ａｉ，ｊの映像信
号が入力し、垂直方向加算回路３１、水平方向加算回路
３２を経て、さらにビット変換回路３３でビット数をｍ
（たとえば４）ビットに減らす処理をして映像出力端子
３４からＰＤＰ駆動回路を経てＰＤＰを発光する。
【０００７】また、前記水平方向加算回路３２からの誤
差拡散信号が、誤差検出回路３５のＲＯＭ３８に予め記
憶されたデータと比較されて加算器３９でその和をとっ
て誤差荷重回路４０、４１にて所定の係数を掛けて重み
付けをし、誤差検出出力を、原画素Ａｉ，ｊよりｈライ
ン前の画素、例えば１ラインだけ過去に生じた再現誤差
Ｅｊ−１を出力するｈライン遅延回路３６を介して前記
垂直方向加算回路３１に加算されるとともに、原画素Ａ
ｉ，ｊよりｄドット前の画素、例えば１ドットだけ過去
に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回路
３７を介して前記水平方向加算回路３２に加算される。
なお、前記誤差荷重回路４０、４１での係数は一般的に
全ての和が１になるように設定する。
差拡散信号が、誤差検出回路３５のＲＯＭ３８に予め記
憶されたデータと比較されて加算器３９でその和をとっ
て誤差荷重回路４０、４１にて所定の係数を掛けて重み
付けをし、誤差検出出力を、原画素Ａｉ，ｊよりｈライ
ン前の画素、例えば１ラインだけ過去に生じた再現誤差
Ｅｊ−１を出力するｈライン遅延回路３６を介して前記
垂直方向加算回路３１に加算されるとともに、原画素Ａ
ｉ，ｊよりｄドット前の画素、例えば１ドットだけ過去
に生じた再現誤差Ｅｉ−１を出力するｄドット遅延回路
３７を介して前記水平方向加算回路３２に加算される。
なお、前記誤差荷重回路４０、４１での係数は一般的に
全ての和が１になるように設定する。
【０００８】この結果、ビット変換回路３３の出力端子
には、図５に示すように、瞬間的には実線の階段状のよ
うな４ビットで表わされる発光輝度レベルが出力される
にも拘らず、実際は、前記実線の階段状の上下の発光輝
度レベルが所定の割合で交互に出力されるので、平均化
された状態で認識され、点線のようなｙ＝ｘの補正輝度
線となる。
には、図５に示すように、瞬間的には実線の階段状のよ
うな４ビットで表わされる発光輝度レベルが出力される
にも拘らず、実際は、前記実線の階段状の上下の発光輝
度レベルが所定の割合で交互に出力されるので、平均化
された状態で認識され、点線のようなｙ＝ｘの補正輝度
線となる。
【０００９】
【発明が解決しようとする課題】図８（ａ）に示す駆動
方法では１フレームを８個のサブフィールドとして２５
６階調としたが、この階調数を増やせば画質が向上す
る。しかし、画質は向上するが、発光輝度が低下する。
逆に図７（ａ）に示すように、１フレームを６個のサブ
フィールドで構成し、扱う信号のビット数を減らせば、
発光輝度が増加する。図７（ｂ）に示すように、１フレ
ームを４個のサブフィールドで構成し、扱う信号のビッ
ト数を減らせば、さらにその傾向が大きくなる。以上の
ような中間調表示技術は、明るさを縦横時間の各方向に
拡散させることによって中間調を作り出すので、解像度
の低下や独特の紋様が現われるという問題があった。
方法では１フレームを８個のサブフィールドとして２５
６階調としたが、この階調数を増やせば画質が向上す
る。しかし、画質は向上するが、発光輝度が低下する。
逆に図７（ａ）に示すように、１フレームを６個のサブ
フィールドで構成し、扱う信号のビット数を減らせば、
発光輝度が増加する。図７（ｂ）に示すように、１フレ
ームを４個のサブフィールドで構成し、扱う信号のビッ
ト数を減らせば、さらにその傾向が大きくなる。以上の
ような中間調表示技術は、明るさを縦横時間の各方向に
拡散させることによって中間調を作り出すので、解像度
の低下や独特の紋様が現われるという問題があった。
【００１０】本発明は、扱う信号のビット数を減らして
も解像度の低下がなく、しかも独特の紋様が現われるこ
とのない駆動方法と装置を提供することを目的とする。
も解像度の低下がなく、しかも独特の紋様が現われるこ
とのない駆動方法と装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は、量子化されて
入力した原画素映像信号の輝度レベルを検出し、予め設
定された１ドットが複数画素の輝度パターンを選択する
中間調表示部４２と、この中間調表示部４２で選択され
たパターンに基づき各画素で中間調表示するための表示
階調数の低い駆動部４３とを具備してなることを特徴と
するディスプレイ駆動装置である。
入力した原画素映像信号の輝度レベルを検出し、予め設
定された１ドットが複数画素の輝度パターンを選択する
中間調表示部４２と、この中間調表示部４２で選択され
たパターンに基づき各画素で中間調表示するための表示
階調数の低い駆動部４３とを具備してなることを特徴と
するディスプレイ駆動装置である。
【００１２】
【作用】量子化されて入力した原画素映像信号１ドット
を複数画素、例えば４画素で構成する。映像入力レベル
がＡ点から４分の１のａ点にあるものとすると、それを
輝度レベル判別回路４４で判別し、ａ点に対応したパタ
ーンをパターン発生回路４６のパターンから選択する。
このときの中間調表示出力は、Ａが３画素、Ｂが１画素
の組み合わせとなる。同様にして、Ａ点から２分の１の
ｂ点にあるものとすると、中間調表示出力は、Ａが２画
素、Ｂが２画素の組み合わせとなり、Ａ点から４分の３
のｃ点にあるものとすると、中間調表示出力は、Ａが１
画素、Ｂが３画素の組み合わせとなり、ｄ点（Ｂ点）に
あるものとすると、中間調表示出力は、Ａがなくなり、
Ｂが４画素となる。以上のようにして、映像入力レベル
に対応した中間調表示出力パターンを入力１ドット当た
り４画素構成のパターンから選択し、このパターンによ
り駆動部４３を介してＰＤＰ１０が表示される。
を複数画素、例えば４画素で構成する。映像入力レベル
がＡ点から４分の１のａ点にあるものとすると、それを
輝度レベル判別回路４４で判別し、ａ点に対応したパタ
ーンをパターン発生回路４６のパターンから選択する。
このときの中間調表示出力は、Ａが３画素、Ｂが１画素
の組み合わせとなる。同様にして、Ａ点から２分の１の
ｂ点にあるものとすると、中間調表示出力は、Ａが２画
素、Ｂが２画素の組み合わせとなり、Ａ点から４分の３
のｃ点にあるものとすると、中間調表示出力は、Ａが１
画素、Ｂが３画素の組み合わせとなり、ｄ点（Ｂ点）に
あるものとすると、中間調表示出力は、Ａがなくなり、
Ｂが４画素となる。以上のようにして、映像入力レベル
に対応した中間調表示出力パターンを入力１ドット当た
り４画素構成のパターンから選択し、このパターンによ
り駆動部４３を介してＰＤＰ１０が表示される。
【００１３】
【実施例】本発明の基本的考え方はつぎの通りである。
従来、中間調表示技術で解像度が低下するのは、必要な
ドット数（解像度）よりも、中間調表示技術の拡散領域
が広いことに起因する。これは、必要なドット数＝画素
数 というディスプレイ駆動方法を採用している限り、
解決することは理論的に無理である。しかるに、現在デ
ィスプレイは、大型化の傾向にあり、それに伴い１ドッ
トの大きさも大型化している。例えば、２１型ＰＤＰの
１ドットの大きさは０．６６ｍｍ角であるが、４２型Ｐ
ＤＰの１ドットの大きさは１．０８ｍｍ角である。
従来、中間調表示技術で解像度が低下するのは、必要な
ドット数（解像度）よりも、中間調表示技術の拡散領域
が広いことに起因する。これは、必要なドット数＝画素
数 というディスプレイ駆動方法を採用している限り、
解決することは理論的に無理である。しかるに、現在デ
ィスプレイは、大型化の傾向にあり、それに伴い１ドッ
トの大きさも大型化している。例えば、２１型ＰＤＰの
１ドットの大きさは０．６６ｍｍ角であるが、４２型Ｐ
ＤＰの１ドットの大きさは１．０８ｍｍ角である。
【００１４】そこで、本発明では、１ドットを複数画素
で表示する手段を取り、必要なドット数＜画素数 とい
うディスプレイ構成を実現させ、１ドット内の画素で中
間調を作り出そうとするものである。このように、１ド
ット内の画素で中間調を作り表示すれば、必要なドット
（解像度）数を越えて中間調表示領域を広げることな
く、中間調表示できる。このため、駆動回路側では、ビ
ット数を減らし発光輝度を増加させた状態で、必要なド
ット数（解像度）を確保した中間調表示技術により、高
輝度、かつ精細な映像を得ることが可能である。
で表示する手段を取り、必要なドット数＜画素数 とい
うディスプレイ構成を実現させ、１ドット内の画素で中
間調を作り出そうとするものである。このように、１ド
ット内の画素で中間調を作り表示すれば、必要なドット
（解像度）数を越えて中間調表示領域を広げることな
く、中間調表示できる。このため、駆動回路側では、ビ
ット数を減らし発光輝度を増加させた状態で、必要なド
ット数（解像度）を確保した中間調表示技術により、高
輝度、かつ精細な映像を得ることが可能である。
【００１５】以下、本発明の実施例として１ドットを４
画素で表示するディスプレイについて図面に基づき説明
する。図１において、３０は、ｎビットの原画素Ａｉ，
ｊの映像信号入力端子で、この映像信号入力端子３０に
は、必要なドット数の映像を伝送してくる。例えば、Ｖ
ＧＡ相当の水平６４０×垂直４８０ドットとする。この
映像信号入力端子３０は、本発明の中間調表示部４２を
介して駆動部４３に接続され、さらにＰＤＰ１０に接続
されている。
画素で表示するディスプレイについて図面に基づき説明
する。図１において、３０は、ｎビットの原画素Ａｉ，
ｊの映像信号入力端子で、この映像信号入力端子３０に
は、必要なドット数の映像を伝送してくる。例えば、Ｖ
ＧＡ相当の水平６４０×垂直４８０ドットとする。この
映像信号入力端子３０は、本発明の中間調表示部４２を
介して駆動部４３に接続され、さらにＰＤＰ１０に接続
されている。
【００１６】前記中間調表示部４２は、入力した映像信
号の輝度レベルを判別する輝度レベル判別回路４４と、
予め輝度に応じたパターンを記憶し発生するパターン発
生回路４６と、前記輝度レベル判別回路４４の出力によ
りパターン発生回路４６のパターンを選択するパターン
選択回路４５とからなる。前記パターン発生回路４６に
おける中間調の２値化表示法として、例えばディザ法が
用いられるものとする。このディザ法には、独立決定形
と条件つき決定形があり、また、独立決定形には、ラン
ダムディザ法、組織的ディザ法があり、また、条件つき
決定形には、誤差拡散法、その改良法、領域内での黒画
素配分法、平均値と輪郭を制御する法、領域適応処理法
などがある。これらのディザ法に限られるものではな
く、濃度パターン法などあらゆる中間調表示法が選択的
に用いられるものとする。後述のように、映像入力信号
１ドットが、中間調出力として縦、横にそれぞれ２等分
した４画素表示とすると、前記駆動部４３は、各画素毎
に駆動するように表示階調数の低いものが用いられる。
号の輝度レベルを判別する輝度レベル判別回路４４と、
予め輝度に応じたパターンを記憶し発生するパターン発
生回路４６と、前記輝度レベル判別回路４４の出力によ
りパターン発生回路４６のパターンを選択するパターン
選択回路４５とからなる。前記パターン発生回路４６に
おける中間調の２値化表示法として、例えばディザ法が
用いられるものとする。このディザ法には、独立決定形
と条件つき決定形があり、また、独立決定形には、ラン
ダムディザ法、組織的ディザ法があり、また、条件つき
決定形には、誤差拡散法、その改良法、領域内での黒画
素配分法、平均値と輪郭を制御する法、領域適応処理法
などがある。これらのディザ法に限られるものではな
く、濃度パターン法などあらゆる中間調表示法が選択的
に用いられるものとする。後述のように、映像入力信号
１ドットが、中間調出力として縦、横にそれぞれ２等分
した４画素表示とすると、前記駆動部４３は、各画素毎
に駆動するように表示階調数の低いものが用いられる。
【００１７】以上のような構成において、映像信号入力
端子３０に入力した原画素の映像信号が中間調表示部４
２の輝度レベル判別回路４４に送られる。輝度レベル判
別回路４４では、映像入力信号の入力レベルが判別され
る。ここで、映像信号入力端子３０に入力した原画素の
映像信号は、図７（ａ）に示すように、１フレームを６
個のサブフィールドで構成したり、図７（ｂ）に示すよ
うに、１フレームを４個のサブフィールドで構成するな
どして、扱う信号のビット数を減らしたものとする。そ
のため、輝度レベルは、図５の場合よりもさらに大きな
段差を持った階段状の特性となる。
端子３０に入力した原画素の映像信号が中間調表示部４
２の輝度レベル判別回路４４に送られる。輝度レベル判
別回路４４では、映像入力信号の入力レベルが判別され
る。ここで、映像信号入力端子３０に入力した原画素の
映像信号は、図７（ａ）に示すように、１フレームを６
個のサブフィールドで構成したり、図７（ｂ）に示すよ
うに、１フレームを４個のサブフィールドで構成するな
どして、扱う信号のビット数を減らしたものとする。そ
のため、輝度レベルは、図５の場合よりもさらに大きな
段差を持った階段状の特性となる。
【００１８】図２は、図７（ｂ）と同様、１フレームを
４個のサブフィールドで構成した特性図を表しているも
のとする。また、映像入力信号１ドットが、中間調出力
として縦、横にそれぞれ２等分した４画素表示とする。
この図２において、映像入力レベルＡ点とＢ点の間を４
等分し、Ａ点から４分の１、２分の１、４分の３、Ｂ各
点をａ、ｂ、ｃ、ｄとする。
４個のサブフィールドで構成した特性図を表しているも
のとする。また、映像入力信号１ドットが、中間調出力
として縦、横にそれぞれ２等分した４画素表示とする。
この図２において、映像入力レベルＡ点とＢ点の間を４
等分し、Ａ点から４分の１、２分の１、４分の３、Ｂ各
点をａ、ｂ、ｃ、ｄとする。
【００１９】（１）映像信号入力端子３０からの映像入
力レベルが図３（ａ）のようにＡ点から４分の１のａ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのａ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが３画素、Ｂが１画素の組み合わせとなる。
力レベルが図３（ａ）のようにＡ点から４分の１のａ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのａ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが３画素、Ｂが１画素の組み合わせとなる。
【００２０】（２）映像信号入力端子３０からの映像入
力レベルが図３（ｂ）のようにＡ点から２分の１のｂ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのｂ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが２画素、Ｂが２画素の組み合わせとなる。Ａ、
Ａ、Ｂ、Ｂは、図では×印に配置したが、水平、垂直な
ど適宜に配置することができる。
力レベルが図３（ｂ）のようにＡ点から２分の１のｂ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのｂ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが２画素、Ｂが２画素の組み合わせとなる。Ａ、
Ａ、Ｂ、Ｂは、図では×印に配置したが、水平、垂直な
ど適宜に配置することができる。
【００２１】（３）映像信号入力端子３０からの映像入
力レベルが図３（ｃ）のようにＡ点から４分の３のｃ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのｃ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが１画素、Ｂが３画素の組み合わせとなる。
力レベルが図３（ｃ）のようにＡ点から４分の３のｃ点
にあるものとすると、それを輝度レベル判別回路４４で
判別し、その判別信号をパターン選択回路４５へ送る。
このパターン選択回路４５では、パターン発生回路４６
からのｃ点に対応したパターンをパターン発生回路４６
のパターンから選択する。このときの中間調表示出力
は、Ａが１画素、Ｂが３画素の組み合わせとなる。
【００２２】（４）映像信号入力端子３０からの映像入
力レベルが図３（ｄ）のようにｄ点（Ｂ点）にあるもの
とすると、それを輝度レベル判別回路４４で判別し、そ
の判別信号をパターン選択回路４５へ送る。このパター
ン選択回路４５では、パターン発生回路４６からのｄ点
に対応したパターンをパターン発生回路４６のパターン
から選択する。このときの中間調表示出力は、Ａがなく
なり、Ｂが４画素となる。
力レベルが図３（ｄ）のようにｄ点（Ｂ点）にあるもの
とすると、それを輝度レベル判別回路４４で判別し、そ
の判別信号をパターン選択回路４５へ送る。このパター
ン選択回路４５では、パターン発生回路４６からのｄ点
に対応したパターンをパターン発生回路４６のパターン
から選択する。このときの中間調表示出力は、Ａがなく
なり、Ｂが４画素となる。
【００２３】以上のようにして、映像入力レベルに対応
した中間調表示出力パターンを入力１ドット当たり４画
素構成のパターンから選択し、このパターンにより駆動
部４３を介してＰＤＰ１０が表示される。
した中間調表示出力パターンを入力１ドット当たり４画
素構成のパターンから選択し、このパターンにより駆動
部４３を介してＰＤＰ１０が表示される。
【００２４】前記実施例では、図４（ａ）のように、映
像入力信号１ドットが、中間調出力として縦、横にそれ
ぞれ２等分した４画素表示としたが、これに限られるも
のではなく、図４（ｂ）のように、映像入力信号１ドッ
トが、中間調出力として縦２等分、横３等分した６画素
表示とすることもできるし、図４（ｃ）のように、映像
入力信号１ドットが、中間調出力として横方向のみ３等
分した３画素表示とすることもでき、縦、横の配分比は
任意に選択できる。
像入力信号１ドットが、中間調出力として縦、横にそれ
ぞれ２等分した４画素表示としたが、これに限られるも
のではなく、図４（ｂ）のように、映像入力信号１ドッ
トが、中間調出力として縦２等分、横３等分した６画素
表示とすることもできるし、図４（ｃ）のように、映像
入力信号１ドットが、中間調出力として横方向のみ３等
分した３画素表示とすることもでき、縦、横の配分比は
任意に選択できる。
【００２５】
【発明の効果】本発明は、量子化されて入力した原画素
映像信号１ドットを複数画素で構成し、この１ドット内
の複数画素で中間調表示するようにしたので、扱う信号
のビット数を減らしても解像度の低下がなく、しかも独
特の紋様が現われることがないという効果を有する。
映像信号１ドットを複数画素で構成し、この１ドット内
の複数画素で中間調表示するようにしたので、扱う信号
のビット数を減らしても解像度の低下がなく、しかも独
特の紋様が現われることがないという効果を有する。
【図１】本発明によるディスプレイ駆動装置の一実施例
を示すブロック図である。
を示すブロック図である。
【図２】補正輝度線と発光輝度レベルの関係を示す拡大
特性線図である。
特性線図である。
【図３】本発明による画素変換と中間調表示の作用の説
明図である。
明図である。
【図４】画素変換の複数実施例の説明図である。
【図５】従来回路による駆動信号対発光輝度レベルの特
性線図である。
性線図である。
【図６】従来のディスプレイ駆動装置を示すブロック図
である。
である。
【図７】（ａ）は６４階調の手法における駆動シーケン
ス、（ｂ）は３２階調の手法における駆動シーケンスで
ある。
ス、（ｂ）は３２階調の手法における駆動シーケンスで
ある。
【図８】２５６階調の手法における駆動シーケンスと駆
動波形図である。
動波形図である。
１０…ＰＤＰ（プラズマ・ディスプレイ・パネル）、３
０…映像信号入力端子、３１…垂直方向加算回路、３２
…水平方向加算回路、３３…ビット変換回路、３４…出
力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…加
算器、４０…誤差荷重回路、４１…誤差荷重回路、４２
…中間調表示部、４３…駆動部、４４…輝度レベル判別
回路、４５…パターン選択回路、４６…パターン発生回
路。
０…映像信号入力端子、３１…垂直方向加算回路、３２
…水平方向加算回路、３３…ビット変換回路、３４…出
力端子、３５…誤差検出回路、３６…ｈライン遅延回
路、３７…ｄドット遅延回路、３８…メモリ、３９…加
算器、４０…誤差荷重回路、４１…誤差荷重回路、４２
…中間調表示部、４３…駆動部、４４…輝度レベル判別
回路、４５…パターン選択回路、４６…パターン発生回
路。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小林 正幸 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 傳田 勇人 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内 (72)発明者 松永 誠司 神奈川県川崎市高津区末長1116番地 株式 会社富士通ゼネラル内
Claims (5)
- 【請求項１】 量子化されて入力した原画素映像信号１
ドットを複数画素で構成し、この１ドット内の複数画素
で中間調表示するようにしたことを特徴とするディスプ
レイ駆動方法。 - 【請求項２】 量子化されて入力した原画素映像信号の
輝度レベルを検出し、予め設定された１ドットが複数画
素の輝度パターンを選択する中間調表示部４２と、この
中間調表示部４２で選択されたパターンに基づき各画素
で中間調表示するための表示階調数の低い駆動部４３と
を具備してなることを特徴とするディスプレイ駆動装
置。 - 【請求項３】 中間調表示部４２は、入力した映像信号
の輝度レベルを判別する輝度レベル判別回路４４と、予
め輝度に応じたパターンを記憶し発生するパターン発生
回路４６と、前記輝度レベル判別回路４４の出力により
パターン発生回路４６のパターンを選択するパターン選
択回路４５とからなる請求項２記載のディスプレイ装
置。 - 【請求項４】 パターン発生回路４６における中間調の
２値化表示法として、ディザ法が用いられ、映像入力信
号１ドットが、中間調出力として縦、横にそれぞれ２等
分した４画素表示とした請求項３記載のディスプレイ装
置。 - 【請求項５】 表示パネルは、ＰＤＰまたは液晶ディス
プレイパネルからなる請求項２、３または４記載のディ
スプレイ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30711894A JP3324313B2 (ja) | 1994-11-17 | 1994-11-17 | ディスプレイ駆動方法および装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30711894A JP3324313B2 (ja) | 1994-11-17 | 1994-11-17 | ディスプレイ駆動方法および装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08146908A true JPH08146908A (ja) | 1996-06-07 |
| JP3324313B2 JP3324313B2 (ja) | 2002-09-17 |
Family
ID=17965250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30711894A Expired - Fee Related JP3324313B2 (ja) | 1994-11-17 | 1994-11-17 | ディスプレイ駆動方法および装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3324313B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11352941A (ja) * | 1998-04-29 | 1999-12-24 | Sharp Corp | 光変調器 |
| WO2002005253A1 (en) * | 2000-07-07 | 2002-01-17 | Matsushita Electric Industrial Co., Ltd. | Display device, and display method |
| US7110010B1 (en) | 1998-10-12 | 2006-09-19 | Victor Company Of Japan, Ltd. | Apparatus and method of video signal processing for matrix display apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH096341A (ja) * | 1996-05-27 | 1997-01-10 | Roland Corp | 調律装置 |
| US20100207959A1 (en) * | 2009-02-13 | 2010-08-19 | Apple Inc. | Lcd temporal and spatial dithering |
-
1994
- 1994-11-17 JP JP30711894A patent/JP3324313B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11352941A (ja) * | 1998-04-29 | 1999-12-24 | Sharp Corp | 光変調器 |
| US7110010B1 (en) | 1998-10-12 | 2006-09-19 | Victor Company Of Japan, Ltd. | Apparatus and method of video signal processing for matrix display apparatus |
| US7710440B2 (en) | 1998-10-12 | 2010-05-04 | Victor Company Of Japan, Ltd. | Apparatus and method of video signal processing for matrix display apparatus |
| WO2002005253A1 (en) * | 2000-07-07 | 2002-01-17 | Matsushita Electric Industrial Co., Ltd. | Display device, and display method |
| US7236147B2 (en) | 2000-07-07 | 2007-06-26 | Matsushita Electric Industrial Co., Ltd. | Display device, and display method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3324313B2 (ja) | 2002-09-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3139312B2 (ja) | ディスプレイ駆動方法および装置 | |
| US7256755B2 (en) | Display apparatus and display driving method for effectively eliminating the occurrence of a moving image false contour | |
| JPH07175439A (ja) | ディスプレイ装置の駆動方法 | |
| US20050140584A1 (en) | Method and apparatus for driving plasma display panel | |
| JP3430593B2 (ja) | ディスプレイ装置の駆動方法 | |
| US20050248583A1 (en) | Dither processing circuit of display apparatus | |
| JP3006363B2 (ja) | Ｐｄｐ駆動方法 | |
| US7453422B2 (en) | Plasma display panel having an apparatus and method for displaying pictures | |
| JP3324313B2 (ja) | ディスプレイ駆動方法および装置 | |
| US7633468B2 (en) | Image processing apparatus and method of plasma display panel | |
| JP3414161B2 (ja) | 擬似中間調画像表示装置 | |
| JP2003302929A (ja) | プラズマディスプレイ装置 | |
| JP3312529B2 (ja) | ディスプレイ装置の駆動方法 | |
| JP3327058B2 (ja) | 擬似紋様処理回路 | |
| JP3493864B2 (ja) | 表示装置の駆動方法及び駆動回路 | |
| JP2817597B2 (ja) | ディスプレイ装置の駆動回路 | |
| JPH08146907A (ja) | 誤差拡散回路 | |
| JPH08115058A (ja) | 擬似中間調処理方法および回路 | |
| JP2970336B2 (ja) | Ｐｄｐ駆動回路 | |
| JP3508184B2 (ja) | ディスプレイ装置の誤差拡散処理回路 | |
| JP2970332B2 (ja) | Ｐｄｐ駆動回路 | |
| JP2001042819A (ja) | 階調表示方法、及び階調表示装置 | |
| JPH07105363A (ja) | ディスプレイ装置の誤差拡散処理方法 | |
| JPH09237060A (ja) | ディスプレイ装置の中間調表示回路 | |
| JPH07175440A (ja) | ディスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080705 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090705 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100705 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110705 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120705 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130705 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |