JPH0764872A - データ記憶制御装置 - Google Patents

データ記憶制御装置

Info

Publication number
JPH0764872A
JPH0764872A JP5211624A JP21162493A JPH0764872A JP H0764872 A JPH0764872 A JP H0764872A JP 5211624 A JP5211624 A JP 5211624A JP 21162493 A JP21162493 A JP 21162493A JP H0764872 A JPH0764872 A JP H0764872A
Authority
JP
Japan
Prior art keywords
data
control
storage medium
stored
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5211624A
Other languages
English (en)
Inventor
Kenichiro Ide
賢一郎 井手
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP5211624A priority Critical patent/JPH0764872A/ja
Publication of JPH0764872A publication Critical patent/JPH0764872A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【目的】不揮発性記憶媒体にデータを格納するデータ記
憶制御装置に関し、不揮発性記憶媒体に格納するデータ
が不揮発性記憶媒体に格納されずに消失するのを防ぐこ
とを目的とする。 【構成】不揮発性記憶媒体１にデータを格納するために
必要なエネルギー２を供給することができなくなって
も、記憶しているデータを適当な期間において保持する
ことを可能にする一時記憶手段３と、データ格納要求を
指示するデータ構造を用いて前記一時記憶手段３にデー
タを格納する一時データ格納制御手段４と、前記一時記
憶手段３に保持されているデータが前記データ構造にお
いてデータ格納要求を指示していれば、該データを前記
不揮発性記憶媒体１に格納し、前記データ格納要求を解
除するデータ格納制御手段５と、からなる構成とする。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、データ記憶制御装置に
関する。さらに詳しくいえば、本発明は、不揮発性記憶
媒体にデータを格納するデータ記憶制御装置に関する。
【０００２】本発明は、特に、車載される電子機器に適
用可能であるが、それのみに限定されない。
【０００３】
【従来の技術】例えば、電子機器などにおいては、電力
が供給されなくなっても、次回の作動などを規定するデ
ータを保持するものが知られている。一例をあげれば、
ラジオ受信機におけるプリセット受信チャネルや、オー
ディオ装置における音響調整パラメータ、電子機器全般
における異常検知記録などである。
【０００４】図９(a) は、そのような電子機器を示す回
路図であり、車載装置とその電源系統とを示している。
スイッチＳＷ201 は、メインスイッチである。該スイッ
チＳＷ201 がオンに操作されると、つまり、接点201bが
閉じると、バッテリー200 から装置202 に電力が供給さ
れる。
【０００５】バッテリー200 から供給されるＤＣ電源
は、ＤＣ／ＤＣ変換回路203 によって該装置202 の作動
に必要な電圧に変換される。そして、ノイズフィルタ20
4 によってノイズ除去が施される。このようにして得ら
れる電源ＥA は、ＣＰＵ205 、ＲＡＭ206 、Ｅ2 ＰＲＯ
Ｍ207 、他の回路208 に供給される。
【０００６】ＣＰＵ205 、ＲＡＭ206 、Ｅ2 ＰＲＯＭ20
7 においては、それらが接続するバス（図示せず）を介
して相互にデータ送受が行われる。同図(b) は、ＣＰＵ
205において実行される制御手順を示すフローチャート
である。該制御は、Ｅ2 ＰＲＯＭ207 にデータを書込む
ときに起動される。
【０００７】ステップＨ220 においては、Ｅ2 ＰＲＯＭ
207 に書込むデータがＲＡＭ206 から読出される。そし
て、該データが、Ｅ2 ＰＲＯＭ207 に書込まれる。そし
て、該制御は終了する。
【０００８】このようにしてＥ2 ＰＲＯＭ207 に書込ま
れたデータは、該装置202 に電源が供給されなくなって
も、つまり、前記スイッチＳＷ201 がオフに操作されて
も、Ｅ2 ＰＲＯＭ207 に保持されたままになる。
【０００９】
【発明が解決しようとする課題】ところが、Ｅ2 ＰＲＯ
Ｍ207 に書き込むデータが発生してから前記書込制御が
終了するまでの期間において該装置202 に電源が供給さ
れなくなると、Ｅ2 ＰＲＯＭ207 に書込むデータが消失
してしまうことがある。同図(c) は、そのような問題点
を説明するタイムチャートである。
【００１０】同図(i) において、縦軸は前記電源ＥA の
電圧を、横軸は時間を示している。同図中電圧ＶC は、
前記ＣＰＵ205 、ＲＡＭ206 、Ｅ2 ＰＲＯＭ207 が正常
に動作するのに必要な定格電源電圧である。また、同図
(ii)は、前記書込制御の実行状況を示している。
【００１１】時刻ｔoff において、前記スイッチＳＷ20
1 がオフに操作されると、電源ＥAの電圧は０Ｖに低下
する。このとき、同図(ア) に示すように前記書込制御が
実行中であると、前記書込制御は終了するのではなく、
前記ＣＰＵ205 に電源が供給されなくなるので中断され
る。
【００１２】このような状況下にあっては、前記Ｅ2 Ｐ
ＲＯＭ207 にデータが格納されたという保証は得られな
い。その理由は、Ｅ2 ＰＲＯＭ207 に与えられる書込制
御信号が該電源供給停止によって規格を外れた恐れもあ
るし、なにより、Ｅ2 ＰＲＯＭ207 にも電源が供給され
なくなるからである。
【００１３】そして、このとき、揮発性メモリである前
記ＲＡＭ206 にも電源が供給されなくなるので、ＲＡＭ
206 に格納されていたデータも消失してしまう。
【００１４】該装置202 においては、このようにして、
前記Ｅ2 ＰＲＯＭ207 に格納すべきデータが、前記Ｅ2
ＰＲＯＭ207 に格納されないまま電源オフによって消失
してしまうという恐れがある。
【００１５】もちろん、Ｅ2 ＰＲＯＭ207 に対するデー
タ転送命令が実行される以前に前記書込制御が中断され
た場合や、前記書込制御が起動される以前にＣＰＵ205
において実行される上位制御が中断された場合において
は、明らかに、そのようなデータは前記Ｅ2 ＰＲＯＭ20
7 に格納されないまま消失してしまう。
【００１６】本発明の技術的課題は、このような問題に
着目し、不揮発性記憶媒体にデータを格納するデータ記
憶制御装置において、不揮発性記憶媒体に格納するデー
タが不揮発性記憶媒体に格納されずに消失するのを防ぐ
ことにある。
【００１７】
【課題を解決するための手段】図１は、本発明の基本原
理を説明するブロック図である。請求項１のデータ記憶
制御装置は、不揮発性記憶媒体１にデータを格納するた
めに必要なエネルギー２を供給することができなくなっ
ても、記憶しているデータを適当な期間において保持す
ることを可能にする一時記憶手段３を有している。
【００１８】そして、請求項１のデータ記憶制御装置
は、データ格納要求を指示するデータ構造を用いて前記
一時記憶手段３にデータを格納する一時データ格納制御
手段４を有している。
【００１９】そして、請求項１のデータ記憶制御装置
は、前記一時記憶手段３に保持されているデータが前記
データ構造においてデータ格納要求を指示していれば、
該データを前記不揮発性記憶媒体１に格納し、前記デー
タ格納要求を解除するデータ格納制御手段５を有してい
る。
【００２０】請求項２のデータ記憶制御装置は、前記一
時記憶手段３を、前記エネルギー２を供給することがで
きなくなっても外部から電力の供給を受けることが可能
な電気的記憶媒体で構成する。
【００２１】請求項３のデータ記憶制御装置は、前記一
時記憶手段３を、電気的記憶媒体と、前記エネルギー２
を供給することができなくなっても前記電気的記憶媒体
に電力を供給する電池とで構成する。
【００２２】
【作用】本発明における”不揮発性記憶媒体”とは、電
気的、化学的、機械的記憶媒体であって、外部からエネ
ルギー供給を受けなくても半永久的にデータを保持でき
るものを指す。なお、データを格納するとき、並びに、
データを読出すときにエネルギー供給を受ける必要があ
っても構わない。
【００２３】また、本発明における”不揮発性記憶媒体
にデータを格納するために必要なエネルギー”とは、不
揮発性記憶媒体がデータを格納するときに必要とするエ
ネルギーと、不揮発性記憶媒体にデータを格納するため
に作動する種々の手段が作動するときに必要とするエネ
ルギーとを指す。
【００２４】請求項１のデータ記憶制御装置において
は、不揮発性記憶媒体１、並びに、不揮発性記憶媒体１
にデータを格納するために作動する種々の手段がエネル
ギー不足で作動不能になっても、不揮発性記憶媒体１に
格納すべきデータはデータ格納要求を指示するデータ構
造を用いて一時記憶手段３に保持される。
【００２５】そして、請求項１のデータ記憶制御装置に
おいては、一時記憶手段３に保持された該データが不揮
発性記憶媒体１に確実に格納されるまで、必要なら繰り
返し何度も、該データを不揮発性記憶媒体１に格納する
ことが行われる。
【００２６】何故ならば、該データを不揮発性記憶媒体
１に格納する途中においてデータ格納制御手段５の作動
が中断しても、該データはデータ格納要求を指示するデ
ータ構造を用いて一時記憶手段３に保持されたままであ
り、そのように該データが一時記憶手段３に保持されて
いれば、データ格納制御手段５が再び作動可能になった
ときに、再度、該データを不揮発性記憶媒体１に格納す
ることが行われるからである。
【００２７】また、請求項１のデータ記憶制御装置にお
いては、前記データ格納要求は、データ格納制御手段５
の作動が中断されなかったときに初めて解除される。そ
の場合は、不揮発性記憶媒体１、並びに、不揮発性記憶
媒体１にデータを格納するために作動する種々の手段の
作動も中断されないのだから、前記データは確実に不揮
発性記憶媒体１に格納されることになる。
【００２８】請求項２のデータ記憶制御装置は、外部か
ら電力の供給を受けることが可能な電気的記憶媒体を有
しているので、不揮発性記憶媒体１、並びに、不揮発性
記憶媒体１にデータを格納するために作動する種々の手
段がエネルギー不足で作動不能になっても、該電気的記
憶媒体に外部から電力を供給し続けることで前記作用を
得ることが可能である。
【００２９】請求項３のデータ記憶制御装置は、電気的
記憶媒体と該電気的記憶媒体に電力を供給する電池とを
有しているので、不揮発性記憶媒体１、並びに、不揮発
性記憶媒体１にデータを格納するために作動する種々の
手段がエネルギー不足で作動不能になっても、前記電気
的記憶媒体に前記電池から電力を供給し続けることで前
記作用を得ることが可能である。
【００３０】
【実施例】次に、本発明によるデータ記憶制御装置が、
実際上どのように具体化されるのかを、実施例で説明す
る。
【００３１】〔 実施例１の構成についての説明 〕・
・・・・・・・・・・・・・・・・図２は、本発明の第
１実施例を示す回路図であり、本発明を適用した車載装
置17とその電源系統とを示している。
【００３２】スイッチＳＷ12は、メインスイッチであ
る。該スイッチＳＷ12がオンに操作されると、つまり、
接点12b が閉じると、バッテリー11から本装置17、並び
に、他の車載装置15〜16に電力が供給される。
【００３３】バッテリー11から供給されるＤＣ電源は、
ＤＣ／ＤＣ変換回路18によって本装置17の作動に必要な
電源電圧ＶCCに変換される。そして、ノイズフィルタ19
によってノイズ除去が施される。このようにして得られ
る電源ＥAcc は、ＣＰＵ27、ＲＯＭ31、Ｅ2 ＰＲＯＭ3
3、他の回路34に供給される。
【００３４】前記ＤＣ／ＤＣ変換回路18の入力には、一
端を接地したコンデンサＣ36が接続される。該コンデン
サＣ36は、バッテリー11の供給電源が一時的に変動した
ときに、前記ＤＣ／ＤＣ変換回路18の出力、つまり、前
記電源ＥAcc の変動を抑えるものである。
【００３５】レギュレータ回路22には、前記スイッチＳ
Ｗ12を介さないで、バッテリー11からＤＣ電源が供給さ
れる。該レギュレータ回路22においては、前記電源Ｅ
Acc が前記電圧ＶCCに達すると、出力電源電圧はＲＡＭ
29の作動に必要な電圧ＶCCに調節される。
【００３６】一方、前記電源ＥAcc が前記電圧ＶCCより
低下すると、出力電源電圧は、ＲＡＭ29が記憶データを
保持するためだけに必要な電圧ＶSTB に調節される。本
例においては、ＲＡＭ29は、ＶCC＞ＶSTB となるものが
選定される。
【００３７】前記レギュレータ回路22の出力電源は、ノ
イズフィルタ23によってノイズ除去が施される。このよ
うにして得られる電源ＥBACKは、ＲＡＭ29に供給され
る。
【００３８】前記レギュレータ回路22の入力には、一端
を接地したコンデンサＣ21が接続される。該コンデンサ
Ｃ21は、バッテリー11の供給電源が一時的に変動したと
きに、前記レギュレータ回路22の出力、つまり、前記電
源ＥBACKの変動を抑えるものである。
【００３９】ＣＰＵ27、ＲＡＭ29、ＲＯＭ31、Ｅ2 ＰＲ
ＯＭ33においては、それらが接続するバス32を介して、
相互にデータ送受が行われる。
【００４０】Ｅ2 ＰＲＯＭ33には、本装置17の異常検知
情報が記憶される。該異常検知情報は、バス32を介して
ＣＰＵ27によって書込まれる。
【００４１】ＣＰＵ27においては、後述する制御が実行
される。ＲＯＭ31には、該制御の制御手順が記憶され
る。ＲＡＭ29には、該制御に必要となるデータと、前記
Ｅ2 ＰＲＯＭ33に書込むデータとが記憶される。
【００４２】前記構成において、ＣＰＵ27、ＲＡＭ29、
ＲＯＭ31、レギュレータ回路22を、低消費電力モード
（制御を実行せず、ＲＡＭに記憶しているデータを保持
するためだけに電力消費を限定して、消費電力を少なく
するモード）を有するワンチップ・マイクロコンピュー
タ35で構成しても良い。
【００４３】〔 書込制御（その１）についての説明
〕・・・・・・・・・・・・・・・図３(a) は、前記
ＣＰＵ27において実行される書込制御の制御手順の一例
を示すフローチャートである。該制御は、異常検知情報
が得られて、該異常検知情報を前記Ｅ2 ＰＲＯＭ33に書
込むときに起動される。
【００４４】該制御が起動されるにあたっては、異常検
知情報が得られたときに同図(b) に示すデータ構造を用
いて該異常検知情報が前記ＲＡＭ29に格納される。
【００４５】異常検知情報が得られると、書込フラグ55
はセットされる。また、得られた異常検知情報のバイト
数はデータ長56に格納される。また、得られた異常検知
情報はデータ57に格納される。
【００４６】また、前記書込フラグ55は、前記ＲＡＭ29
におけるデータ保持が中断したあとの最初にＣＰＵ27が
実行する初期化制御において、リセットされる。該初期
化制御は、ＣＰＵ27に電源が投入されるたびに実行され
る。
【００４７】前記ＲＡＭ29におけるデータ保持の中断に
ついては、前記ＲＡＭ29のある領域に特定値を格納して
おき、該特定値が保持されていなければ中断があったと
判定される。該特定値は、前記初期化制御によって再度
格納される。
【００４８】中断の判定は、前記手段以外であっても構
わない。例えば、以下の手段が考えられる。前記ＲＡＭ
29のある領域に複数の特定値とそれらの合計値であるサ
ムチェックとを格納しておき、再度サムチェックを計算
して前記サムチェックと一致しなければ中断があったと
判定できる。それら複数の特定値とそのサムチェックと
は、前記初期化制御によって再度格納される。
【００４９】ステップＨ51においては、前記データ57に
格納された異常検知情報がＥ2 ＰＲＯＭ33に書込まれ
る。続くステップＨ52においては、前記ステップＨ51に
おいて書込んだ異常検知情報を読出すことが行われる。
そして、読出した該データと前記データ57に格納された
異常検知情報との照合が行われる。
【００５０】該照合が一致しなければ、制御は前記ステ
ップＨ51に戻る。一方、一致すれば、制御はステップＨ
54に移行する。ステップＨ54においては、前記書込フラ
グ55がリセットされる。そして、該制御は終了する。
【００５１】〔 再書込制御（その１）についての説明
〕・・・・・・・・・・・・・・図４は、前記ＣＰＵ
27において実行される再書込制御の制御手順の一例を示
すフローチャートである。該制御は、前記ＣＰＵ27に電
源が投入されたときに起動される。
【００５２】ステップＨ60においては、前記書込フラグ
55の判定が行われる。前記書込フラグ55がリセットされ
ていれば、該制御は終了する。一方、前記書込フラグ55
がセットされていれば、制御はステップＨ61に移行す
る。
【００５３】ステップＨ61においては、前記書込制御が
再度実行される。そして、該制御は終了する。
【００５４】〔 書込制御（その２）についての説明
〕・・・・・・・・・・・・・・・図５(a) は、前記
ＣＰＵ27において実行される書込制御の制御手順のもう
一例を示すフローチャートである。該制御は、異常検知
情報が得られて、該異常検知情報を前記Ｅ2 ＰＲＯＭ33
に書込むときに起動される。
【００５５】該制御が起動されるにあたっては、異常検
知情報が得られたときに同図(b) に示すデータ構造を用
いて該異常検知情報が前記ＲＡＭ29に格納される。
【００５６】異常検知情報は、ある特異コードを使用し
ないようにコード化される。異常検知情報が得られる
と、得られた異常検知情報はデータ75に格納される。
【００５７】また、前記データ75は、前記ＲＡＭ29にお
けるデータ保持が中断したあとの最初にＣＰＵ27が実行
する前記初期化制御において、前記特異コードを用いて
初期化される。
【００５８】ステップＨ70においては、前記データ75に
格納された異常検知情報がＥ2 ＰＲＯＭ33に書込まれ
る。続くステップＨ71においては、前記ステップＨ70に
おいて書込んだ異常検知情報を読出すことが行われる。
そして、読出した該データと前記データ75に格納された
異常検知情報との照合が行われる。
【００５９】該照合が一致しなければ、制御は前記ステ
ップＨ70に戻る。一方、一致すれば、制御はステップＨ
73に移行する。ステップＨ73においては、前記データ75
が前記特異コードを用いて初期化される。そして、該制
御は終了する。
【００６０】〔 再書込制御（その２）についての説明
〕・・・・・・・・・・・・・・図６は、前記ＣＰＵ
27において実行される再書込制御の制御手順のもう一例
を示すフローチャートである。該制御は、前記ＣＰＵ27
に電源が投入されたときに起動される。
【００６１】ステップＨ80においては、前記データ75が
前記特異コードを用いて初期化されているかどうかが判
定される。前記データ75が前記特異コードであれば、該
制御は終了する。一方、前記データ75が前記特異コード
でなければ、制御はステップＨ81に移行する。
【００６２】ステップＨ81においては、前記書込制御
（その２）が再度実行される。そして、該制御は終了す
る。
【００６３】〔 再書込制御の動作についての説明 〕
・・・・・・・・・・・・・・・・図７は、再書込制御
の動作を示すタイムチャートである。同図(a) におい
て、縦軸は前記電源ＥACC の電源電圧を示している。横
軸は時間である。また、同図(b) において、縦軸は前記
電源ＥBACKの電源電圧を示している。横軸は時間であ
る。また、同図(c) は、時間に沿った前記書込制御、前
記再書込制御の実行状態を示している。
【００６４】時刻ｔ1 においては、操縦者が乗車して、
メインキー（前記スイッチＳＷ12）がオンに操作された
ことを示している。メインキーがオンに操作されること
により電源ＥACC の電源電圧はＶCCに上昇し、前記ＣＰ
Ｕ27においては制御が開始される。
【００６５】また、同時に、電源ＥBACKの電源電圧もＶ
CCに上昇し、前記ＲＡＭ29においてはデータの読出し・
書込みが可能になる。なお、メインキーがオンにされる
以前は、電源ＥBACKの電源電圧はＶSTB であり、前記Ｒ
ＡＭ29においてはデータ保持だけが行われている。
【００６６】時刻ｔ2 においては、操縦者が降車して、
メインキーがオフに操作されたことを示している。メイ
ンキーがオフに操作されることにより電源ＥACC の電源
電圧は０Ｖに低下し、前記ＣＰＵ27においては全ての制
御の実行が停止する。
【００６７】同図(ア) は、そのとき、前記ＣＰＵ27にお
いて異常検知情報Ｄ1 を前記Ｅ2 ＰＲＯＭ33に書き込む
前記書込制御が実行されていて、途中で中断されたこと
を示している。同図(イ) は、このように前記書込制御が
中断されても、前記ＲＡＭ29には異常検知情報Ｄ1 が保
持されたままになることを示している。
【００６８】一方、同図(ウ) は、このように前記書込制
御が中断されたため、並びに、前記Ｅ2 ＰＲＯＭ33に電
源が供給されなくなったため、前記Ｅ2 ＰＲＯＭ33には
異常検知情報Ｄ1 が格納されなかったことを示してい
る。
【００６９】電源ＥACC が低下している期間において
は、電源ＥBACKの電源電圧はＶSTB に調整され維持され
る。同図(オ) は、同図(エ) に示す該期間において、前記
ＲＡＭ29には異常検知情報Ｄ1 が保持されたままになる
ことを示している。
【００７０】同図(カ) は、同図(エ) に示す該期間におい
て、前記Ｅ2 ＰＲＯＭ33には異常検知情報Ｄ1 が保持さ
れていないことを示している。
【００７１】時刻ｔ3 においては、操縦者が乗車して、
メインキーがオンに操作されたことを示している。メイ
ンキーがオンに操作されることにより電源ＥACC の電源
電圧はＶCCに上昇し、前記ＣＰＵ27においては制御が開
始される。
【００７２】また、同時に、電源ＥBACKの電源電圧もＶ
CCに上昇し、前記ＲＡＭ29においてはデータの読出し・
書込みが可能になる。
【００７３】同図(キ) は、前記ＣＰＵ27において前記再
書込制御が実行されたことを示している。同図(ケ) は、
該再書込制御が終了すると、前記Ｅ2 ＰＲＯＭ33には異
常検知情報Ｄ1 が格納され保持されることを示してい
る。
【００７４】該再書込制御の実行中に再びメインキーが
オフに操作されると、再度メインキーがオンに操作され
たときに再書込制御は再び実行される（図示せず）。こ
のように、再書込制御は、再書込制御が中断されずに終
了するまで、メインキーがオンに操作されるたびに繰り
返し実行される。
【００７５】時刻ｔ4 においては、同図(コ) に示すよう
に、電源ＥACC の電源電圧が一時的に低下し始めたこと
を示している。このような現象は、例えば、エアーコン
ディショナーなどが多量な電力を消費し始めたときに生
じる。このとき、前記ＣＰＵ27においては全ての制御の
実行が停止する。
【００７６】同図(サ) は、そのとき、前記ＣＰＵ27にお
いて異常検知情報Ｄ2 を前記Ｅ2 ＰＲＯＭ33に書き込む
前記書込制御が実行されていて、途中で中断されたこと
を示している。同図(シ) は、このように前記書込制御が
中断されても、前記ＲＡＭ29には異常検知情報Ｄ2 が保
持されたままになることを示している。
【００７７】一方、同図(ス) は、このように前記書込制
御が中断されたため、並びに、前記Ｅ2 ＰＲＯＭ33に定
格電源電圧が供給されなくなったため、前記Ｅ2 ＰＲＯ
Ｍ33には異常検知情報Ｄ2 が格納されなかったことを示
している。
【００７８】電源ＥACC が低下している期間において
は、電源ＥBACKの電源電圧はＶSTB に調整され維持され
る。同図(ソ) は、同図(セ) に示す該期間において、前記
ＲＡＭ29には異常検知情報Ｄ2 が保持されたままになる
ことを示している。
【００７９】同図(タ) は、同図(セ) に示す該期間におい
て、前記Ｅ2 ＰＲＯＭ33には異常検知情報Ｄ2 が保持さ
れていないことを示している。
【００８０】時刻ｔ5 においては、該電源変動が復帰
し、電源ＥACC の電源電圧が再びＶCCに上昇して安定し
たことを示している。このとき、前記ＣＰＵ27において
は制御が開始される。
【００８１】また、同時に、電源ＥBACKの電源電圧もＶ
CCに上昇し、前記ＲＡＭ29においてはデータの読出し・
書込みが可能になる。
【００８２】同図(チ) は、前記ＣＰＵ27において前記再
書込制御が実行されたことを示している。同図(テ) は、
該再書込制御が終了すると、前記Ｅ2 ＰＲＯＭ33には異
常検知情報Ｄ2 が格納され保持されることを示してい
る。
【００８３】該再書込制御の実行中に再び電源変動が生
じると、電源変動が復帰したときに再書込制御は再び実
行される（図示せず）。このように、再書込制御は、再
書込制御が中断されずに終了するまで、電源変動が復帰
するたびに繰り返し実行される。
【００８４】〔 第２実施例についての説明 〕・・・
・・・・・・・・・・・・・・・・図８は、本発明の第
２実施例を示す回路図である。本例においては、前記し
た第１実施例の構成において、前記レギュレータ回路2
2、前記コンデンサＣ21、ノイズフィルタ23は不要であ
る。
【００８５】回路103 は、前記ＣＰＵ27、前記ＲＯＭ3
1、前記Ｅ2 ＰＲＯＭ33、前記他の回路34である。該回
路103 は、前記のように、電源ＥACC から直接に電源供
給を受ける。
【００８６】整流素子Ｄ100 の順方向を形成する高電位
側には電源ＥACC が接続される。前記ＲＡＭ29は、該整
流素子Ｄ100 を通して電源ＥACC から電源供給を受け
る。また、前記ＲＡＭ29は、電池102 から電源供給を受
ける。電池102 の高電位側は、前記整流素子Ｄ100 の順
方向を形成する低電位側に接続される。
【００８７】電池102 が１次電池であれば、ＲＡＭ29と
電池102 とを整流素子Ｄ104 を介して接続すると良い。
このとき、該整流素子Ｄ104 は電池102 からＲＡＭ29に
電流が流れるように接続される。電池102 が２次電池で
あれば、該整流素子Ｄ104 は不要である。電池102 は、
電圧が前記ＶSTB 以上で前記ＶCC未満のものが選定され
る。
【００８８】ＲＡＭ29においては、電源ＥACC の電源電
圧が前記ＶCCであれば、整流素子Ｄ100 を通して電源Ｅ
ACC から電源供給を受け、読出し・書込みが可能にな
る。このとき、前記回路103 も作動する。前記ＣＰＵ27
においては、前記書込制御、前記再書込制御が実行され
る。
【００８９】電源ＥACC の電源電圧が、前記ＶCCより低
電位で前記ＶSTB より高電位である電圧に低下すると、
ＲＡＭ29においては、整流素子Ｄ100 を通して電源Ｅ
ACC から電源が供給され、記憶データ保持は継続され
る。
【００９０】電源ＥACC の電源電圧が前記ＶSTB より低
下すると、ＲＡＭ29においては、電池102 から電源が供
給され、記憶データ保持は継続される。
【００９１】電池102 が２次電池であれば、電池102 に
おいては、電源ＥACC の電源電圧が電池102 の電圧（Ｖ
STB 以上ＶCC未満）より高電位であると、電源ＥACC か
らの充電が行われる。
【００９２】〔 補足 〕・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・なお、前記した第１
実施例においては、前記レギュレータ回路22の出力電源
電圧を電源ＥACC の電源電圧によって切り替える構成と
したが、常に電圧ＶCCを出力する構成であっても構わな
い。
【００９３】また、本例においては、不揮発性記憶媒体
をＥ2 ＰＲＯＭとしたが、ディスクなどであっても構わ
ないし、それらが装置から取り外せる構成であっても構
わない。
【００９４】
【発明の効果】請求項１のデータ記憶制御装置は、前記
のように、不揮発性記憶媒体に格納すべきデータを適当
な期間において保持し、該データが不揮発性記憶媒体に
確実に格納されるまで何度も再書込みを行う構成となっ
ているので、従来とは異なって、該データが不揮発性記
憶媒体に格納されずに消失することはなくなった。
【００９５】請求項２のデータ記憶制御装置は、前記の
ように、外部から電力の供給を受けて不揮発性記憶媒体
に格納すべきデータを適当な期間において保持し、該デ
ータが不揮発性記憶媒体に確実に格納されるまで何度も
再書込みを行う構成となっているので、従来とは異なっ
て、該データが不揮発性記憶媒体に格納されずに消失す
ることはなくなった。
【００９６】請求項３のデータ記憶制御装置は、前記の
ように、電池によって不揮発性記憶媒体に格納すべきデ
ータを適当な期間において保持し、該データが不揮発性
記憶媒体に確実に格納されるまで何度も再書込みを行う
構成となっているので、従来とは異なって、該データが
不揮発性記憶媒体に格納されずに消失することはなくな
った。
【図面の簡単な説明】
【図１】本発明の基本原理を示すブロック図である。
【図２】本発明の第１実施例を示す回路図である。
【図３】書込制御の制御手順の一例を示すフローチャー
トである。
【図４】再書込制御の制御手順の一例を示すフローチャ
ートである。
【図５】書込制御の制御手順のもう一例を示すフローチ
ャートである。
【図６】再書込制御の制御手順のもう一例を示すフロー
チャートである。
【図７】再書込制御の動作を示すタイムチャートであ
る。
【図８】本発明の第２実施例を示す回路図である。
【図９】従来における問題点を説明する回路図、フロー
チャート、タイムチャートである。
【符号の説明】
１ 不揮発性記憶媒体 ３ 一時記憶手段 ４ 一時データ格納制御手段 ５ データ格納制御手段 18 ＤＣ／ＤＣ変換回路 19 ノイズフィルタ 22 レギュレータ回路 23 ノイズフィルタ 27 ＣＰＵ 29 ＲＡＭ 31 ＲＯＭ 32 バス 33 Ｅ2 ＰＲＯＭ 102 電池

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性記憶媒体(1) にデータを格納す
    るデータ記憶制御装置であって、 前記不揮発性記憶媒体(1) にデータを格納するために必
    要なエネルギー(2) を供給することができなくなって
    も、記憶しているデータを適当な期間において保持する
    ことを可能にする一時記憶手段(3) と、 データ格納要求を指示するデータ構造を用いてデータを
    前記一時記憶手段(3)に格納する一時データ格納制御手
    段(4) と、 前記一時記憶手段(3) に保持されているデータが前記デ
    ータ構造においてデータ格納要求を指示していれば、該
    データを前記不揮発性記憶媒体(1) に格納し、前記デー
    タ格納要求を解除するデータ格納制御手段(5) とを有す
    ることを特徴とするデータ記憶制御装置。
  2. 【請求項２】 請求項１のデータ記憶制御装置におい
    て、前記一時記憶手段(3) を、前記エネルギー(2) を供
    給することができなくなっても外部から電力の供給を受
    けることが可能な電気的記憶媒体で構成することを特徴
    とするデータ記憶制御装置。
  3. 【請求項３】 請求項１のデータ記憶制御装置におい
    て、前記一時記憶手段(3) を、電気的記憶媒体と、 前記エネルギー(2) を供給することができなくなっても
    前記電気的記憶媒体に電力を供給する電池とで構成する
    ことを特徴とするデータ記憶制御装置。
JP5211624A 1993-08-26 1993-08-26 データ記憶制御装置 Pending JPH0764872A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5211624A JPH0764872A (ja) 1993-08-26 1993-08-26 データ記憶制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5211624A JPH0764872A (ja) 1993-08-26 1993-08-26 データ記憶制御装置

Publications (1)

Publication Number Publication Date
JPH0764872A true JPH0764872A (ja) 1995-03-10

Family

ID=16608857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5211624A Pending JPH0764872A (ja) 1993-08-26 1993-08-26 データ記憶制御装置

Country Status (1)

Country Link
JP (1) JPH0764872A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013106696A1 (en) 2012-01-12 2013-07-18 Celgene Corporation Romidepsin formulations and uses thereof
WO2014039744A1 (en) 2012-09-07 2014-03-13 Celgene Corporation Resistance biomarkers for hdac inhibitors
US8673888B2 (en) 2002-04-05 2014-03-18 The United States Of America, Represented By The Secretary, Department Of Health And Human Services Depsipeptide for therapy of kidney cancer
US8691534B2 (en) 2006-12-29 2014-04-08 Celgene Corporation Preparation of romidepsin
US8859502B2 (en) 2010-09-13 2014-10-14 Celgene Corporation Therapy for MLL-rearranged leukemia
EP2815761A1 (en) 2006-12-29 2014-12-24 Celgene Corporation Romidepsin-based treatments for cancer
US8957027B2 (en) 2006-06-08 2015-02-17 Celgene Corporation Deacetylase inhibitor therapy
US8980825B2 (en) 2010-07-12 2015-03-17 Celgene Corporation Romidepsin solid forms and uses thereof
US9101579B2 (en) 2012-11-14 2015-08-11 Celgene Corporation Inhibition of drug resistant cancer cells
US9468664B2 (en) 2013-12-27 2016-10-18 Celgene Corporation Romidepsin formulations and uses thereof
US9539303B2 (en) 2006-04-24 2017-01-10 Celgene Corporation Treatment of Ras-expressing tumors

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8673888B2 (en) 2002-04-05 2014-03-18 The United States Of America, Represented By The Secretary, Department Of Health And Human Services Depsipeptide for therapy of kidney cancer
US9539303B2 (en) 2006-04-24 2017-01-10 Celgene Corporation Treatment of Ras-expressing tumors
US9259452B2 (en) 2006-06-08 2016-02-16 Gelgene Corporation Deacetylase inhibitor therapy
US8957027B2 (en) 2006-06-08 2015-02-17 Celgene Corporation Deacetylase inhibitor therapy
US8691534B2 (en) 2006-12-29 2014-04-08 Celgene Corporation Preparation of romidepsin
EP2815761A1 (en) 2006-12-29 2014-12-24 Celgene Corporation Romidepsin-based treatments for cancer
US9624271B2 (en) 2010-07-12 2017-04-18 Celgene Corporation Romidepsin solid forms and uses thereof
US8980825B2 (en) 2010-07-12 2015-03-17 Celgene Corporation Romidepsin solid forms and uses thereof
US8859502B2 (en) 2010-09-13 2014-10-14 Celgene Corporation Therapy for MLL-rearranged leukemia
WO2013106696A1 (en) 2012-01-12 2013-07-18 Celgene Corporation Romidepsin formulations and uses thereof
US9134325B2 (en) 2012-09-07 2015-09-15 Celgene Corporation Resistance biomarkers for HDAC inhibitors
WO2014039744A1 (en) 2012-09-07 2014-03-13 Celgene Corporation Resistance biomarkers for hdac inhibitors
US9101579B2 (en) 2012-11-14 2015-08-11 Celgene Corporation Inhibition of drug resistant cancer cells
US9468664B2 (en) 2013-12-27 2016-10-18 Celgene Corporation Romidepsin formulations and uses thereof
US9782451B2 (en) 2013-12-27 2017-10-10 Celgene Corporation Romidepsin formulations and uses thereof
US9795650B2 (en) 2013-12-27 2017-10-24 Celgene Corporation Romidepsin formulations and uses thereof

Similar Documents

Publication Publication Date Title
JP3838055B2 (ja) 車載用制御装置
JPS6243714A (ja) 回路装置
JP2005327210A (ja) 電子装置
JPH1141834A (ja) 電源低下対応装置
CN101194291A (zh) 具有记录设备的装置
US6731563B1 (en) Data backup device and step-up/step-down power supply
JPH1199891A (ja) 車載メモリの書き換えシステム
JPH1153271A (ja) 車両用ナビゲーション装置
JP7658828B2 (ja) バックアップ電源装置
JP2019185398A (ja) 車載装置
JP3915617B2 (ja) 車載無線システムおよび車載無線システム用電源制御ユニット
JP7462135B2 (ja) バックアップ電源システム
CN208915069U (zh) 后视镜及汽车
JPH0637019U (ja) 車両安全装置の制御装置
JPS6132438Y2 (ja)
JPH05276560A (ja) 給湯器のリモコンにおける瞬停時のデータ記憶方法
JP2000245146A (ja) 車載用電源装置及び車載装置
JP4158222B2 (ja) 車載用電子機器および表示方法
JP2953103B2 (ja) 車載用制御装置
JP2001333545A (ja) 電源装置、電子機器及びその停止復旧方法並びに記録媒体
CN119872328B (zh) 动力域控制系统、控制方法及电动车辆
JP3174353B2 (ja) マイコンリセット機構
JPH05265881A (ja) 不揮発性メモリの書込保護回路と書込保護方法
JP3511659B2 (ja) 車載用演算装置の電源供給装置
JP4918788B2 (ja) 車両用暗電流低減装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19990615