JPH0765592A - 不揮発性メモリ - Google Patents
不揮発性メモリInfo
- Publication number
- JPH0765592A JPH0765592A JP23228593A JP23228593A JPH0765592A JP H0765592 A JPH0765592 A JP H0765592A JP 23228593 A JP23228593 A JP 23228593A JP 23228593 A JP23228593 A JP 23228593A JP H0765592 A JPH0765592 A JP H0765592A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory cell
- cell array
- circuit
- enable signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- NOQGZXFMHARMLW-UHFFFAOYSA-N Daminozide Chemical compound CN(C)NC(=O)CCC(O)=O NOQGZXFMHARMLW-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Read Only Memory (AREA)
Abstract
(57)【要約】
【目的】 システムのスループットを低下させることな
く、長寿命化を図り、メモリセルが寿命となったかどう
かを通知可能とする。 【構成】 比較回路２１はライトイネーブル信号の入力
に応答してメモリセルアレイ２０からデータを読出し、
そのデータと外部からのデータとを比較してアンド回路
２２に通知する。アンド回路２２は比較結果が一致のと
きにライトイネーブル信号のメモリセルアレイ２０への
入力を抑止し、比較結果が一致のときにライトイネーブ
ル信号のメモリセルアレイ２０への入力を許可する。カ
ウンタ回路２３はライトイネーブル信号のメモリセルア
レイ２０への入力が許可されたときにカウントアップを
行い、そのカウントアップ後のカウント値と予め内部に
保持した最大書替え可能回数とを比較する。カウンタ回
路２３はカウント値が最大書替え可能回数を越えるとア
ラーム信号を出力する。
く、長寿命化を図り、メモリセルが寿命となったかどう
かを通知可能とする。 【構成】 比較回路２１はライトイネーブル信号の入力
に応答してメモリセルアレイ２０からデータを読出し、
そのデータと外部からのデータとを比較してアンド回路
２２に通知する。アンド回路２２は比較結果が一致のと
きにライトイネーブル信号のメモリセルアレイ２０への
入力を抑止し、比較結果が一致のときにライトイネーブ
ル信号のメモリセルアレイ２０への入力を許可する。カ
ウンタ回路２３はライトイネーブル信号のメモリセルア
レイ２０への入力が許可されたときにカウントアップを
行い、そのカウントアップ後のカウント値と予め内部に
保持した最大書替え可能回数とを比較する。カウンタ回
路２３はカウント値が最大書替え可能回数を越えるとア
ラーム信号を出力する。
Description
【０００１】
【産業上の利用分野】本発明は不揮発性メモリに関し、
特にＥＥＰＲＯＭやフラッシュメモリ等の電気的消去及
び電気的書込み可能な不揮発性メモリに関する。
特にＥＥＰＲＯＭやフラッシュメモリ等の電気的消去及
び電気的書込み可能な不揮発性メモリに関する。
【０００２】
【従来の技術】従来、この種の不揮発性メモリにおいて
は、電気的に消去及び書込みが可能となっているが、書
替え可能な回数に制限（上限）がある。この書替え可能
な回数を越えて書替えを行うと、不揮発性メモリが劣化
して書込みデータが保証されなくなる。その場合、不揮
発性メモリの寿命がいつ来るのかわからない。
は、電気的に消去及び書込みが可能となっているが、書
替え可能な回数に制限（上限）がある。この書替え可能
な回数を越えて書替えを行うと、不揮発性メモリが劣化
して書込みデータが保証されなくなる。その場合、不揮
発性メモリの寿命がいつ来るのかわからない。
【０００３】このため、不揮発性メモリに書込みが行わ
れた回数を、不揮発性メモリ外に設けたカウンタ等のハ
ードウェアやマイクロコンピュータのソフトウェアによ
って計数し、その計数値を表示する方法等が考えられて
いる。このような方法については、特開昭６２−５２７
９６号公報や特開昭６３−２００３９９号公報に開示さ
れた技術等がある。
れた回数を、不揮発性メモリ外に設けたカウンタ等のハ
ードウェアやマイクロコンピュータのソフトウェアによ
って計数し、その計数値を表示する方法等が考えられて
いる。このような方法については、特開昭６２−５２７
９６号公報や特開昭６３−２００３９９号公報に開示さ
れた技術等がある。
【０００４】また、不揮発性メモリにおいては外部から
書込まれるデータが既に記録されているデータと同一か
どうかの判断を行わずに、その外部からのデータでメモ
リセルの内容が書換えられている。
書込まれるデータが既に記録されているデータと同一か
どうかの判断を行わずに、その外部からのデータでメモ
リセルの内容が書換えられている。
【０００５】このため、新たに外部から書込むデータが
既に記録されているデータと同一であってもメモリセル
の書換えが行われてしまうので、書替え可能な回数に制
限のある不揮発性メモリではその書替え可能な回数の制
限に早く到達してしまうことになる。
既に記録されているデータと同一であってもメモリセル
の書換えが行われてしまうので、書替え可能な回数に制
限のある不揮発性メモリではその書替え可能な回数の制
限に早く到達してしまうことになる。
【０００６】この問題を解決するために、新たに外部か
ら書込むデータが既に記録されているデータと同一かど
うかをマイクロコンピュータのソフトウェアで判定し、
同一データであれば不揮発性メモリへのデータの書込み
を中止して不揮発性メモリの寿命を延ばすという方法も
考えられている。このような技術に関しては、特開昭６
４−６６５２５号公報に開示された技術等がある。
ら書込むデータが既に記録されているデータと同一かど
うかをマイクロコンピュータのソフトウェアで判定し、
同一データであれば不揮発性メモリへのデータの書込み
を中止して不揮発性メモリの寿命を延ばすという方法も
考えられている。このような技術に関しては、特開昭６
４−６６５２５号公報に開示された技術等がある。
【０００７】
【発明が解決しようとする課題】上述した従来の不揮発
性メモリでは、書込みが行われた回数を外部のハードウ
ェアやマイクロコンピュータのソフトウェアによって計
数し、その計数値を表示しているので、不揮発性メモリ
のデータの書替えを外部から監視して計数するためにハ
ードウェアやソフトウェアが余分に必要となり、ハード
ウェア量の増大やシステムのスループットの低下を招く
という問題がある。
性メモリでは、書込みが行われた回数を外部のハードウ
ェアやマイクロコンピュータのソフトウェアによって計
数し、その計数値を表示しているので、不揮発性メモリ
のデータの書替えを外部から監視して計数するためにハ
ードウェアやソフトウェアが余分に必要となり、ハード
ウェア量の増大やシステムのスループットの低下を招く
という問題がある。
【０００８】また、メモリセルの書換えを行うときの同
一データの書込みをマイクロコンピュータのソフトウェ
アで防止しているので、ソフトウェア中の書込み処理に
おいて、いったん書込みの対象となるアドレスのデータ
を読出した後にそのデータと書込みデータとを比較し、
同一かどうかの判断を行う処理をさらに追加する必要が
ある。よって、このメモリ回路を用いたシステムのスル
ープットが低下するという問題がある。
一データの書込みをマイクロコンピュータのソフトウェ
アで防止しているので、ソフトウェア中の書込み処理に
おいて、いったん書込みの対象となるアドレスのデータ
を読出した後にそのデータと書込みデータとを比較し、
同一かどうかの判断を行う処理をさらに追加する必要が
ある。よって、このメモリ回路を用いたシステムのスル
ープットが低下するという問題がある。
【０００９】そこで、本発明の目的は上記問題点を解消
し、ハードウェア量の増大やシステムのスループットの
低下を招くことなく、メモリセルの寿命を知ることがで
きる不揮発性メモリを提供することにある。
し、ハードウェア量の増大やシステムのスループットの
低下を招くことなく、メモリセルの寿命を知ることがで
きる不揮発性メモリを提供することにある。
【００１０】また、本発明の他の目的は、システムのス
ループットを低下させることなく、長寿命化を図り、メ
モリセルの寿命を知ることができる不揮発性メモリを提
供することにある。
ループットを低下させることなく、長寿命化を図り、メ
モリセルの寿命を知ることができる不揮発性メモリを提
供することにある。
【００１１】
【課題を解決するための手段】本発明による不揮発性メ
モリは、データの書替え回数に上限を有する不揮発性メ
モリであって、前記データの書替え回数を計数する計数
手段を備えている。
モリは、データの書替え回数に上限を有する不揮発性メ
モリであって、前記データの書替え回数を計数する計数
手段を備えている。
【００１２】本発明による他の不揮発性メモリは、デー
タの書替え回数に上限を有する不揮発性メモリであっ
て、外部からの書替えデータと内部に書込まれているデ
ータとを比較する比較手段と、前記比較手段で一致が検
出されたときに前記外部からの書替えデータを前記内部
に書込むよう制御する手段と、前記外部からの書替えデ
ータを前記内部に書込んだ回数を計数する計数手段とを
備えている。
タの書替え回数に上限を有する不揮発性メモリであっ
て、外部からの書替えデータと内部に書込まれているデ
ータとを比較する比較手段と、前記比較手段で一致が検
出されたときに前記外部からの書替えデータを前記内部
に書込むよう制御する手段と、前記外部からの書替えデ
ータを前記内部に書込んだ回数を計数する計数手段とを
備えている。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、不揮発性メモリ（ＥＥＰＲ
ＯＭ）１はメモリセルアレイ（ＣＥＬＬ）１０と、カウ
ンタ回路（ＣＯＵＮＴＥＲ）１１とから構成されてい
る。尚、不揮発性メモリ１には電源線ＶCC及びグランド
線ＧＮＤが接続されている。
ック図である。図において、不揮発性メモリ（ＥＥＰＲ
ＯＭ）１はメモリセルアレイ（ＣＥＬＬ）１０と、カウ
ンタ回路（ＣＯＵＮＴＥＲ）１１とから構成されてい
る。尚、不揮発性メモリ１には電源線ＶCC及びグランド
線ＧＮＤが接続されている。
【００１５】不揮発性メモリ１からデータが読出される
とき、アウトプットイネーブル信号（ＯＥ）とチップイ
ネーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳ
Ｓ）とがメモリセルアレイ１０に供給され、メモリセル
アレイ１０から読出されたデータ（ＤＡＴＡ）が外部に
出力される。
とき、アウトプットイネーブル信号（ＯＥ）とチップイ
ネーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳ
Ｓ）とがメモリセルアレイ１０に供給され、メモリセル
アレイ１０から読出されたデータ（ＤＡＴＡ）が外部に
出力される。
【００１６】また、不揮発性メモリ１にデータが書込ま
れるとき、ライトイネーブル信号（ＷＥ）とチップイネ
ーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳＳ）
とがメモリセルアレイ１０に供給され、外部からのデー
タ（ＤＡＴＡ）がメモリセルアレイ１０に書込まれる。
れるとき、ライトイネーブル信号（ＷＥ）とチップイネ
ーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳＳ）
とがメモリセルアレイ１０に供給され、外部からのデー
タ（ＤＡＴＡ）がメモリセルアレイ１０に書込まれる。
【００１７】カウンタ回路１１はメモリセルアレイ１０
へのライトイネーブル信号によってカウントアップを行
い、そのカウントアップ後のカウント値と予め内部に保
持した最大書替え可能回数とを比較する。カウンタ回路
１１はその比較によってカウント値が最大書替え可能回
数を越えたことを検出すると、アラーム信号（ＡＬＡＲ
Ｍ）を外部に出力する。
へのライトイネーブル信号によってカウントアップを行
い、そのカウントアップ後のカウント値と予め内部に保
持した最大書替え可能回数とを比較する。カウンタ回路
１１はその比較によってカウント値が最大書替え可能回
数を越えたことを検出すると、アラーム信号（ＡＬＡＲ
Ｍ）を外部に出力する。
【００１８】図２は本発明の他の実施例の構成を示すブ
ロック図である。図において、不揮発性メモリ（ＥＥＰ
ＲＯＭ）２はメモリセルアレイ（ＣＥＬＬ）２０と、比
較回路（ＣＯＭＰＡＲＡＴＯＲ）２１と、アンド回路２
２と、カウンタ回路（ＣＯＵＮＴＥＲ）２３とから構成
されている。尚、不揮発性メモリ２には電源線ＶCC及び
グランド線ＧＮＤが接続されている。
ロック図である。図において、不揮発性メモリ（ＥＥＰ
ＲＯＭ）２はメモリセルアレイ（ＣＥＬＬ）２０と、比
較回路（ＣＯＭＰＡＲＡＴＯＲ）２１と、アンド回路２
２と、カウンタ回路（ＣＯＵＮＴＥＲ）２３とから構成
されている。尚、不揮発性メモリ２には電源線ＶCC及び
グランド線ＧＮＤが接続されている。
【００１９】不揮発性メモリ２からデータが読出される
とき、アウトプットイネーブル信号（ＯＥ）とチップイ
ネーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳ
Ｓ）とがメモリセルアレイ２０に供給され、メモリセル
アレイ２０から読出されたデータ（ＤＡＴＡ）が外部に
出力される。
とき、アウトプットイネーブル信号（ＯＥ）とチップイ
ネーブル信号（ＣＥ）とアドレス信号（ＡＤＤＲＥＳ
Ｓ）とがメモリセルアレイ２０に供給され、メモリセル
アレイ２０から読出されたデータ（ＤＡＴＡ）が外部に
出力される。
【００２０】また、不揮発性メモリ２にデータが書込ま
れるとき、チップイネーブル信号（ＣＥ）とアドレス信
号（ＡＤＤＲＥＳＳ）とがメモリセルアレイ２０に供給
されるとともに、ライトイネーブル信号（ＷＥ）が比較
回路２１及びアンド回路２２に供給される。
れるとき、チップイネーブル信号（ＣＥ）とアドレス信
号（ＡＤＤＲＥＳＳ）とがメモリセルアレイ２０に供給
されるとともに、ライトイネーブル信号（ＷＥ）が比較
回路２１及びアンド回路２２に供給される。
【００２１】比較回路２１はライトイネーブル信号の入
力に応答してメモリセルアレイ２０からデータを読出す
とともに、この読出したデータと外部からのデータ（Ｄ
ＡＴＡ）とを比較し、その比較結果を判定信号としてア
ンド回路２２に出力する。
力に応答してメモリセルアレイ２０からデータを読出す
とともに、この読出したデータと外部からのデータ（Ｄ
ＡＴＡ）とを比較し、その比較結果を判定信号としてア
ンド回路２２に出力する。
【００２２】アンド回路２２は比較回路２１の判定信号
とライトイネーブル信号とのアンドをとり、その演算結
果をライトイネーブル信号としてメモリセルアレイ２０
及びカウンタ回路２３に出力する。
とライトイネーブル信号とのアンドをとり、その演算結
果をライトイネーブル信号としてメモリセルアレイ２０
及びカウンタ回路２３に出力する。
【００２３】すなわち、アンド回路２２は比較回路２１
がそれらデータの不一致を検出すると、ライトイネーブ
ル信号をスルーしてそのままメモリセルアレイ２０及び
カウンタ回路２３に出力する。よって、メモリセルアレ
イ２０には外部からのデータが書込まれ、そのデータが
更新される。
がそれらデータの不一致を検出すると、ライトイネーブ
ル信号をスルーしてそのままメモリセルアレイ２０及び
カウンタ回路２３に出力する。よって、メモリセルアレ
イ２０には外部からのデータが書込まれ、そのデータが
更新される。
【００２４】このとき、カウンタ回路２３はアンド回路
２２からのライトイネーブル信号によってカウントアッ
プを行い、そのカウントアップ後のカウント値と予め内
部に保持した最大書替え可能回数とを比較する。
２２からのライトイネーブル信号によってカウントアッ
プを行い、そのカウントアップ後のカウント値と予め内
部に保持した最大書替え可能回数とを比較する。
【００２５】カウンタ回路２３はその比較によって、カ
ウント値が最大書替え可能回数を越えたことを検出する
と、アラーム信号（ＡＬＡＲＭ）を外部に出力する。
ウント値が最大書替え可能回数を越えたことを検出する
と、アラーム信号（ＡＬＡＲＭ）を外部に出力する。
【００２６】一方、アンド回路２２は比較回路２１がそ
れらデータの一致を検出すると、ライトイネーブル信号
のメモリセルアレイ２０及びカウンタ回路２３への出力
を抑止するので、外部からのデータがメモリセルアレイ
２０に書込まれることはない。またこのとき、カウンタ
回路２３がカウントアップを行うこともない。
れらデータの一致を検出すると、ライトイネーブル信号
のメモリセルアレイ２０及びカウンタ回路２３への出力
を抑止するので、外部からのデータがメモリセルアレイ
２０に書込まれることはない。またこのとき、カウンタ
回路２３がカウントアップを行うこともない。
【００２７】このように、外部からのデータがメモリセ
ルアレイ１０に書込まれた回数を不揮発性メモリ１内の
カウンタ回路１１で計数し、そのカウント値が最大書替
え可能回数を越えたときにアラーム信号を出力すること
によって、ハードウェア量の増大やシステムのスループ
ットの低下を招くことなく、メモリセルアレイ１０の寿
命を知ることができる。
ルアレイ１０に書込まれた回数を不揮発性メモリ１内の
カウンタ回路１１で計数し、そのカウント値が最大書替
え可能回数を越えたときにアラーム信号を出力すること
によって、ハードウェア量の増大やシステムのスループ
ットの低下を招くことなく、メモリセルアレイ１０の寿
命を知ることができる。
【００２８】また、外部からのデータがメモリセルアレ
イ２０内部のデータと同じことが比較回路２１で検出さ
れたとき、その外部からのデータのメモリセルアレイ２
０への書込みをアンド回路２２で抑止するとともに、外
部からのデータがメモリセルアレイ２０に書込まれた回
数を不揮発性メモリ２内のカウンタ回路２３で計数し、
そのカウント値が最大書替え可能回数を越えたときにア
ラーム信号を出力することによって、メモリセルアレイ
２０への書込み回数を削減することができるとともに、
メモリセルアレイ２０の寿命を知ることができる。よっ
て、不揮発性メモリ２の最大書替え可能回数に達するま
での正常稼働時間を長くすることができ、不揮発性メモ
リ２の長寿命化を図ることができる。
イ２０内部のデータと同じことが比較回路２１で検出さ
れたとき、その外部からのデータのメモリセルアレイ２
０への書込みをアンド回路２２で抑止するとともに、外
部からのデータがメモリセルアレイ２０に書込まれた回
数を不揮発性メモリ２内のカウンタ回路２３で計数し、
そのカウント値が最大書替え可能回数を越えたときにア
ラーム信号を出力することによって、メモリセルアレイ
２０への書込み回数を削減することができるとともに、
メモリセルアレイ２０の寿命を知ることができる。よっ
て、不揮発性メモリ２の最大書替え可能回数に達するま
での正常稼働時間を長くすることができ、不揮発性メモ
リ２の長寿命化を図ることができる。
【００２９】この場合、外部からのデータとメモリセル
アレイ２０内部のデータとの比較判断をハードウェアに
より実現しているので、マイクロコンピュータのソフト
ウェアによって不揮発性メモリの長寿命化を図る処理が
不要となり、ソフトウェアの作成が容易になるととも
に、不揮発性メモリを組込んだシステムのスループット
を向上させることができる。
アレイ２０内部のデータとの比較判断をハードウェアに
より実現しているので、マイクロコンピュータのソフト
ウェアによって不揮発性メモリの長寿命化を図る処理が
不要となり、ソフトウェアの作成が容易になるととも
に、不揮発性メモリを組込んだシステムのスループット
を向上させることができる。
【００３０】
【発明の効果】以上説明したように本発明の不揮発性メ
モリによれば、データの書替え回数に上限を有する不揮
発性メモリに、データの書替え回数を計数する計数手段
を設けることによって、ハードウェア量の増大やシステ
ムのスループットの低下を招くことなく、メモリセルの
寿命を知ることができるという効果がある。
モリによれば、データの書替え回数に上限を有する不揮
発性メモリに、データの書替え回数を計数する計数手段
を設けることによって、ハードウェア量の増大やシステ
ムのスループットの低下を招くことなく、メモリセルの
寿命を知ることができるという効果がある。
【００３１】本発明の他の不揮発性メモリによれば、デ
ータの書替え回数に上限を有する不揮発性メモリに、外
部からの書込みデータと内部に書込まれているデータと
を比較する比較手段と、この比較により不一致が検出さ
れたときに外部からの書込みデータの書込みを抑止する
手段と、書込みが行われた回数を計数する手段とを設け
ることで、システムのスループットを低下させることな
く、長寿命化を図り、メモリセルの寿命を知ることがで
きるという効果がある。
ータの書替え回数に上限を有する不揮発性メモリに、外
部からの書込みデータと内部に書込まれているデータと
を比較する比較手段と、この比較により不一致が検出さ
れたときに外部からの書込みデータの書込みを抑止する
手段と、書込みが行われた回数を計数する手段とを設け
ることで、システムのスループットを低下させることな
く、長寿命化を図り、メモリセルの寿命を知ることがで
きるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の他の実施例の構成を示すブロック図で
ある。
ある。
１，２ 不揮発性メモリ １０，２０ メモリセルアレイ １１，２３ カウンタ回路 ２１ 比較回路 ２２ アンド回路
Claims (4)
- 【請求項１】 データの書替え回数に上限を有する不揮
発性メモリであって、前記データの書替え回数を計数す
る計数手段を含むことを特徴とする不揮発性メモリ。 - 【請求項２】 前記計数手段の計数値が上限の回数に達
したときにアラーム情報を出力する手段を含むことを特
徴とする請求項１記載の不揮発性メモリ。 - 【請求項３】 データの書替え回数に上限を有する不揮
発性メモリであって、外部からの書替えデータと内部に
書込まれているデータとを比較する比較手段と、前記比
較手段で一致が検出されたときに前記外部からの書替え
データを前記内部に書込むよう制御する手段と、前記外
部からの書替えデータを前記内部に書込んだ回数を計数
する計数手段とを含むことを特徴とする不揮発性メモ
リ。 - 【請求項４】 前記計数手段の計数値が上限の回数に達
したときにアラーム情報を出力する手段を含むことを特
徴とする請求項３記載の不揮発性メモリ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23228593A JPH0765592A (ja) | 1993-08-25 | 1993-08-25 | 不揮発性メモリ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23228593A JPH0765592A (ja) | 1993-08-25 | 1993-08-25 | 不揮発性メモリ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0765592A true JPH0765592A (ja) | 1995-03-10 |
Family
ID=16936831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23228593A Pending JPH0765592A (ja) | 1993-08-25 | 1993-08-25 | 不揮発性メモリ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0765592A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7979636B2 (en) | 2006-08-17 | 2011-07-12 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
| WO2012089334A3 (en) * | 2010-12-30 | 2012-08-23 | Stmicroelectronics Nv | Method and system for controlling loss of reliability of non-volatile memory |
| JP2014089734A (ja) * | 2006-11-24 | 2014-05-15 | Lsi Inc | 書込みの削減、及び不揮発性メモリの残り寿命の推定と表示 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
| JPH0457296A (ja) * | 1990-06-22 | 1992-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
-
1993
- 1993-08-25 JP JP23228593A patent/JPH0765592A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57191893A (en) * | 1981-05-20 | 1982-11-25 | Hitachi Ltd | Control system for life of earom |
| JPH0457296A (ja) * | 1990-06-22 | 1992-02-25 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7979636B2 (en) | 2006-08-17 | 2011-07-12 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
| US8195872B2 (en) | 2006-08-17 | 2012-06-05 | Kabushiki Kaisha Toshiba | Method of controlling semiconductor memory card system |
| JP2014089734A (ja) * | 2006-11-24 | 2014-05-15 | Lsi Inc | 書込みの削減、及び不揮発性メモリの残り寿命の推定と表示 |
| WO2012089334A3 (en) * | 2010-12-30 | 2012-08-23 | Stmicroelectronics Nv | Method and system for controlling loss of reliability of non-volatile memory |
| US9235345B2 (en) | 2010-12-30 | 2016-01-12 | Stmicroelectronics International N.V. | Method and system for controlling loss of reliability of non-volatile memory |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7085341B2 (en) | Counter with non-uniform digit base | |
| US6360293B1 (en) | Solid state disk system having electrically erasable and programmable read only memory | |
| US6188603B1 (en) | Nonvolatile memory device | |
| CN108630278B (zh) | 存储装置和存储方法 | |
| US6850436B2 (en) | Non-volatile semiconductor device having a means to relieve a deficient erasure address | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| US6320791B1 (en) | Writing apparatus for a non-volatile semiconductor memory device | |
| US6215717B1 (en) | Semiconductor memory device for reducing a time needed for performing a protecting operation | |
| JPH0765592A (ja) | 不揮発性メモリ | |
| US20020141263A1 (en) | Semiconductor memory | |
| US7590793B2 (en) | Data access controlling method in flash memory and data access controlling program | |
| JP2003016788A (ja) | 半導体記憶装置および情報機器 | |
| JP6040895B2 (ja) | マイクロコンピュータ及び不揮発性メモリのブロック管理方法 | |
| JPH11110983A (ja) | フラッシュメモリの消去回数管理方法及びそれを用いたデータ処理装置 | |
| JP2503968B2 (ja) | 記憶装置 | |
| CN216647862U (zh) | 包含主控芯片的固态硬盘闪存阵列擦除电流检测电路 | |
| JP2005078489A (ja) | マイクロコントローラ装置及びその制御方法 | |
| JP4209708B2 (ja) | 半導体記憶装置 | |
| JP4542556B2 (ja) | 半導体記憶システム | |
| JPH06231589A (ja) | 不揮発性メモリ | |
| JP3135770B2 (ja) | 不揮発性半導体メモリおよびその不揮発性半導体メモリを使用した記憶装置 | |
| KR100437826B1 (ko) | 플래시 메모리 | |
| US20040071027A1 (en) | Wrong operation preventing circuit in semiconductor unit | |
| JP2024056294A (ja) | 不揮発性メモリおよびこれを備えた不揮発性メモリシステム | |
| JP3190421B2 (ja) | Ｉｃメモリカードシステム |