JPH0766178A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0766178A JPH0766178A JP21290393A JP21290393A JPH0766178A JP H0766178 A JPH0766178 A JP H0766178A JP 21290393 A JP21290393 A JP 21290393A JP 21290393 A JP21290393 A JP 21290393A JP H0766178 A JPH0766178 A JP H0766178A
- Authority
- JP
- Japan
- Prior art keywords
- interlayer insulating
- insulating film
- etching
- film
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は配線層や引出し電極等の凸部が粗・
密に分布する基板上に塗布法により形成されるＳＯＧ膜
を含む層間絶縁膜を形成し、前記凸部上の層間絶縁膜を
パターニングしてビアホールを形成する半導体装置の製
造方法に関し、層間絶縁膜の膜厚の不均一があっても、
層間絶縁膜を過不足無くエッチングし、層間絶縁膜の下
地の過剰なエッチングを防止することが可能な半導体装
置の製造方法を提供する。 【構成】 基板上の複数の導電体層23ａ〜23ｄを被覆し
て形成され、かつ導電体層23ａ〜23ｄ上で膜厚が異なる
層間絶縁膜２６を耐エッチング性マスク２７に基づいて
同時にエッチングして導電体層23ａ〜23ｄ上に開口部を
形成する半導体装置の製造方法において、層間絶縁膜２
６の膜厚の厚い部分の耐エッチング性マスク２７の開口
部27ｂ〜27ｄの開口幅は層間絶縁膜２６の膜厚の薄い部
分の耐エッチング性マスク２７の開口部27ａの開口幅よ
りも大きくなっていることを含み構成する。
密に分布する基板上に塗布法により形成されるＳＯＧ膜
を含む層間絶縁膜を形成し、前記凸部上の層間絶縁膜を
パターニングしてビアホールを形成する半導体装置の製
造方法に関し、層間絶縁膜の膜厚の不均一があっても、
層間絶縁膜を過不足無くエッチングし、層間絶縁膜の下
地の過剰なエッチングを防止することが可能な半導体装
置の製造方法を提供する。 【構成】 基板上の複数の導電体層23ａ〜23ｄを被覆し
て形成され、かつ導電体層23ａ〜23ｄ上で膜厚が異なる
層間絶縁膜２６を耐エッチング性マスク２７に基づいて
同時にエッチングして導電体層23ａ〜23ｄ上に開口部を
形成する半導体装置の製造方法において、層間絶縁膜２
６の膜厚の厚い部分の耐エッチング性マスク２７の開口
部27ｂ〜27ｄの開口幅は層間絶縁膜２６の膜厚の薄い部
分の耐エッチング性マスク２７の開口部27ａの開口幅よ
りも大きくなっていることを含み構成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、更に詳しく言えば、配線層や引出し電極等の凸
部が粗・密に分布する基板上に塗布法により形成される
ＳＯＧ膜を含む層間絶縁膜を形成し、前記凸部上の層間
絶縁膜をパターニングしてビアホールを形成する半導体
装置の製造方法に関する。
に関し、更に詳しく言えば、配線層や引出し電極等の凸
部が粗・密に分布する基板上に塗布法により形成される
ＳＯＧ膜を含む層間絶縁膜を形成し、前記凸部上の層間
絶縁膜をパターニングしてビアホールを形成する半導体
装置の製造方法に関する。
【０００２】
【従来の技術】半導体装置の製造において、一般に、内
部リードによる素子間の接続や外部リードへの電気的な
接続を効率よく行うため、半導体基板上で配線層や引出
し電極等の凸部が粗・密に分布する場合がある。このよ
うな基板、例えば図５（ａ）に示すようなシリコン基板
１上にシリコン酸化膜２が形成されている基板上の配線
層や引出し電極３ａ〜３ｄ等を被覆して、まず、平坦化
のために塗布法によりＳＯＧ膜４を形成し、更にＳＯＧ
膜４上にＣＶＤ法によりシリコン酸化膜５を形成する
と、図５（ｂ）に示すように、配線層等３ａ〜３ｄが密
な部分は粗の部分と比べてＳＯＧ膜４が厚く形成され
る。このため、図５（ｃ）に示すように、配線層等３ａ
〜３ｄの上の層間絶縁膜４及び５にビアホールを形成す
る場合、図６に示すように、全てのビアホール７ａ〜７
ｄを同じエッチング時間で開口することは困難である。
従って、全てのビアホール７ａ〜７ｄを開口するため
に、膜厚の厚い部分に合わせてエッチング時間を決めて
いる。
部リードによる素子間の接続や外部リードへの電気的な
接続を効率よく行うため、半導体基板上で配線層や引出
し電極等の凸部が粗・密に分布する場合がある。このよ
うな基板、例えば図５（ａ）に示すようなシリコン基板
１上にシリコン酸化膜２が形成されている基板上の配線
層や引出し電極３ａ〜３ｄ等を被覆して、まず、平坦化
のために塗布法によりＳＯＧ膜４を形成し、更にＳＯＧ
膜４上にＣＶＤ法によりシリコン酸化膜５を形成する
と、図５（ｂ）に示すように、配線層等３ａ〜３ｄが密
な部分は粗の部分と比べてＳＯＧ膜４が厚く形成され
る。このため、図５（ｃ）に示すように、配線層等３ａ
〜３ｄの上の層間絶縁膜４及び５にビアホールを形成す
る場合、図６に示すように、全てのビアホール７ａ〜７
ｄを同じエッチング時間で開口することは困難である。
従って、全てのビアホール７ａ〜７ｄを開口するため
に、膜厚の厚い部分に合わせてエッチング時間を決めて
いる。
【０００３】
【発明が解決しようとする課題】しかし、層間絶縁膜４
及び５の薄い部分の配線層等３ａ〜３ｄはエッチングガ
スに過剰に曝されるため、配線層等３ａ〜３ｄがエッチ
ングされ、膜減りを生じる。特に、微細化により配線層
等３ａ〜３ｄの幅が狭くなってきたり、膜厚が薄くなっ
てきたりすると、膜減りは抵抗の増加等を引き起こし、
問題となる。また、プラズマに曝されることにより、配
線層等３ａ〜３ｄ下地にダメージを生じる危険性があ
る。
及び５の薄い部分の配線層等３ａ〜３ｄはエッチングガ
スに過剰に曝されるため、配線層等３ａ〜３ｄがエッチ
ングされ、膜減りを生じる。特に、微細化により配線層
等３ａ〜３ｄの幅が狭くなってきたり、膜厚が薄くなっ
てきたりすると、膜減りは抵抗の増加等を引き起こし、
問題となる。また、プラズマに曝されることにより、配
線層等３ａ〜３ｄ下地にダメージを生じる危険性があ
る。
【０００４】本発明は、係る従来例の課題に鑑みて創作
されたものであり、層間絶縁膜の膜厚の不均一があって
も、層間絶縁膜を過不足無くエッチングし、層間絶縁膜
の下地の過剰なエッチングを防止することが可能な半導
体装置の製造方法を提供することを目的とする。
されたものであり、層間絶縁膜の膜厚の不均一があって
も、層間絶縁膜を過不足無くエッチングし、層間絶縁膜
の下地の過剰なエッチングを防止することが可能な半導
体装置の製造方法を提供することを目的とする。
【０００５】
【課題を解決するための手段】上記課題は、基板上の複
数の導電体層を被覆して形成され、少なくとも塗布法に
より形成されたＳＯＧ膜を含み、かつ前記導電体層上で
膜厚が異なる層間絶縁膜を耐エッチング性マスクに基づ
いて同時にエッチングして導電体層上に開口部を形成す
る半導体装置の製造方法であって、前記層間絶縁膜の膜
厚の厚い部分の耐エッチング性マスクの開口部の開口幅
は前記層間絶縁膜の膜厚の薄い部分の耐エッチング性マ
スクの開口部の開口幅よりも大きくなっていることを特
徴とする半導体装置の製造方法によって達成される。
数の導電体層を被覆して形成され、少なくとも塗布法に
より形成されたＳＯＧ膜を含み、かつ前記導電体層上で
膜厚が異なる層間絶縁膜を耐エッチング性マスクに基づ
いて同時にエッチングして導電体層上に開口部を形成す
る半導体装置の製造方法であって、前記層間絶縁膜の膜
厚の厚い部分の耐エッチング性マスクの開口部の開口幅
は前記層間絶縁膜の膜厚の薄い部分の耐エッチング性マ
スクの開口部の開口幅よりも大きくなっていることを特
徴とする半導体装置の製造方法によって達成される。
【０００６】
【作 用】図３（ａ），（ｂ）及び図４は本発明の原理
についての説明図で、図３（ａ），（ｂ）はマイクロロ
ーディング効果を説明する断面図である。また、図４は
被処理体に形成すべき開口部の開口幅に対する被処理体
のエッチング深さの依存性を示す線図で、被処理体とし
てシリコン酸化膜を用い、エッチングガスとしてＣＨＦ
3 ＋ＣＦ4 の混合ガス又はＡｒ＋ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いている。
についての説明図で、図３（ａ），（ｂ）はマイクロロ
ーディング効果を説明する断面図である。また、図４は
被処理体に形成すべき開口部の開口幅に対する被処理体
のエッチング深さの依存性を示す線図で、被処理体とし
てシリコン酸化膜を用い、エッチングガスとしてＣＨＦ
3 ＋ＣＦ4 の混合ガス又はＡｒ＋ＣＨＦ3 ＋ＣＦ4 の混
合ガスを用いている。
【０００７】図４に示すように、被処理体のエッチング
により形成すべき開口部の開口幅がハーフミクロン以下
になってくると、マイクロローディング効果が顕著に現
れる。これは、図３（ａ），（ｂ）に示すように、例え
ばレジストマスク３に基づいて被処理体２のエッチング
を行っていくと、被処理体２に形成すべき開口部２ｂの
開口幅が小さいほど、エッチャントが底部まで届きにく
くなるため、エッチングが遅くなり、大きい開口幅を有
する開口部２ａよりも開口部２ｂの形成に時間がかかる
という効果である。
により形成すべき開口部の開口幅がハーフミクロン以下
になってくると、マイクロローディング効果が顕著に現
れる。これは、図３（ａ），（ｂ）に示すように、例え
ばレジストマスク３に基づいて被処理体２のエッチング
を行っていくと、被処理体２に形成すべき開口部２ｂの
開口幅が小さいほど、エッチャントが底部まで届きにく
くなるため、エッチングが遅くなり、大きい開口幅を有
する開口部２ａよりも開口部２ｂの形成に時間がかかる
という効果である。
【０００８】本発明に係る半導体装置の製造方法におい
ては、基板上、塗布法により形成されたＳＯＧ膜を含
み、配線層を被覆する層間絶縁膜では、配線層上の層間
絶縁膜の膜厚の厚いところや薄いところが混在し易い。
特に、粗・密に存在する凸部が被覆される場合には、凸
部上の層間絶縁膜の厚・薄は顕著になる。このような層
間絶縁膜の膜厚の厚いところには、層間絶縁膜の膜厚の
薄いところよりも大きい開口幅を有する耐エッチング性
マスクの開口部を形成している。
ては、基板上、塗布法により形成されたＳＯＧ膜を含
み、配線層を被覆する層間絶縁膜では、配線層上の層間
絶縁膜の膜厚の厚いところや薄いところが混在し易い。
特に、粗・密に存在する凸部が被覆される場合には、凸
部上の層間絶縁膜の厚・薄は顕著になる。このような層
間絶縁膜の膜厚の厚いところには、層間絶縁膜の膜厚の
薄いところよりも大きい開口幅を有する耐エッチング性
マスクの開口部を形成している。
【０００９】従って、上記のマイクロローディング効果
により、膜厚の厚い層間絶縁膜の方が膜厚の薄い層間絶
縁膜よりもエッチングレートが大きくなる。従って、層
間絶縁膜の膜厚に関係させて開口幅を適当に調整するこ
とにより、同じエッチング時間で丁度全ての層間絶縁膜
のエッチングが完了し、開口部が形成されるようにする
ことができる。これにより、層間絶縁膜の下地の過剰な
エッチングを防止することができる。
により、膜厚の厚い層間絶縁膜の方が膜厚の薄い層間絶
縁膜よりもエッチングレートが大きくなる。従って、層
間絶縁膜の膜厚に関係させて開口幅を適当に調整するこ
とにより、同じエッチング時間で丁度全ての層間絶縁膜
のエッチングが完了し、開口部が形成されるようにする
ことができる。これにより、層間絶縁膜の下地の過剰な
エッチングを防止することができる。
【００１０】
【実施例】次に、図面を参照しながら、本発明の実施例
について説明をする。図１（ａ）〜（ｃ），図２は、本
発明の実施例に係る、配線層等の凸部が粗・密に分布す
る半導体基板上にＳＯＧ膜を含む層間絶縁膜を形成し、
前記配線層上の層間絶縁膜に開口部を形成する方法につ
いて説明する断面図である。
について説明をする。図１（ａ）〜（ｃ），図２は、本
発明の実施例に係る、配線層等の凸部が粗・密に分布す
る半導体基板上にＳＯＧ膜を含む層間絶縁膜を形成し、
前記配線層上の層間絶縁膜に開口部を形成する方法につ
いて説明する断面図である。
【００１１】まず、図１（ａ）に示すように、シリコン
基板２１上に熱酸化により膜厚４００ｎｍのシリコン酸
化膜２２を形成する。続いて、シリコン酸化膜２２上に
膜厚４００ｎｍのアルミニウム膜を形成した後、パター
ニングして引出し電極23ａ及び下部配線層23ｂ〜23ｄを
形成する。この場合、引出し電極23ａは粗に分布し、下
部配線層23ｂ〜23ｄは密に分布しているとする。
基板２１上に熱酸化により膜厚４００ｎｍのシリコン酸
化膜２２を形成する。続いて、シリコン酸化膜２２上に
膜厚４００ｎｍのアルミニウム膜を形成した後、パター
ニングして引出し電極23ａ及び下部配線層23ｂ〜23ｄを
形成する。この場合、引出し電極23ａは粗に分布し、下
部配線層23ｂ〜23ｄは密に分布しているとする。
【００１２】次に、図１（ｂ）に示すように、ＳＯＧを
塗布した後、加熱処理を行い、ＳＯＧを硬化させてＳＯ
Ｇ膜２４を形成する。このとき、ＳＯＧ膜２４は密に分
布している下部配線層23ｂ〜23ｄ上では厚く、粗に分布
している引出し電極23ａ上では薄く形成される。続い
て、ＳＯＧ膜２４上にＣＶＤ法によりシリコン酸化膜２
５を形成する。ＳＯＧ膜２４とシリコン酸化膜２５が層
間絶縁膜２６を構成する。
塗布した後、加熱処理を行い、ＳＯＧを硬化させてＳＯ
Ｇ膜２４を形成する。このとき、ＳＯＧ膜２４は密に分
布している下部配線層23ｂ〜23ｄ上では厚く、粗に分布
している引出し電極23ａ上では薄く形成される。続い
て、ＳＯＧ膜２４上にＣＶＤ法によりシリコン酸化膜２
５を形成する。ＳＯＧ膜２４とシリコン酸化膜２５が層
間絶縁膜２６を構成する。
【００１３】次いで、図１（ｃ）に示すように、レジス
トマスク（耐エッチング性マスク）２７を形成する。こ
のとき、レジストマスク２７に形成された開口部27ａ〜
27ｄは、層間絶縁膜２６の膜厚が厚く形成されている下
部配線層23ｂ〜23ｄ上で引出し電極23ａ上よりも開口幅
を大きくする。次に、図２に示すように、エッチングガ
スとしてＣＨＦ3 ＋ＣＦ4 の混合ガス又はＡｒ＋ＣＨＦ
3 ＋ＣＦ4 の混合ガスを用い、レジストマスク２７に基
づいて層間絶縁膜２６をエッチングする。このとき、レ
ジストマスク２７の開口部27ａ〜27ｄは、層間絶縁膜２
６の膜厚が厚く形成されている下部配線層23ｂ〜23ｄ上
で引出し電極23ａ上よりも開口幅が大きくなっているの
で、マイクロローディンク効果により、開口幅の大きい
開口部27ｂ〜27ｄでのエッチングレートは開口幅の小さ
い開口部27ａでのエッチングレートよりも大きい。従っ
て、膜厚の厚い層間絶縁膜２６のエッチングは速く、膜
厚の薄い層間絶縁膜２６のエッチングは遅い。このた
め、同じエッチング時間で丁度全ての層間絶縁膜２６の
エッチングが完了し、ビアホール28ａ〜28ｄが形成され
る。これにより、層間絶縁膜２６の下地の下部配線層23
ｂ〜23ｄの過剰なエッチングを防止することができる。
トマスク（耐エッチング性マスク）２７を形成する。こ
のとき、レジストマスク２７に形成された開口部27ａ〜
27ｄは、層間絶縁膜２６の膜厚が厚く形成されている下
部配線層23ｂ〜23ｄ上で引出し電極23ａ上よりも開口幅
を大きくする。次に、図２に示すように、エッチングガ
スとしてＣＨＦ3 ＋ＣＦ4 の混合ガス又はＡｒ＋ＣＨＦ
3 ＋ＣＦ4 の混合ガスを用い、レジストマスク２７に基
づいて層間絶縁膜２６をエッチングする。このとき、レ
ジストマスク２７の開口部27ａ〜27ｄは、層間絶縁膜２
６の膜厚が厚く形成されている下部配線層23ｂ〜23ｄ上
で引出し電極23ａ上よりも開口幅が大きくなっているの
で、マイクロローディンク効果により、開口幅の大きい
開口部27ｂ〜27ｄでのエッチングレートは開口幅の小さ
い開口部27ａでのエッチングレートよりも大きい。従っ
て、膜厚の厚い層間絶縁膜２６のエッチングは速く、膜
厚の薄い層間絶縁膜２６のエッチングは遅い。このた
め、同じエッチング時間で丁度全ての層間絶縁膜２６の
エッチングが完了し、ビアホール28ａ〜28ｄが形成され
る。これにより、層間絶縁膜２６の下地の下部配線層23
ｂ〜23ｄの過剰なエッチングを防止することができる。
【００１４】以上のように、本発明の実施例のビアホー
ルの形成方法によれば、基板上、層間絶縁膜２６の膜厚
の厚いところには、層間絶縁膜２６の膜厚の薄いところ
よりも大きい開口幅を有するレジストマスク２７の開口
部27ｂ〜27ｄを形成している。従って、上記のマイクロ
ローディング効果により、膜厚の厚い層間絶縁膜２６の
方が膜厚の薄い層間絶縁膜２６よりもエッチングレート
が大きくなる。従って、層間絶縁膜の膜厚に応じて開口
幅を適当に調整することにより、同じエッチング時間で
丁度全ての層間絶縁膜２６のエッチングが完了し、開口
部28ａ〜28ｄが形成される。これにより、層間絶縁膜２
６の下地の下部配線層23ａ〜23ｄ過剰なエッチングを防
止することができる。
ルの形成方法によれば、基板上、層間絶縁膜２６の膜厚
の厚いところには、層間絶縁膜２６の膜厚の薄いところ
よりも大きい開口幅を有するレジストマスク２７の開口
部27ｂ〜27ｄを形成している。従って、上記のマイクロ
ローディング効果により、膜厚の厚い層間絶縁膜２６の
方が膜厚の薄い層間絶縁膜２６よりもエッチングレート
が大きくなる。従って、層間絶縁膜の膜厚に応じて開口
幅を適当に調整することにより、同じエッチング時間で
丁度全ての層間絶縁膜２６のエッチングが完了し、開口
部28ａ〜28ｄが形成される。これにより、層間絶縁膜２
６の下地の下部配線層23ａ〜23ｄ過剰なエッチングを防
止することができる。
【００１５】なお、厳密には各下部配線層23ａ〜23ｄ上
に形成されるべき層間絶縁膜２６の膜厚に対応して個々
にレジストマスク２７の開口部27ａ〜27ｄの開口幅を決
定しておく必要があるが、実用上は下部配線層23ａ〜23
ｄ等凸部の粗・密の程度に応じて２つ乃至３つの領域に
分けておき、それに対応してレジストマスク２７の開口
部27ａ〜27ｄを２つ乃至３つの種類の開口幅にしておけ
ばよい。
に形成されるべき層間絶縁膜２６の膜厚に対応して個々
にレジストマスク２７の開口部27ａ〜27ｄの開口幅を決
定しておく必要があるが、実用上は下部配線層23ａ〜23
ｄ等凸部の粗・密の程度に応じて２つ乃至３つの領域に
分けておき、それに対応してレジストマスク２７の開口
部27ａ〜27ｄを２つ乃至３つの種類の開口幅にしておけ
ばよい。
【００１６】
【発明の効果】以上説明したように、本発明の半導体装
置の製造方法においては、基板上、層間絶縁膜の膜厚の
厚いところには、層間絶縁膜の膜厚の薄いところよりも
大きい開口幅を有する開口部を形成している。従って、
上記のマイクロローディング効果により、膜厚の厚い層
間絶縁膜の方が膜厚の薄い層間絶縁膜よりもエッチング
レートが大きくなる。従って、層間絶縁膜の膜厚に応じ
て開口幅を適当に調整することにより、同じエッチング
時間で丁度全ての層間絶縁膜のエッチングが完了し、開
口部が形成される。これにより、層間絶縁膜の下地の過
剰なエッチングを防止することができる。
置の製造方法においては、基板上、層間絶縁膜の膜厚の
厚いところには、層間絶縁膜の膜厚の薄いところよりも
大きい開口幅を有する開口部を形成している。従って、
上記のマイクロローディング効果により、膜厚の厚い層
間絶縁膜の方が膜厚の薄い層間絶縁膜よりもエッチング
レートが大きくなる。従って、層間絶縁膜の膜厚に応じ
て開口幅を適当に調整することにより、同じエッチング
時間で丁度全ての層間絶縁膜のエッチングが完了し、開
口部が形成される。これにより、層間絶縁膜の下地の過
剰なエッチングを防止することができる。
【図１】本発明の実施例に係るビアホールの形成方法に
ついて説明する断面図（その１）である。
ついて説明する断面図（その１）である。
【図２】本発明の実施例に係るビアホールの形成方法に
ついて説明する断面図（その２）である。
ついて説明する断面図（その２）である。
【図３】本発明に係るマイクロローディング効果につい
ての説明図（その１）である。
ての説明図（その１）である。
【図４】本発明に係るマイクロローディング効果につい
ての説明図（その２）である。
ての説明図（その２）である。
【図５】従来例に係るビアホールの形成方法について説
明する断面図（その１）である。
明する断面図（その１）である。
【図６】従来例に係るビアホールの形成方法について説
明する断面図（その２）である。
明する断面図（その２）である。
１１，２１ シリコン基板、 １２，２２，２５ シリコン酸化膜、 12ａ，12ｂ，13ａ，13ｂ，27ａ〜27ｄ 開口部、 １３，２７ レジストマスク（耐エッチング性マス
ク）、 23ａ 引出し電極、 23ｂ〜23ｄ 下部配線層、 ２４ ＳＯＧ膜、 ２６ 層間絶縁膜、 28ａ〜28ｄ ビアホール。
ク）、 23ａ 引出し電極、 23ｂ〜23ｄ 下部配線層、 ２４ ＳＯＧ膜、 ２６ 層間絶縁膜、 28ａ〜28ｄ ビアホール。
Claims (1)
- 【請求項１】 基板上の複数の導電体層を被覆して形成
され、少なくとも塗布法により形成されたＳＯＧ膜を含
み、かつ前記導電体層上で膜厚が異なる層間絶縁膜を耐
エッチング性マスクに基づいて同時にエッチングして前
記導電体層上に開口部を形成する半導体装置の製造方法
であって、 前記層間絶縁膜の膜厚の厚い部分の耐エッチング性マス
クの開口部の開口幅は前記層間絶縁膜の膜厚の薄い部分
の耐エッチング性マスクの開口部の開口幅よりも大きく
なっていることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21290393A JPH0766178A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21290393A JPH0766178A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766178A true JPH0766178A (ja) | 1995-03-10 |
Family
ID=16630195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21290393A Withdrawn JPH0766178A (ja) | 1993-08-27 | 1993-08-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766178A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044589A (ja) * | 2009-08-21 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体素子および半導体素子の製造方法 |
| JP2014086514A (ja) * | 2012-10-22 | 2014-05-12 | Canon Inc | 撮像装置、その製造方法及びカメラ |
| US9250535B2 (en) | 2013-03-15 | 2016-02-02 | International Business Machines Corporation | Source, target and mask optimization by incorporating countour based assessments and integration over process variations |
| US9659991B2 (en) | 2012-10-22 | 2017-05-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
-
1993
- 1993-08-27 JP JP21290393A patent/JPH0766178A/ja not_active Withdrawn
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011044589A (ja) * | 2009-08-21 | 2011-03-03 | Oki Semiconductor Co Ltd | 半導体素子および半導体素子の製造方法 |
| JP2014086514A (ja) * | 2012-10-22 | 2014-05-12 | Canon Inc | 撮像装置、その製造方法及びカメラ |
| US9659991B2 (en) | 2012-10-22 | 2017-05-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
| US10361231B2 (en) | 2012-10-22 | 2019-07-23 | Canon Kabushiki Kaisha | Image capturing apparatus, manufacturing method thereof, and camera |
| US9250535B2 (en) | 2013-03-15 | 2016-02-02 | International Business Machines Corporation | Source, target and mask optimization by incorporating countour based assessments and integration over process variations |
| US9651856B2 (en) | 2013-03-15 | 2017-05-16 | International Business Machines Corporation | Source, target and mask optimization by incorporating contour based assessments and integration over process variations |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2739853B2 (ja) | 半導体装置の製造方法及びエッチング方法 | |
| JPH0982804A (ja) | 半導体装置及びその製造方法 | |
| JP2830658B2 (ja) | 微細金属配線形成方法 | |
| JPH10209276A (ja) | 配線形成方法 | |
| JP2628339B2 (ja) | 半導体装置の製造方法 | |
| JP3466796B2 (ja) | 半導体装置の製造方法 | |
| JPS62137853A (ja) | 多層配線の形成方法 | |
| KR950003224B1 (ko) | 다층배선 구조를 갖는 반도체 장치의 제조방법 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| JP2758765B2 (ja) | 半導体装置の製造方法 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2536473B2 (ja) | 半導体装置の製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH0214525A (ja) | 半導体集積回路の製造方法 | |
| JPS60261132A (ja) | 半導体装置の製造方法 | |
| JPH08340003A (ja) | 半導体装置の製造方法 | |
| JPS63102339A (ja) | 半導体装置の製造方法 | |
| JPS6148942A (ja) | 半導体装置の電極形成方法 | |
| JPS6362255A (ja) | 半導体装置の平坦化方法 | |
| JPH07201992A (ja) | 半導体装置の製造方法 | |
| JPH03132028A (ja) | 半導体装置の製造方法 | |
| JPH0927492A (ja) | 半導体装置の製造方法 | |
| JPS62200746A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001031 |