JPS60227440A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS60227440A
JPS60227440A JP8453084A JP8453084A JPS60227440A JP S60227440 A JPS60227440 A JP S60227440A JP 8453084 A JP8453084 A JP 8453084A JP 8453084 A JP8453084 A JP 8453084A JP S60227440 A JPS60227440 A JP S60227440A
Authority
JP
Japan
Prior art keywords
layer
wiring
aluminum
pattern
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8453084A
Other languages
English (en)
Inventor
Katsuyuki Inayoshi
稲吉 勝幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP8453084A priority Critical patent/JPS60227440A/ja
Publication of JPS60227440A publication Critical patent/JPS60227440A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 +8)発明の技術分野 本発明は半導体装置の製造方法に係り、特に−絶縁膜上
に電流容量の異なる2種類のアルミニウム配線を形成す
る方法に関する。
なおここで言うアルミニウムとは、純アルミニウム及び
アルミニウム合金を含む。
(b)技術の背景 近時パワーアンプや外部装置の制御回路等、最終出力段
に大電流が流れる回路が併設された半導体集積回路装置
が多く用いられる。
このような半導体集積回路装置において、出力配線の電
流容量が小さいと出力ゲインの低下、断線等の問題を生
ずる。
tC)従来技術と問題点 従来上記問題を回避する一つの方法として、該出力部の
配線幅を充分に広く形成する方法が用いられていたが、
この方法による場合は集積度を成る程度犠牲にしなけれ
ばならなかった。
又他の手段として配線の厚さを厚くする方法も用いられ
るが、この場合は上記出力配線に限らず他の配線も厚く
形成されるので、 (1)配線のパターンニングをウェット・エツチング法
で行おうとすると、サイドエツチングによってパターン
幅が大幅に減少するので、その分子め配線幅を広く形成
して置く必要があり集積度が低下する、 (2)配線の
パターンニングをドライエツチング法で行おうとすると
、エツチング耐性の面で配線の厚さに対応して充分に厚
いレジスト・マスクを用いねばならず、一様な厚さの厚
いレジスト・マスクを提供することの困難性及び露光の
際の解像度の低下等の面からパターンの形成精度が低下
して歩留り及び信頼性の低下を招く、(3)配線パター
ンのエツジの部分で該配線上に形成される表面保護用絶
縁膜のステップカバレージが悪くなり信頼性が低下する
、 等の問題が生じていた。
+d)発明の目的 本発明は上記従来方法の問題点に鑑みてなされたもので
、同一基板上に形成される通常の配線の品質及び集積度
を低下せしめずに上記出力配線の電流容量を増大せしめ
、且つ表面保護用絶縁膜のカバレージを低下せしめるこ
とのないアルミニウム配線の形成方法の提供を目的とす
る。
te1発明の構成 上記本発明の目的は、−絶縁膜上に第1.第2のアルミ
ニウム配線を形成するに際して、該絶縁膜上に第1のア
ルミニウム層を形成し、該第1のアルミニウム層上に該
アルミニウム層とエツチングの選択性を有する導電体層
を形成し、該導電体層上に第2のアルミニウム層を形成
し、該第2のアルミニウム層上における第1のアルミニ
ウム配線が形成される領域に所定の該配線幅より狭い幅
のレジスト・パターンを形成し、該レジスト・パターン
をマスクにして該第2のアルミニウム層のパターンニン
グを行い、しかる後該主面上に所定の第1.第2の配線
のパターン幅に対応する第2のレジスト・パターンを形
成し、該第2のレジスト・パターンをマスクにして該導
電体層及び該第1のアルミニウム層のパターンニングを
行って、該第1のアルミニウム層上に該導電体層を介し
て該第1のアルミニウム層より狭い幅の該第2のアルミ
ニウム層が積層されてなる第1のアルミニウム配線及び
該第1のアルミニウム層上に該導電体層が積層されてな
る第2のアルミニウム配線を形成する工程を含む本発明
による半導体装置の製造方法によって達成される。
即ち本発明においては、大電流配線をアルミニウムの二
層構造によって形成し、同一絶縁股上に配設される通常
の配線をアルミニウムの一層構造によって形成するもの
であり、−絶縁膜上に第1のアルミニウム層、アルミニ
ウム層に対してエツチングの選択性を有する導電体層、
第2のアルミニウム層を順次積層形成した後、第1のエ
ツチング工程において第2のアルミニウム層のパターン
ニングを行って大電流用配線における上層のアルミニウ
ム・パターンを形成し、第2のエツチング工程において
該導電体層及び第1のアルミニウム層のパターンニング
を行って大電流用配線における下層のアルミニウム・パ
ターン及び同一絶縁膜上に配設される通常の配線パター
ンを形成するものである。
このようにアルミニウム層間にエツチングの選択性を有
する導電体層を介在せしめ、厚く形成される大電流用配
線のパターンニングを二層に分けて行うことによって、
従来方法に示したようなサイドエツチングやマスクの耐
性の問題は解消し、且つ又前記要旨に示すように大電流
用配線における上層のアルミニウム・パターンを下層の
アルミニウム・パターンより幅狭く形成することによっ
て、厚い大電流用配線の側面が二段に形成されてその段
差が緩和されるので、表面保護膜のカバレージは良好に
なる。
かくて配線の品質及び集積度を低下させず且つ表面保護
膜のカバレージを損なわずに、大電流用配線と通常の配
線とを容易に併設することが出来る。
(f)発明の実施例 以下本発明の要旨を、第1図乃至第4図に示す工程断面
図及び第5図に示す模式上面図を参照し一実施例により
具体的に説明する。全図を通じ同一記号は同一対象物を
示す。
第1図参照 例えば半導体基板1面に拡散領域等からなる機能領域2
及び3が形成され、該半導体基板1上に二酸化珪素、燐
珪酸ガラス等からなる絶縁膜4が形成され、該絶縁膜4
に前記機能領域2,3を表出するコンタクト窓5,6が
形成されてなる被処理基板の主面上に、先ず通常の連続
スパッタリング法を用いて厚さ1.5〜2〔μm〕程度
の第1のアルミニウム層7.厚さ0.1〜0.2〔μm
〕程度のチタン・タングステン合金(TiW)層8.厚
さ1.5〜2〔μm〕程度の第2のアルミニウム層9を
形成する。
ここでTiW層8はアルミニウム層7.9に対しエツチ
ングの選択性を持つ導電体層である。
なお該導電体層は窒化珪素、モリブデン、タングステン
、モリブデン・シリサイド、タングステン・シリサイド
、多結晶シリコン等で形成しても良い。
第2図参照 次いで該基板上に例えばネガ・レジスト膜を塗布形成し
、通常のフォトプロセスによりパターンニングを行って
、該第2のアルミニウム層9上の大電流用配線が形成さ
れる領域上に、該大電流用配線の幅より例えば0.5〜
l (μm〕程度狭い幅のネガ・レジストパターン10
を形成し、該レジストパターン10をマスクにして例え
ば燐酸によるウェット・エツチングを行って大電流用配
線の幅より狭い幅の第2のアルミニウム層パターン9p
を形成する。
第3図参照 次いで該基板上にポジ・レジスト膜を塗布形成し、通常
のフォトプロセスによりパターンニングを行って該主面
上に、大電流用配線及び通常の配線に対応する所定の幅
を有する第1のポジ・レジストパターンlla及び第2
のポジ・レジストパターンllbを形成し、該ポジ・レ
ジストパターン11a、llbをマスクにしてリアクテ
ィブ・イオンエツチング法等のドライエツチング手段に
よりTiW層8及び第1のアルミニウム層7のパターン
ニングを行う。ここで所定の幅を有し第1のアルミニウ
ム層7からなる大電流用配線の下層のアルミニウムパタ
ーン7p及び通常の配線パターンニング7nが形成され
る。
ここで上記ポジ・レジスト膜はネガ・レジストパターン
10を除去した後に形成しても良い。
又該ドライエツチングに使用するガスは、TtWに対し
てはczpsctが、アルミニウムに対してはCCI*
+BC1sが適している。
第4図参照 次いで通常のプラズマ・アッシング法等によりポジ・レ
ジストパターンlla、llb及びネガ・レジストパタ
ーン10を除去することによって該絶縁膜4上に、所定
の幅を有する第1のアルミニウムパターン7p上にTi
W層8を介して狭い幅の第2のアルミニウムパターン9
pが積層されてなる二層構造の大電流用アルミニウム配
線t、p、及び上層にT i W 8配設されたアルミ
ニウムパターン7nからなる一層構造の通常のアルミニ
ウム配線しnが形成される。
第5図は上記配線完成時の基板面を模式的に示した上面
図である。
(g)発明の効果 上記実施例に示したように本発明の方法によれば一絶縁
膜上に、通常の幅を有するアルミニウム配線の形成寸法
に影響を及ぼさずに、二層構造の大電流用アルミニウム
配線を容易に形成することができるので、通常の幅を有
するアルミニウム配線の配設密度を向上させることが出
来る。
又厚い大電流用アルミニウム配線の側面部は二段に形成
されその段差が緩和されるので、該配線形成面上に形成
される表面保護用絶縁膜のカバレージが向上する。
従って本発明は大電流回路を含む半導体集積回路装置の
集積度及び信頼度の向上に対して有効である。
なお又本発明は通常の半導体集積回路装置の電源配線の
電流容量を増大させる際にも極めて有効である。
【図面の簡単な説明】
第1図乃至第4図は本発明の一実施例を示す工程断面図
で、第5図は配線形成完了状態を示す模式上面図である
。 図において、lは半導体基板、2及び3は機能領域、4
は絶縁膜、5及び6はコンタクト窓、7は第1のアルミ
ニウム層、7p及び7nは同パターン、8はチタン・タ
ングステン合金層、9は第2のアルミニウム層、9pは
同パターン、10. lla。 11bはレジストパターン、Lpは大電流用アルミニウ
ム配線、Lnは通常のアルミニウム配線を示す。 代理人 弁理士 松岡宏四部11− 第1図

Claims (1)

    【特許請求の範囲】
  1. 一絶縁膜上に第1.第2のアルミニウム配線を形成する
    に際して、該絶縁膜上に第1のアルミニウム層を形成し
    、該第1のアルミニウム層上に該アルミニウム層とエツ
    チングの選択性を有する導電体層を形成し、該導電体層
    上に第2のアルミニウム層を形成し、該第2のアルミニ
    ウム層上における第1のアルミニウム配線が形成される
    領域に所定の該配線幅より狭い幅のレジスト・パターン
    を形成し、該レジスト・パターンをマスクにして該第2
    のアルミニウム層のパターンニングを行い、しかる後該
    主面上に所定の第1.第2の配線のパターン幅に対応す
    る第2のレジスト・パターンを形成し、該第2のレジス
    ト・パターンをマスクにして該導電体層及び該第1のア
    ルミニウム層のパターンニングを行って、該第1のアル
    ミニウム層上に該導電体層を介して該第1のアルミニウ
    ム層より狭い幅の該第2のアルミニウム層が積層されて
    なる第1のアルミニウム配線及び該第1のアルミニウム
    層上に該導電体層が積層されてなる第2のアルミニウム
    配線を形成する工程を含むことを特徴とする半導体装置
    の製造方法。
JP8453084A 1984-04-26 1984-04-26 半導体装置の製造方法 Pending JPS60227440A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8453084A JPS60227440A (ja) 1984-04-26 1984-04-26 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8453084A JPS60227440A (ja) 1984-04-26 1984-04-26 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS60227440A true JPS60227440A (ja) 1985-11-12

Family

ID=13833191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8453084A Pending JPS60227440A (ja) 1984-04-26 1984-04-26 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS60227440A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143449A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 配線パタ−ンの形成方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143449A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 配線パタ−ンの形成方法

Similar Documents

Publication Publication Date Title
US4536949A (en) Method for fabricating an integrated circuit with multi-layer wiring having opening for fuse
KR940002757B1 (ko) 바이폴라형 반도체장치
JPS59195844A (ja) 半導体装置の製造方法
JPH0766178A (ja) 半導体装置の製造方法
KR950003224B1 (ko) 다층배선 구조를 갖는 반도체 장치의 제조방법
JP2991388B2 (ja) 半導体装置の製造方法
JPH0587973B2 (ja)
JPS6149439A (ja) 半導体装置の製造方法
JPH0917868A (ja) 半導体集積回路装置の配線接続構造及びその製造方法
JPH05243217A (ja) 半導体装置の製造方法
KR100265990B1 (ko) 반도체장치의 금속배선 형성방법
JPH0936222A (ja) 半導体装置及びその製造方法
JPH0851149A (ja) 半導体装置およびその製造方法
JPH0228324A (ja) 半導体装置の製造方法
JPS62128150A (ja) 半導体装置の製造方法
JPS58155A (ja) 半導体装置の製造方法
JPS62281328A (ja) 半導体装置の製造方法
JPH04196429A (ja) 半導体集積回路装置の製造方法
JPH0312787B2 (ja)
JPS59163838A (ja) 半導体装置の製造方法
JPH06112193A (ja) 半導体装置の製造方法
JPH0567687A (ja) 半導体装置及びその製造方法
JP2000031271A (ja) 多層配線の半導体装置の製造方法
JPH07111265A (ja) 配線の形成方法
JPS6046049A (ja) 半導体装置の製造方法