JPH0766192A - 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造 - Google Patents

炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造

Info

Publication number
JPH0766192A
JPH0766192A JP5205230A JP20523093A JPH0766192A JP H0766192 A JPH0766192 A JP H0766192A JP 5205230 A JP5205230 A JP 5205230A JP 20523093 A JP20523093 A JP 20523093A JP H0766192 A JPH0766192 A JP H0766192A
Authority
JP
Japan
Prior art keywords
silicon carbide
silicon
layer
sacrificial layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5205230A
Other languages
English (en)
Other versions
JP3060434B2 (ja
Inventor
W Palmawer John
ジョン・ダブリュー・パルマワー
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Cree Research Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to US07/893,642 priority Critical patent/US5459107A/en
Priority to AT93306024T priority patent/ATE199049T1/de
Priority to ES93306024T priority patent/ES2155828T3/es
Priority to EP93306024A priority patent/EP0637069B1/en
Priority to DE69329905T priority patent/DE69329905T2/de
Application filed by Cree Research Inc filed Critical Cree Research Inc
Priority to JP5205230A priority patent/JP3060434B2/ja
Publication of JPH0766192A publication Critical patent/JPH0766192A/ja
Application granted granted Critical
Publication of JP3060434B2 publication Critical patent/JP3060434B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • H10D62/83—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge
    • H10D62/832—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group IV materials, e.g. B-doped Si or undoped Ge being Group IV materials comprising two or more elements, e.g. SiGe
    • H10D62/8325—Silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01366—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the semiconductor being silicon carbide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/051—Manufacture or treatment of Schottky diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00—Diodes
    • H10D8/01—Manufacture or treatment
    • H10D8/055—Manufacture or treatment of transit-time diodes, e.g. IMPATT or TRAPATT diodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/137—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations being directly on the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/958—Passivation layer

Landscapes

  • Formation Of Insulating Films (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】 炭化ケイ素の表面に高品質のパッシベーショ
ン層を形成する方法を提供する。 【構成】 本方法は、デバイス構造の炭化ケイ素部分の
上のケイ素含有材料の犠牲層を酸化する工程を含む。上
記酸化により、犠牲層が実質的に消尽され、炭化ケイ素
部分の上に酸化物のパッシベーション層が形成される。
上記パッシベーション層は、該パッシベーション層を形
成する酸化物層の電気的な完全性を損なう恐れのあるド
ーパントを実質的に含まない。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は超小形電子構造を不活性
化する方法に関し、より詳細には、二酸化ケイ素を用い
る炭化ケイ素構造のパッシベーションに関する。
【０００２】
【従来の技術】炭化ケイ素（ＳｉＣ）は、超小形電子デ
バイスに使用するのに望ましい理論的及び実際的な多く
の利点を有している。これらの利点は良く知られてお
り、例えば、バンドギャップ（禁止帯幅）が広く、降伏
電圧が高く、熱伝導度が高く、電子ドリフト速度が大き
く、熱的な安定性に優れ、更に、優れた放射抵抗すなわ
ち「硬度（ｈａｒｄｎｅｓｓ）」を有することが挙げら
れる。これらの利点は今までに認識されており、特許文
献又は非特許文献に良く説明されている。
【０００３】炭化ケイ素の化学的な利点の１つは、炭化
ケイ素構造及びデバイスを不活性化するために使用する
ことができる安定した周知の酸化物、すなわち二酸化ケ
イ素（ＳｉＯ2）を形成することが可能なことである。
電子デバイスの当業者には周知のように、適正に熱成長
させた酸化物のパッシベーション層は、これに関連する
利点を有する酸化物半導体の界面をもたらし、該界面
は、半導体の表面にダングリング・ボンド（時にはダン
グリング原子価と呼ばれる）が存在することを大幅に排
除し、従って、界面の電荷及びトラップの如き上記ダン
グリング・ボンドに関連する問題を大幅に解消する。
【０００４】しかしながら、炭化ケイ素のある特性のた
めに、炭化ケイ素を二酸化ケイ素でパッシベーションす
ることにより生ずる幾つかの問題がある。詳細に言え
ば、炭化ケイ素に対する一般的なｐ形のドーパントはア
ルミニウムである。アルミニウムは非常に高いｐ形導電
率を炭化ケイ素に与えるが、ｐ形の炭化ケイ素上に熱成
長させた酸化物のパッシベーション層にアルミニウムが
存在すると、二酸化ケイ素と炭化ケイ素の界面に固定さ
れた大きな酸化物電荷及び高いトラップ密度が生ずる傾
向があるということが近年判明した。アルミニウムの濃
度が十分に高い場合には（例えば、ｐ+形の炭化ケイ素
上に酸化物を成長させた場合）、その結果生ずる酸化物
が非常に大きな漏れ電流を有することになり、パッシベ
ーションすなわち電気的な分離を不都合にし、場合によ
っては意味のないものとする。この問題は、シリコンを
二酸化ケイ素で不活性化する時には起こらず、その理由
は、アルミニウムはシリコンに対しては一般的なドーパ
ントではないからである。
【０００５】上述の特性の結果、熱成長させた酸化物を
用いて炭化ケイ素のメサ型のｐ+ｎ-接合の如き構造を不
活性化した場合には、その結果生ずるデバイスは、比較
的高い電圧（すなわち、５０ボルトよりも高い電圧）の
逆バイアスにおいて過度の漏れ電流を生ずる傾向があ
る。この漏れ電流は明らかに接合のｐ+側のパッシベー
ションの品質が劣っていることにより生ずるものであ
り、接合の周囲に短絡を生ずるに十分な電流を生ずる。
幾つかのｐチャネルＭＯＳＦＥＴ（金属−酸化物−半導
体電界効果トランジスタ）においては、ゲート接点が、
ｐ+ソース及びドレインのウエルに重なる酸化物中の全
体にわたって短絡を生じている。
【０００６】また、アルミニウムドープされたｐ形チャ
ンネル領域の上の酸化物層の電気的な完全性（ｉｎｔｅ
ｇｒｉｒｙ）が極めて重要であるＮ（ｎチャネル）ＭＯ
ＳＥＦＴにおいては、高い界面トラップ密度及び固定酸
化物電荷がトランジスタに、高いしきい電圧、低い相互
コンダクタンス、室温における低いチャネル移動度を与
える傾向があり、これら特性は総て温度と共に劇的に変
化する。上述の如きＭＯＳＦＥＴが加熱されると、熱に
より発生するキャリアの密度が増大して界面のトラップ
を充填する傾向があるので、その挙動は改善される。
【０００７】炭化ケイ素とシリコンとの間の異なりから
生ずる他の問題は、シリコンの不活性化すなわちパッシ
ベーションの間には生じない炭素及び酸素の化合物が、
炭化ケイ素のパッシベーションの間にはその酸化により
生ずることである。確実には分からないが、上記炭素及
び酸素から成る化学種は、炭化ケイ素の上に成長した二
酸化ケイ素の層の電気的な完全性を損なわせる可能性が
あり、恐らく、固定的な酸化物電荷並びに早期の電気的
な欠陥すなわち故障を起こす。
【０００８】最後に、今までの研究は、窒素の如きｎ形
のドーパントは、炭化ケイ素の熱酸化の間に極度に蓄積
すなわち堆積する傾向があり、その結果、材料全体に比
較して１０倍以上高い界面濃度が生ずる。また、そのよ
うなドーパントの蓄積は、ＭＯＳＦＥＴの如きデバイス
の電気的な特性に大きな影響を与える。
【０００９】従って、特に二酸化ケイ素によって、炭化
ケイ素のデバイス構造を不活性化して上述の如き問題を
解消するための方法を開発する必要がある。
【００１０】
【発明が解決しようとする課題及び課題を解決するため
の手段】本発明の目的は、炭化ケイ素の表面に高品質の
パッシベーション層を形成する方法及び該方法によって
もたらされる構造、並びに、高品質の酸化物半導体の界
面をを提供することであり、上記酸化物のパッシベーシ
ョン層は、該酸化物の層の電気的な完全性を損なわせる
恐れのあるドーパント並びに炭素及び酸素から成る副生
物である化学種を実質的に含まない。
【００１１】本発明は、デバイス構造の炭化ケイ素部分
の上のケイ素含有材料から成る犠牲層を酸化し、該犠牲
層を実質的に消尽させて上記炭化ケイ素部分の上に酸化
物のパッシベーション層を形成し、その際に、上記酸化
物の層の電気的な完全性を損なわせる恐れのあるドーパ
ント並びに炭素及び酸素の副生物である化学種を、上記
パッシベーション層が実質的に含まないようにすること
により、上記目的を達成する。
【００１２】他の実施例においては、本発明は、デバイ
ス構造の炭化ケイ素部分の上に設けられ、所望の厚みを
有する二酸化ケイ素の層から成るデバイス構造を酸化
し、上記二酸化ケイ素と上記炭化ケイ素との間の界面を
上記炭化ケイ素部分の中に若干侵入させる工程を含む。
更に、本発明は、上記デバイス構造を酸化する工程の前
に、所望の厚みを有する二酸化ケイ素の層を上記デバイ
ス構造の炭化ケイ素部分の上に形成するがその際には上
記炭化ケイ素部分を酸化させない工程を含む。
【００１３】他の実施例においては、本発明は、炭化ケ
イ素基材のデバイスの先駆体構造を提供し、該構造は、
炭化ケイ素部分と、該炭化ケイ素部分に設けられるケイ
素含有材料から成る犠牲層とを備え、該犠牲層は、多結
晶シリコン（Ｓｉ）、窒化ケイ素（Ｓｉ3Ｎ4）、又は未
ドープの炭化ケイ素からなる群から選択される。
【００１４】別の実施例においては、本発明は、炭化ケ
イ素の上で成長する酸化物に通常伴う不純物を実質的に
含まないパッシベーション領域を有する炭化ケイ素基材
のデバイス構造を提供し、該デバイス構造は、炭化ケイ
素部分と、該炭化ケイ素部分の上で熱酸化により成長し
た酸化層とを備え、該酸化層は、アルミニウム、あるい
は、炭化ケイ素の熱酸化に通常伴う炭素及び酸素から成
る副生物を実質的に含まない。
【００１５】本発明の上述及び他の目的若しくは利点及
び特徴、並びに、本発明を実施する態様は、本発明の好
ましい実施例を示す図面を参照しながら以下の詳細な記
載を読むことにより、容易に理解することができよう。
【００１６】
【実施例】本発明は、炭化ケイ素の表面に高品質のパッ
シベーション層を得るための方法である。一実施例にお
いては、本方法は、デバイス構造の炭化ケイ素部分上の
シリコンを含有する材料の犠牲層を酸化することにより
上記犠牲層を実質的に消尽させ、これにより、酸化物層
の電気的な完全性を低減させる恐れのあるドーパント、
並びに炭素及び酸素の副生物の化学種を実質的に含まな
い酸化物のパッシベーション層を上記炭化ケイ素部分に
形成する工程を含む。好ましい実施例においては、本方
法は更に、上記犠牲層を熱酸化させる工程の前に、シリ
コンを含有する材料から成る犠牲層をデバイス構造の炭
化ケイ素部分上に形成する工程を備える。好ましい実施
例においては、犠牲層を形成する上記工程は、多結晶シ
リコン、窒化ケイ素、又は未ドープ炭化ケイ素から成る
群から上記犠牲層を形成する工程を含む。ここで使用さ
れる炭化ケイ素の未ドープ層は、５Ｅ１６（５×１０-1
6ｃｍ-3）あるいはそれ以下のキャリア濃度を有するの
が好ましい。
【００１７】シリコンは、犠牲層に対して最も好ましい
材料であり、その理由は、第一に炭素を含まず、それ故
に、酸化された時に炭素及び酸素の副生物の存在を実質
的に排除するからである。また、シリコンは炭化ケイ素
よりもかなり迅速に酸化し、従って、シリコンが消尽さ
れた時に、シリコンに対する適宜な酸化速度で上記酸化
が効果的に停止する。その結果、高品質のＳｉＯ2−Ｓ
ｉＣ界面を制御可能に形成することができる。
【００１８】更に好ましい実施例においては、犠牲層を
形成する上記工程は、所定の望ましい厚みの犠牲層を形
成する工程を含み、該工程においては、上記犠牲層を熱
酸化する工程は、使用する熱酸化の速度で上記犠牲層を
実質的に消尽するに十分な時間にわたって上記犠牲層を
酸化させる工程を含む。
【００１９】また、好ましい実施例においては、上記デ
バイス構造の炭化ケイ素部分は、６Ｈ、３Ｃ、４Ｈ、２
Ｈ及び１５Ｒのポリタイプの炭化ケイ素から成る群から
選択されたポリタイプを有する炭化ケイ素部分を備え
る。
【００２０】上記好ましい実施例においては、犠牲層を
酸化させる上記工程は、上記犠牲層を熱酸化させる工程
を含み、該工程は、その下に存在する上記炭化ケイ素部
分を酸化させることなく実行するのが最も好ましい。こ
の点に関して、上記熱酸化は、犠牲層の厚み、並びに、
該犠牲層のケイ素含有材料の酸化物消尽係数に基づき、
上記犠牲層を実質的に消尽させるに十分な厚みを有する
酸化物層を形成するのが望ましい。本明細書で使用す
る、ケイ素含有材料の酸化に関する消尽係数とは、ケイ
素含有材料のケイ素原子の密度に対する二酸化ケイ素の
ケイ素原子の密度の比を表している。従って、上記犠牲
層を熱酸化する工程は、該犠牲層の厚み、並びに、ケイ
素含有材料に関する酸化物消尽係数に基づき、上記犠牲
層を酸化する工程を含む。
【００２１】従来技術の項で説明したように、本発明の
方法は、アルミニウムが酸化物に混入するのを防止する
のに最も効果的である。従って、犠牲層を形成する上記
工程は、炭化ケイ素のｐ形の部分に上記犠牲層を形成す
るのが好ましく、更に、炭化ケイ素のアルミニウムドー
プされたｐ形の部分に形成するのが最も好ましい。
【００２２】別の利点として、本発明の犠牲層を用いる
ことにより、ＳｉＣの層を直接酸化する時に生ずること
のある問題である、熱酸化の間に下層のＳｉＣの中にド
ーパントが再分布するという恐れを取り除くことができ
る。
【００２３】代替実施例においては、本方法は、ケイ素
を犠牲層として用いた場合には、炭化ケイ素部分とケイ
素の犠牲層との間に、ホウ素ドープされた炭化ケイ素の
層を形成する工程を含むことができる。ホウ素ドープさ
れた炭化ケイ素の層は、半絶縁性のホウ素ドープされた
炭化ケイ素の層、及び、ホウ素ドープされたｐ形の炭化
ケイ素の層から成る群から選択することができる。
【００２４】他の代替実施例においては、犠牲層全体を
ホウ素ドープされた炭化ケイ素のエピタキシャル層から
形成することができる。炭化ケイ素及び二酸化ケイ素に
関する当業者には周知のように、ホウ素（Ｂ）は、炭化
ケイ素に対するｐ形のドーパントであるが、その一方
は、二酸化ケイ素の電子的な特性に対してほとんどある
いは全く否定的な効果をもたない。また、そのような層
はｐ形の特性を有するので、他のｐ形のＳｉＣ層又は基
材に使用する時には、酸化の間に完全に消尽される必要
がない。
【００２５】好ましい実施例においては、ケイ素の層を
犠牲層として用いる時には、本方法は、上記ケイ素の層
を酸化し、３Ｅ１７（３×１０-17ｃｍ-3）あるいはそ
れ以下のアルミニウムのドーパント濃度を有する酸化物
のパッシベーション層を形成する工程を含む。
【００２６】代替実施例においては、本発明の方法は、
デバイス構造の炭化ケイ素部分の上に設けられると共
に、所望の厚みを有する二酸化ケイ素の層から形成され
るデバイス構造を酸化させ、これにより、上記二酸化ケ
イ素と上記炭化ケイ素との間の界面を上記炭化ケイ素部
分の中へ若干侵入させる工程を含むことができる。上述
の実施例におけるように、上記酸化する工程は、デバイ
ス構造の熱酸化を含むことができる。この実施例の方法
は更に、上記デバイス構造全体を酸化させる上記工程の
前に、上記炭化ケイ素部分を酸化させることなく、上記
デバイス構造の炭化ケイ素部分の上に所望の厚みを有す
る二酸化ケイ素の層を形成する工程を含むのが極めて好
ましい。この点に関して、炭化ケイ素部分の上に所望の
厚みを有する二酸化ケイ素の層を形成する好ましい方法
は、化学蒸着により該記層を形成する工程を含む。上述
の実施例におけるように、炭化ケイ素部分は、６Ｈ、３
Ｃ、４Ｈ、２Ｈ及び１５Ｒのポリタイプの炭化ケイ素か
ら成る群から選択されたポリタイプを有するのが好まし
い。また、二酸化ケイ素の層を形成する上記工程が、炭
化ケイ素のアルミニウムドープされたｐ形の部分の上に
上記層を形成する工程を含む場合に、本発明が極めて有
用であることが判明した。
【００２７】他の実施例においては、本発明は、炭化ケ
イ素基材のデバイスの先駆体構造を提供し、該構造は、
炭化ケイ素部分と、該炭化ケイ素部分の上のケイ素含有
材料から成る犠牲層とを備え、該犠牲層は、多結晶シリ
コン、多結晶窒化ケイ素、及び未ドープの炭化ケイ素
（多結晶型又はエピタキシャル）から成る群から選択さ
れる。上述の実施例における未ドープの炭化ケイ素に関
する好ましいキャリア濃度は、本実施例においても好ま
しい濃度である。すなわち、本発明のデバイスの先駆体
構造の好ましい実施例においては、上記犠牲層は、５Ｅ
１６（５×１０-1 6ｃｍ-3）あるいはそれ以下のキャリ
ア濃度を有する未ドープの炭化ケイ素を備える。
【００２８】別の実施例においては、本発明は、炭化ケ
イ素上に成長する酸化物に通常伴う不純物を実質的に含
まないパッシベーション領域を有する炭化ケイ素基材の
デバイス構造を提供する。この構造は、炭化ケイ素部分
と、該炭化ケイ素部分の上に熱酸化で成長した酸化層と
を備え、該酸化層は、アルミニウム、並びに、炭化ケイ
素の熱酸化に通常伴う炭素及び酸素から成る副生物を実
質的に含まない。最も好ましいデバイス構造において
は、上記酸化層は、３Ｅ１７（３×１０-17ｃｍ- 3）あ
るいはそれ以下のアルミニウムのドーパント濃度を有す
る。炭化ケイ素並びに超小形電子デバイス構造に関する
当業者には周知のように、デバイス構造の炭化ケイ素部
分は、基材、エピタキシャル層、メサ側壁、注入又は拡
散されたウエル、並びに、これらの構成要素のあらゆる
組み合わせから成る群から選択することができる。
【００２９】図１乃至図６は同一のデバイスを示すもの
ではないが、本発明の幾つかの利点を表している。図１
乃至図３は、それぞれ２９８Ｋ、４７３Ｋ及び６７３Ｋ
の温度のインバージョン・モードの６Ｈ−ＳｉＣのＭＯ
ＳＦＥＴに関する、選択されたゲート電圧におけるドレ
イン電流とドレイン電圧の関係をプロットしたグラフで
ある。図１乃至図３に示す特徴を有するＭＯＳＦＥＴを
形成するためには本発明の技術を用いておらず、従っ
て、図１乃至図３は比較をするために示したものであ
る。
【００３０】そのような比較を行うために、図４乃至図
６は、２９８Ｋ、４２３Ｋ及び５７３Ｋにおいて測定し
た図１乃至図３と同様の情報を表しており、図４乃至図
６に関しては、酸化物からアルミニウムを完全に除去し
ようとしたものである。これは、イオン注入されたｎ+
ソース及びドレインのウエルを用いて、炭化ケイ素のＳ
ｉ面に形成された幾つかのプレーナＭＯＳＦＥＴに対し
て実行された。更に比較するために、図１乃至図３のデ
バイスはドライ酸化技術を用いて形成されたものであ
り、一方、図４乃至図６のデバイスはウエット酸化技術
を用いて形成されたものである。更に、図４乃至図６の
ｐチャネルは、図１乃至図３のデバイスのｐチャネルよ
りも少ないアルミニウムを含んでいる。
【００３１】バルク型の炭化ケイ素、及び炭化ケイ素の
エピタキシャル層を形成するための適宜な技術、炭化ケ
イ素のイオン注入を行うための適宜な技術、並びに、炭
化ケイ素のドライエッチングを行うための適宜な技術
は、種々の特許明細書に記載されている。そのような特
許明細書としては、米国特許第４，９１２，０６３号、
同第４、９１２、０６４号、同第４，８６５，６８５
号、同第４，８６６，００５号、及び同第５，０８７，
５７６号がある。
【００３２】酸化物からアルミニウムを排除するように
形成されたＭＯＳＦＥＴと従来のＭＯＳＦＥＴとの間の
主要な違いは、ｐチャネル層の頂部上に成長した未ドー
プの６Ｈ−ＳｉＣの非常に薄い層を含む点にある。最初
にｐ形層を成長させ、ｐ＝４．３×１０15ｃｍ-3である
ことを測定した。次に、僅か３７ナノメートル（ｎｍ）
の厚みの未ドープ炭化ケイ素のエピタキシャル層（ｎ＝
２−８×１０15ｃｍ-3）を頂部に成長させた。上述のよ
うに、この層を含める目的は、該層を酸化の間に消尽さ
せ、ＳｉＯ2／ＳｉＣの界面が、ｐ形材料に非常に接近
した点で、あるいは、ｐ形材料の中に僅か１又は２の単
分子層だけ侵入した点で止まるようにすることである。
【００３３】デバイスを形成してそのウエルを注入した
後に、デバイスのウエーハを湿った酸素の中で１２００
°Ｃで４９分間酸化し、６２ナノメートルの酸化物の厚
みを得た。酸化物の消費係数が０．４７であり、従来の
活性型のイオンエッチング（ＲＩＥ）においては約６ナ
ノメートルのロスがあるとすれば、この厚みは、ＳｉＯ
2／ＳｉＣの界面をｐ形材料の約２ナノメートルの範囲
まで移動させる。そのような寸法が実際的なものである
か否か、あるいは、その界面がアルミニウムを有するか
否かを特に確認できなかったが、従来のＭＯＳＦＥＴに
比較して、酸化物の中のアルミニウムはかなり少ないこ
とは確かである。
【００３４】図１乃至図３並びに図４乃至図６は、本発
明によってもたらされるそのようなデバイスの改善を示
している。図１乃至図３の特徴を有するデバイスに関し
ては、最大の相互コンダクタンスは、＋２４ボルト
（Ｖ）のゲート電圧において、１ミリメートル当たり
０．２５ミリジーメンス（０．２５ｍＳ／ｍｍ）であっ
た。＋１６Ｖのゲート電圧におけるオン電流（ｏｎ−ｃ
ｕｒｒｅｎｔ）は０．５ミリアンペア（ｍＡ）であっ
た。本発明においては、図４乃至図６に示すように、１
６ボルトのゲート電圧における室温のドレイン電流は１
８．６ｍＡであり、また、上記ゲート電圧における相互
コンダクタンスは２．８ｍＳ／ｍｍであった。しきい電
圧は約１．９Ｖであって、この値は、図１乃至図３のデ
バイスで得られる９乃至１２ボルトよりもかなり低い。
チャンネル移動率は約４６ｃｍ2／Ｖ−ｓｅｃと測定さ
れ、また、サブ・しきい漏れ電流（ゲート電圧は０ボル
ト）は５６０ナノアンペア（ｎＡ）であった図５及び図
６は、より高い温度におけるデバイスの作用を比較して
いる。温度が１５０°Ｃまで上昇すると、図５に示すよ
うに、１６ボルトのゲート電圧における電流及び相互コ
ンダクタンスが上昇してそれぞれ２９ｍＡ及び３．６ｍ
Ｓ／ｍｍとなり、しきい電圧は約−０．２ボルトまで減
少する。この傾向は、図６に示すように３００°Ｃまで
続く。この温度においては、１６ボルトのゲート電圧に
おける電流及び相互コンダクタンスは、それぞれ３５ｍ
Ａ及び３．９ｍＳ／ｍｍであった。このデバイスのしき
い電圧は−０．８ボルトまで低下したが、０ボルトのゲ
ート電圧におけるドレイン電流は僅かに４７マイクロア
ンペア（μＡ）であった。３００°Ｃのチャネル移動率
は約４３．５ｃｍ2／Ｖ−ｓｅｃまで低下した。
【００３５】図７及び図８並びに図９乃至図１１は、本
発明を使用した場合並びにその結果生ずる製品を更に説
明している。
【００３６】図７は、その全体を参照符号１０で示され
るデバイスの先駆体をしており、該先駆体は、ｎ形の６
Ｈ−ＳｉＣの基材１１、及びｐ形の６Ｈのエピタキシャ
ル層１２から形成されている。本発明によれば、パッシ
ベーションの前に、未ドープの犠牲的なエピタキシャル
層（「エピレイヤー（ｅｐｉｌａｙｅｒ）」が、ｐ形の
エピタキシャル層１２の上に追加される。
【００３７】酸化され更に処理された完成されたデバイ
ス（これも参照符号１０で示す）が図８に示されてい
る。図８もｎ形の基材１１並びにｐ形のエピタキシャル
層１２を示しているが、更に、ｎ+注入されたウエル１
４、１５、金属のソース接点１６、金属のドレイン接点
１７、並びに金属のゲート接点１８も示している。好ま
しい実施例においては、ソース接点１６及びドレイン接
点１７はニッケルから形成されており、ゲート接点１８
はモリブデンから形成されている。図８には、未ドープ
のエピタキシャル層１３を酸化することにより生じた酸
化物層１９も示されている。本発明の方法を採用するこ
とにより、酸化物層１９は、ｐ形の層１２からではな
く、未ドープ層１３から形成され、従って、酸化物の中
のドーパント濃度が極力低くなり、該ドーパントに関連
する問題が極めて少なくなる。
【００３８】図９乃至図１１は、その全体を参照符号２
０で示され、本発明により形成されるメサ型のＩＭＰＡ
ＴＴ（インパト：ｉｍｐａｃｔ ａｖａｌａｎｃｈｅ
ｔｒａｎｓｉｔ ｔｉｍｅ）デバイスの形成順序を示し
ている。図９は、ｎ形の６ＨＳｉＣ基材２１、ｎ形のエ
ピレイヤー２２、第２のｎ形のエピレイヤー２３、並び
にｐ形のエピレイヤー２４を示している。代表的な実施
例においては、第１のｎ形のエピタキシャル層２２は、
約２−３×１０16のキャリア濃度を有しており、第２の
ｎ形のエピタキシャル層２３は、約７×１０17のキャリ
ア濃度を有しており、ｐ形のエピタキシャル層は、５×
１０18あるいはそれ以上のキャリア濃度を有している。
【００３９】図１０は、図９と同様な構造を示している
が、図１０の構造においては、デバイスのメサ部分及び
後方部分に、ポリシリコンの薄層２５が追加されてい
る。ポリシリコンの薄層２５は勿論、本明細書で言う犠
牲層である。上述のように、ある実施例においては、ホ
ウ素ドープされた炭化ケイ素の薄層を、ポリシリコン層
２５と表面（すなわち、それぞれのＳｉＣ層２１、２
２、２３、２４の縁部）との間に追加することができ
る。ホウ素ドープされた層は、界面からのアルミニウム
を阻止するに十分な厚みを有するように極力薄くする必
要がある。適当な厚みは、現在のところ約１乃至５０ｎ
ｍであると思われる。
【００４０】図１１は、本発明を採用して完成されたデ
バイスを示している。図１１は、デバイスのメサ部分の
ポリシリコン層が消尽され、酸化物のパッシベーション
層２６が形成されている点において図１０と異なる。こ
の場合にも、本発明を採用することにより、酸化物層２
６の中のドーパント濃度は、特に重くドープされたｐ形
のエピタキシャル層２４付近で、極めて低く維持されて
いる。上述のように、酸化物層２６が十分なキャリア濃
度を有する場合には、層２４と層２３との間に短絡が生
じ、これによりデバイスの機能を損なわせることがあ
る。
【００４１】デバイスを完成させるために、図９乃至図
１１は、ニッケルで形成されるのが好ましい基材に対す
るオーミック接触（オーミック・コンタクト）と、アル
ミニウム合金から形成されるのが好ましいメサ上のｐ形
のエピタキシャル層に対するオーミック接触２８とを示
している。
【００４２】上述の如きデバイスに関する当業者は、本
発明を、上述の構造以外の他の構造にも適用することが
できることを理解することができるであろう。そのよう
な他の構造としては、注入されたｐ形のウエルを有する
プレーナＰＭＯＳＦＥＴ、並びに、部分的にエッチング
されたエピレイヤーからｐ形のソース及びドレインが形
成される構造が挙げられる。いずれにしても、一般的に
は、酸化物がデバイスのｐ部分及びｎ部分の両方を区分
し、これにより、酸化物の部分を通る漏れがデバイスを
実質的に短絡させないようにする。そのような短絡の防
止は、本発明の一つの主要な利点である。
【００４３】本発明は、チャンネルのドーパントとして
アルミニウムを使用する必要があるＤＤＭＯＳ（二重拡
散型のＭＯＳ）、ＵＭＯＳ（ＵチャネルＭＯＳ）、又
は、ＶＭＯＳ（ＶチャンネルＭＯＳ）の如き、ＳｉＣの
中のあらゆる縦型パワーＭＯＳＦＥＴに適用することが
できる。
【００４４】
【発明の効果】本発明によれば、炭化ケイ素の表面に高
品質のパッシベーション層を形成できる。
【図面の簡単な説明】
【図１】６Ｈ−ＳｉＣのインバージョン・モードＭＯＳ
ＦＥＴの２９８Ｋにおけるドレイン電流−ドレイン電圧
特性をプロットしたグラフである。
【図２】６Ｈ−ＳｉＣのインバージョン・モードＭＯＳ
ＦＥＴの４７３Ｋにおけるドレイン電流−ドレイン電圧
特性をプロットしたグラフである。
【図３】６Ｈ−ＳｉＣのインバージョン・モードＭＯＳ
ＦＥＴの６７３Ｋにおけるドレイン電流−ドレイン電圧
特性をプロットしたグラフである。
【図４】６Ｈ−ＳｉＣのインバージョン・モードのＮＭ
ＯＳＦＥＴの２９８Ｋにおいて測定したドレイン電流−
ドレイン電圧特性をプロットしたグラフであって、酸化
物の中のアルミニウムを減少させた効果を示している。
【図５】６Ｈ−ＳｉＣのインバージョン・モードのＮＭ
ＯＳＦＥＴの４２３Ｋにおいて測定したドレイン電流−
ドレイン電圧特性をプロットしたグラフであって、酸化
物の中のアルミニウムを減少させた効果を示している。
【図６】６Ｈ−ＳｉＣのインバージョン・モードのＮＭ
ＯＳＦＥＴの５７３Ｋにおいて測定したドレイン電流−
ドレイン電圧特性をプロットしたグラフであって、酸化
物の中のアルミニウムを減少させた効果を示している。
【図７】本発明を採用したｎチャンネル型のＭＯＳＦＥ
Ｔのプレーナ構造の最初のデバイス構造を示す断面図で
ある。
【図８】本発明を採用したｎチャンネル型のＭＯＳＦＥ
Ｔのプレーナ構造の最終的なデバイス構造を示す断面図
である。
【図９】本発明を採用したｈｉ−ｌｏ型のＩＭＰＡＴＴ
ダイオードを処理する方法の工程を示す断面図である。
【図１０】本発明を採用したｈｉ−ｌｏ型のＩＭＰＡＴ
Ｔダイオードを処理する方法の工程を示す断面図であ
る。
【図１１】本発明を採用したｈｉ−ｌｏ型のＩＭＰＡＴ
Ｔダイオードを処理する方法の工程を示す断面図であ
る。
【符号の説明】
１０、２０ デバイス １１ 基材 １２ エピタキシャル層 １３ 未ドープの
エピタキシャル層 １４、１５ ウエル １６ ソース接点 １７ ドレイン接点 １８ ゲート接点 １９ 酸化物層

Claims (25)

    【特許請求の範囲】
  1. 【請求項１】 炭化ケイ素の表面に高品質のパッシベー
    ション層を形成する方法において、 デバイス構造の炭化ケイ素部分のケイ素含有材料から成
    る犠牲層を酸化して該犠牲層を実質的に消尽させ、前記
    炭化ケイ素部分の上に酸化物のパッシベーション層を形
    成する工程を備え、前記パッシベーション層は、前記酸
    化物層の電気的な完全性を損なう恐れのあるドーパント
    並びに他のどのような化学種も実質的に含まないことを
    特徴とする方法。
  2. 【請求項２】 請求項１の方法において、前記犠牲層を
    熱酸化する前に、デバイス構造の炭化ケイ素部分の上に
    ケイ素含有材料の犠牲層を形成する工程を更に備えるこ
    とを特徴とする方法。
  3. 【請求項３】 請求項１の方法において、前記犠牲層を
    酸化する工程が、前記犠牲層を熱酸化する工程を含むこ
    とを特徴とする方法。
  4. 【請求項４】 請求項２の方法において、ケイ素含有材
    料から成る犠牲層を形成する前記工程が、多結晶シリコ
    ン、窒化ケイ素、ホウ素ドープされた炭化ケイ素、又は
    未ドープの炭化ケイ素からなる群から選択された前記犠
    牲層を形成する工程を含むことを特徴とする方法。
  5. 【請求項５】 請求項１の方法において、ケイ素含有材
    料から成る犠牲層を形成する前記工程が、結果的に生ず
    る酸化物の電気的な特性に影響を及ぼすことのできる不
    純物の不純物濃度が５Ｅ１６（５×１０16ｃｍ-3）又は
    それ以下のケイ素含有材料から前記犠牲層を形成する工
    程を含むことを特徴とする方法。
  6. 【請求項６】 請求項１の方法において、ケイ素含有材
    料から成る犠牲層を形成する前記工程が、５Ｅ１６（５
    ×１０-16ｃｍ-3）あるいはそれ以下のアルミニウム濃
    度を有するケイ素含有材料から前記犠牲層を形成する工
    程を含むことを特徴とする方法。
  7. 【請求項７】 請求項３の方法において、前記犠牲層を
    熱酸化して該犠牲層を実質的に消尽させる前記工程が、
    前記犠牲層を、その下の炭化ケイ素部分を酸化すること
    なく、熱酸化する工程を含むことを特徴とする方法。
  8. 【請求項８】 請求項２の方法において、ケイ素含有材
    料から成る犠牲層を形成する前記工程が、所定の望まし
    い厚みを有する犠牲層を形成する工程を含み、 前記犠牲層を熱酸化して該犠牲層を実質的に消尽させる
    前記工程が、使用する熱酸化速度で前記犠牲層を実質的
    に消尽させるに十分な時間にわたって、前記犠牲層を熱
    酸化する工程を含むことを特徴とする方法。
  9. 【請求項９】 請求項２の方法において、デバイス構造
    の炭化ケイ素部分の上にケイ素含有材料から成る犠牲層
    を形成する前記工程が、６Ｈ、３Ｃ、４Ｈ、２Ｈ、及び
    １５Ｒのポリタイプの炭化ケイ素から成る群から選択さ
    れたポリタイプを有する炭化ケイ素部分の上に前記犠牲
    層を形成する工程を含むことを特徴とする方法。
  10. 【請求項１０】 請求項１の方法において、デバイス構
    造の炭化ケイ素部分の上にケイ素含有材料から成る犠牲
    層を形成する前記工程が、６Ｈ、３Ｃ、４Ｈ、２Ｈ、及
    び１５Ｒのポリタイプの炭化ケイ素から成る群から選択
    されたポリタイプを有する炭化ケイ素部分の上に前記犠
    牲層を形成する工程を含むことを特徴とする方法。
  11. 【請求項１１】 請求項１の方法において、前記犠牲層
    を酸化して該犠牲層を実質的に消尽させる前記工程が、
    前記犠牲層を熱酸化して酸化物層を形成する工程を含
    み、前記酸化物層は、前記犠牲層の厚み並びに前記犠牲
    層のケイ素含有材料の酸化物消尽係数に基づき、前記犠
    牲層を実質的に消尽させるに十分な厚みを有することを
    特徴とする方法。
  12. 【請求項１２】 請求項１１の方法において、前記犠牲
    層は炭化ケイ素を含み、前記犠牲層を熱酸化する前記工
    程が、前記犠牲層の厚み並びに炭化ケイ素に対する酸化
    物消尽係数に基づき、前記犠牲層を酸化する工程を含む
    ことを特徴とする方法。
  13. 【請求項１３】 請求項１２の方法において、炭化ケイ
    素に対する前記消尽係数が、炭化ケイ素のケイ素原子の
    密度に対する二酸化ケイ素のケイ素原子の密度の比であ
    ることを特徴とする方法。
  14. 【請求項１４】 請求項２の方法において、デバイス構
    造の炭化ケイ素部分の上にケイ素含有材料から成る犠牲
    層を形成する前記工程が、炭化ケイ素のｐ形の部分の上
    に前記犠牲層を形成する工程を含むことを特徴とする方
    法。
  15. 【請求項１５】 請求項１４の方法において、炭化ケイ
    素のｐ形の部分の上に前記犠牲層を形成する前記工程
    が、炭化ケイ素のアルミニウムドープされたｐ形の部分
    の上に前記犠牲層を形成する工程を含むことを特徴とす
    る方法。
  16. 【請求項１６】 請求項１の方法において、前記犠牲層
    を酸化する前記工程が、 デバイス構造の炭化ケイ素部分に設けられ所望の厚みを
    有する二酸化ケイ素の層から形成されたデバイス構造を
    酸化し、前記二酸化ケイ素と前記炭化ケイ素との間の界
    面を前記炭化ケイ素部分の中に若干侵入させる工程を含
    むことを特徴とする方法。
  17. 【請求項１７】 請求項１６の方法において、前記デバ
    イス構造を酸化する工程の前に、所望の厚みを有する二
    酸化ケイ素の層を前記デバイス構造の前記炭化ケイ素部
    分の上に形成するがその際には前記炭化ケイ素部分を酸
    化させない工程を含むことを特徴とする方法。
  18. 【請求項１８】 請求項１７の方法において、所望の厚
    みを有する二酸化ケイ素の層をデバイス構造の炭化ケイ
    素部分の上に形成する前記工程が、前記二酸化ケイ素の
    層を化学蒸着によって形成する工程を含むことを特徴と
    する方法。
  19. 【請求項１９】 請求項１の方法において、前記犠牲層
    はケイ素から形成され、前記炭化ケイ素部分と前記ケイ
    素の犠牲層との間にホウ素ドープされた炭化ケイ素の薄
    いエピタキシャル層を形成する工程を更に備え、前記層
    は、形成された酸化物にアルミニウムが到達することを
    阻止するに十分な極力薄い厚みを有することを特徴とす
    る方法。
  20. 【請求項２０】 請求項１９の方法において、ホウ素ド
    ープされた炭化ケイ素のエピタキシャル層を形成する前
    記工程が、半絶縁性のホウ素ドープされた炭化ケイ素の
    層、及びホウ素ドープされたｐ形の炭化ケイ素の層から
    成る群から選択された層を形成する工程を含むことを特
    徴とする方法。
  21. 【請求項２１】 請求項１９の方法において、前記ケイ
    素の層を熱酸化する前記工程が、前記ケイ素の層を酸化
    して前記炭化ケイ素部分の上に酸化物のパッシベーショ
    ン層を形成する工程を含み、前記酸化物の層は、３Ｅ１
    ７（３×１０-17ｃｍ-3）あるいはそれ以下のアルミニ
    ウムのドーパント濃度を有することを特徴とする方法。
  22. 【請求項２２】 ドープされた炭化ケイ素の上で成長さ
    せた酸化物に通常伴う不純物を実質的に含まないパッシ
    ベーション領域を有する炭化ケイ素基材のデバイス構造
    において、 炭化ケイ素部分と、 該炭化ケイ素部分の上で熱酸化により成長させた層とを
    備え、該酸化層が実質的にアルミニウムを含まないこと
    を特徴とするデバイス構造。
  23. 【請求項２３】 請求項２２のデバイス構造において、
    前記酸化層は、３Ｅ１７（３×１０-17ｃｍ-3）あるい
    はそれ以下のアルミニウムのドーパント濃度を有するこ
    とを特徴とするデバイス構造。
  24. 【請求項２４】 請求項２２のデバイス構造において、
    前記炭化ケイ素部分は、基材、エピタキシャル層、メサ
    の側壁、注入された又は拡散されたウエル、並びにこれ
    らの任意の組み合わせから成る群から選択されることを
    特徴とするデバイス構造。
  25. 【請求項２５】 請求項２２のデバイス構造において、
    前記酸化層は、炭化ケイ素の熱酸化に通常伴う炭素及び
    酸素の副生物を実質的に含まないことを特徴とするデバ
    イス構造。
JP5205230A 1992-06-05 1993-08-19 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造 Expired - Lifetime JP3060434B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
US07/893,642 US5459107A (en) 1992-06-05 1992-06-05 Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
AT93306024T ATE199049T1 (de) 1992-06-05 1993-07-30 Verfahren zur erzeugung von silizium-dioxid- passivierung hoher qualität auf silizium-carbid
ES93306024T ES2155828T3 (es) 1992-06-05 1993-07-30 Metodo de obtencion de pasivacion de dioxido de silicio de alta calidad sobre carburo de silicio.
EP93306024A EP0637069B1 (en) 1992-06-05 1993-07-30 Method of obtaining high quality silicon dioxide passivation on silicon carbide
DE69329905T DE69329905T2 (de) 1992-06-05 1993-07-30 Verfahren zur Erzeugung von Silizium-Dioxid-Passivierung hoher Qualität auf Silizium-Carbid
JP5205230A JP3060434B2 (ja) 1992-06-05 1993-08-19 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US07/893,642 US5459107A (en) 1992-06-05 1992-06-05 Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
EP93306024A EP0637069B1 (en) 1992-06-05 1993-07-30 Method of obtaining high quality silicon dioxide passivation on silicon carbide
JP5205230A JP3060434B2 (ja) 1992-06-05 1993-08-19 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造

Publications (2)

Publication Number Publication Date
JPH0766192A true JPH0766192A (ja) 1995-03-10
JP3060434B2 JP3060434B2 (ja) 2000-07-10

Family

ID=27235461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5205230A Expired - Lifetime JP3060434B2 (ja) 1992-06-05 1993-08-19 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造

Country Status (6)

Country Link
US (1) US5459107A (ja)
EP (1) EP0637069B1 (ja)
JP (1) JP3060434B2 (ja)
AT (1) ATE199049T1 (ja)
DE (1) DE69329905T2 (ja)
ES (1) ES2155828T3 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2003282888A (ja) * 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法
JP2005019768A (ja) * 2003-06-27 2005-01-20 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2006060055A (ja) * 2004-08-20 2006-03-02 New Japan Radio Co Ltd シリコンカーバイド・インパットダイオードの製造方法
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
KR100676445B1 (ko) * 1998-08-28 2007-01-30 크리 인코포레이티드 실리콘 카바이드 반도체 구조 상의 층상 유전체
JP2009078966A (ja) * 2004-10-04 2009-04-16 Cree Inc 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
WO2011158534A1 (ja) * 2010-06-16 2011-12-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法

Families Citing this family (67)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0153878B1 (ko) * 1994-06-07 1998-10-15 쿠미하시 요시유키 탄화규소반도체장치와 그 제조방법
US6573534B1 (en) 1995-09-06 2003-06-03 Denso Corporation Silicon carbide semiconductor device
US5972801A (en) * 1995-11-08 1999-10-26 Cree Research, Inc. Process for reducing defects in oxide layers on silicon carbide
DE19612692C1 (de) * 1996-03-29 1997-11-20 Siemens Ag Verfahren zum Erzeugen einer Oxidschicht auf Siliciumcarbid und Verwendung des Verfahrens
JP3364119B2 (ja) * 1996-09-02 2003-01-08 東京瓦斯株式会社 水素終端ダイヤモンドｍｉｓｆｅｔおよびその製造方法
US6570185B1 (en) 1997-02-07 2003-05-27 Purdue Research Foundation Structure to reduce the on-resistance of power transistors
US6180958B1 (en) 1997-02-07 2001-01-30 James Albert Cooper, Jr. Structure for increasing the maximum voltage of silicon carbide power transistors
US5969378A (en) * 1997-06-12 1999-10-19 Cree Research, Inc. Latch-up free power UMOS-bipolar transistor
US6121633A (en) * 1997-06-12 2000-09-19 Cree Research, Inc. Latch-up free power MOS-bipolar transistor
EP1014455B1 (en) 1997-07-25 2006-07-12 Nichia Corporation Nitride semiconductor device
EP1010204A1 (de) 1997-08-20 2000-06-21 Siemens Aktiengesellschaft Halbleiterstruktur mit einem alpha-siliziumcarbidbereich sowie verwendung dieser halbleiterstruktur
JPH11251592A (ja) * 1998-01-05 1999-09-17 Denso Corp 炭化珪素半導体装置
US6972436B2 (en) 1998-08-28 2005-12-06 Cree, Inc. High voltage, high temperature capacitor and interconnection structures
JP4186337B2 (ja) 1998-09-30 2008-11-26 株式会社デンソー 炭化珪素半導体装置及びその製造方法
JP3770014B2 (ja) 1999-02-09 2006-04-26 日亜化学工業株式会社 窒化物半導体素子
WO2000052796A1 (en) 1999-03-04 2000-09-08 Nichia Corporation Nitride semiconductor laser element
JP3551909B2 (ja) 1999-11-18 2004-08-11 株式会社デンソー 炭化珪素半導体装置の製造方法
FR2801723B1 (fr) 1999-11-25 2003-09-05 Commissariat Energie Atomique Couche de silicium tres sensible a l'oxygene et procede d'obtention de cette couche
US6407014B1 (en) * 1999-12-16 2002-06-18 Philips Electronics North America Corporation Method achieving higher inversion layer mobility in novel silicon carbide semiconductor devices
JP3534056B2 (ja) * 2000-08-31 2004-06-07 日産自動車株式会社 炭化珪素半導体装置の製造方法
US6956238B2 (en) 2000-10-03 2005-10-18 Cree, Inc. Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel
US6610366B2 (en) 2000-10-03 2003-08-26 Cree, Inc. Method of N2O annealing an oxide layer on a silicon carbide layer
US6767843B2 (en) 2000-10-03 2004-07-27 Cree, Inc. Method of N2O growth of an oxide layer on a silicon carbide layer
US7067176B2 (en) 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
WO2002054449A2 (en) * 2001-01-03 2002-07-11 Mississippi State University Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications
US6528373B2 (en) 2001-02-12 2003-03-04 Cree, Inc. Layered dielectric on silicon carbide semiconductor structures
US6514779B1 (en) † 2001-10-17 2003-02-04 Cree, Inc. Large area silicon carbide devices and manufacturing methods therefor
US7022378B2 (en) 2002-08-30 2006-04-04 Cree, Inc. Nitrogen passivation of interface states in SiO2/SiC structures
US7221010B2 (en) 2002-12-20 2007-05-22 Cree, Inc. Vertical JFET limited silicon carbide power metal-oxide semiconductor field effect transistors
US7074643B2 (en) 2003-04-24 2006-07-11 Cree, Inc. Silicon carbide power devices with self-aligned source and well regions and methods of fabricating same
US6979863B2 (en) 2003-04-24 2005-12-27 Cree, Inc. Silicon carbide MOSFETs with integrated antiparallel junction barrier Schottky free wheeling diodes and methods of fabricating the same
US7118970B2 (en) 2004-06-22 2006-10-10 Cree, Inc. Methods of fabricating silicon carbide devices with hybrid well regions
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7615801B2 (en) 2005-05-18 2009-11-10 Cree, Inc. High voltage silicon carbide devices having bi-directional blocking capabilities
US7528040B2 (en) 2005-05-24 2009-05-05 Cree, Inc. Methods of fabricating silicon carbide devices having smooth channels
US7727904B2 (en) 2005-09-16 2010-06-01 Cree, Inc. Methods of forming SiC MOSFETs with high inversion layer mobility
CN101490315A (zh) * 2006-07-19 2009-07-22 陶氏康宁公司 生产具有改善的载流子寿命的基底的方法
US7728402B2 (en) 2006-08-01 2010-06-01 Cree, Inc. Semiconductor devices including schottky diodes with controlled breakdown
US8432012B2 (en) 2006-08-01 2013-04-30 Cree, Inc. Semiconductor devices including schottky diodes having overlapping doped regions and methods of fabricating same
US8710510B2 (en) 2006-08-17 2014-04-29 Cree, Inc. High power insulated gate bipolar transistors
US8835987B2 (en) 2007-02-27 2014-09-16 Cree, Inc. Insulated gate bipolar transistors including current suppressing layers
TWI362769B (en) 2008-05-09 2012-04-21 Univ Nat Chiao Tung Light emitting device and fabrication method therefor
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US8288220B2 (en) * 2009-03-27 2012-10-16 Cree, Inc. Methods of forming semiconductor devices including epitaxial layers and related structures
US8294507B2 (en) 2009-05-08 2012-10-23 Cree, Inc. Wide bandgap bipolar turn-off thyristor having non-negative temperature coefficient and related control circuits
US8193848B2 (en) 2009-06-02 2012-06-05 Cree, Inc. Power switching devices having controllable surge current capabilities
US8629509B2 (en) 2009-06-02 2014-01-14 Cree, Inc. High voltage insulated gate bipolar transistors with minority carrier diverter
US8541787B2 (en) 2009-07-15 2013-09-24 Cree, Inc. High breakdown voltage wide band-gap MOS-gated bipolar junction transistors with avalanche capability
US8354690B2 (en) 2009-08-31 2013-01-15 Cree, Inc. Solid-state pinch off thyristor circuits
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8415671B2 (en) 2010-04-16 2013-04-09 Cree, Inc. Wide band-gap MOSFETs having a heterojunction under gate trenches thereof and related methods of forming such devices
CN102986034A (zh) 2010-07-02 2013-03-20 惠普发展公司，有限责任合伙企业 薄膜晶体管
GB2483702A (en) * 2010-09-17 2012-03-21 Ge Aviat Systems Ltd Method for the manufacture of a Silicon Carbide, Silicon Oxide interface having reduced interfacial carbon gettering
US9029945B2 (en) 2011-05-06 2015-05-12 Cree, Inc. Field effect transistor devices with low source resistance
US9142662B2 (en) 2011-05-06 2015-09-22 Cree, Inc. Field effect transistor devices with low source resistance
US9984894B2 (en) 2011-08-03 2018-05-29 Cree, Inc. Forming SiC MOSFETs with high channel mobility by treating the oxide interface with cesium ions
US9373617B2 (en) 2011-09-11 2016-06-21 Cree, Inc. High current, low switching loss SiC power module
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
WO2013036370A1 (en) 2011-09-11 2013-03-14 Cree, Inc. High current density power module comprising transistors with improved layout
US9640617B2 (en) 2011-09-11 2017-05-02 Cree, Inc. High performance power module
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
JP5745997B2 (ja) * 2011-10-31 2015-07-08 トヨタ自動車株式会社 スイッチング素子とその製造方法
US9209102B2 (en) * 2012-06-29 2015-12-08 Taiwan Semiconductor Manufacturing Company, Ltd. Passivation structure and method of making the same
JP6158153B2 (ja) * 2014-09-19 2017-07-05 株式会社東芝 半導体装置及びその製造方法
JP6271078B2 (ja) * 2015-03-12 2018-01-31 株式会社日立製作所 半導体装置および電力変換装置
US11145735B2 (en) * 2019-10-11 2021-10-12 Raytheon Company Ohmic alloy contact region sealing layer

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3911168A (en) * 1973-06-01 1975-10-07 Fairchild Camera Instr Co Method for forming a continuous layer of silicon dioxide over a substrate
JPS6066866A (ja) * 1983-09-24 1985-04-17 Sharp Corp 炭化珪素ｍｏｓ構造の製造方法
US5272107A (en) * 1983-09-24 1993-12-21 Sharp Kabushiki Kaisha Manufacture of silicon carbide (SiC) metal oxide semiconductor (MOS) device
JP2615390B2 (ja) * 1985-10-07 1997-05-28 工業技術院長 炭化シリコン電界効果トランジスタの製造方法
US4866005A (en) * 1987-10-26 1989-09-12 North Carolina State University Sublimation of silicon carbide to produce large, device quality single crystals of silicon carbide
US4912063A (en) * 1987-10-26 1990-03-27 North Carolina State University Growth of beta-sic thin films and semiconductor devices fabricated thereon
US5087576A (en) * 1987-10-26 1992-02-11 North Carolina State University Implantation and electrical activation of dopants into monocrystalline silicon carbide
US4912064A (en) * 1987-10-26 1990-03-27 North Carolina State University Homoepitaxial growth of alpha-SiC thin films and semiconductor devices fabricated thereon
US4865685A (en) * 1987-11-03 1989-09-12 North Carolina State University Dry etching of silicon carbide
JP2670563B2 (ja) * 1988-10-12 1997-10-29 富士通株式会社 半導体装置の製造方法
DE4009837A1 (de) * 1989-03-27 1990-10-11 Sharp Kk Verfahren zur herstellung einer halbleitereinrichtung
JPH0770726B2 (ja) * 1989-06-07 1995-07-31 シャープ株式会社 炭化珪素を用いた電界効果トランジスタ
US5216264A (en) * 1989-06-07 1993-06-01 Sharp Kabushiki Kaisha Silicon carbide MOS type field-effect transistor with at least one of the source and drain regions is formed by the use of a schottky contact

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100676445B1 (ko) * 1998-08-28 2007-01-30 크리 인코포레이티드 실리콘 카바이드 반도체 구조 상의 층상 유전체
JP2002222950A (ja) * 2001-01-25 2002-08-09 Denso Corp 炭化珪素半導体装置の製造方法
JP2003282888A (ja) * 2002-03-22 2003-10-03 Mitsubishi Electric Corp 半導体装置およびその製法
JP2005019768A (ja) * 2003-06-27 2005-01-20 New Japan Radio Co Ltd シリコンカーバイド半導体装置の製造方法
JP2006060055A (ja) * 2004-08-20 2006-03-02 New Japan Radio Co Ltd シリコンカーバイド・インパットダイオードの製造方法
JP2009078966A (ja) * 2004-10-04 2009-04-16 Cree Inc 低マイクロパイプの１００ｍｍ炭化ケイ素ウェハ
JP2006216918A (ja) * 2005-02-07 2006-08-17 Kyoto Univ 半導体素子の製造方法
WO2011158534A1 (ja) * 2010-06-16 2011-12-22 住友電気工業株式会社 炭化珪素半導体装置の製造方法
JP2012004275A (ja) * 2010-06-16 2012-01-05 Sumitomo Electric Ind Ltd 炭化珪素半導体装置の製造方法
US8642476B2 (en) 2010-06-16 2014-02-04 Sumitomo Electric Industries, Ltd. Method for manufacturing silicon carbide semiconductor device

Also Published As

Publication number Publication date
ATE199049T1 (de) 2001-02-15
US5459107A (en) 1995-10-17
DE69329905T2 (de) 2001-05-23
ES2155828T3 (es) 2001-06-01
EP0637069A1 (en) 1995-02-01
JP3060434B2 (ja) 2000-07-10
DE69329905D1 (de) 2001-03-08
EP0637069B1 (en) 2001-01-31

Similar Documents

Publication Publication Date Title
JP3060434B2 (ja) 炭化ケイ素表面に高品質パッシベーション層を形成する方法及びパッシベーション領域を有する炭化ケイ素基材のデバイス構造
US5612260A (en) Method of obtaining high quality silicon dioxide passivation on silicon carbide and resulting passivated structures
US5506421A (en) Power MOSFET in silicon carbide
Sridevan et al. Lateral n-channel inversion mode 4H-SiC MOSFETs
US7655514B2 (en) Method of fabricating a MESFET with a sloped MESA structure
US9552997B2 (en) Silicon carbide switching devices including P-type channels
JP2003318398A (ja) 炭化珪素半導体装置
JPH11274487A (ja) 炭化珪素半導体装置の製造方法
JP2006507683A (ja) ソース領域の下にｐ型埋込み層を備えたトランジスタ及びその作製方法。
JP4159651B2 (ja) 低減された電界を備えた絶縁ゲートバイポーラトランジスタ
JP2000332239A (ja) 電界効果トランジスタ
JPH11297712A (ja) 化合物膜の形成方法及び半導体素子の製造方法
JP2003309262A (ja) 炭化珪素半導体装置およびその製造方法
JP4296633B2 (ja) 炭化珪素半導体装置の製造方法
EP0386085A1 (en) Mosfet in silicon carbide
JP3496509B2 (ja) 炭化珪素半導体装置の製造方法
US6150671A (en) Semiconductor device having high channel mobility and a high breakdown voltage for high power applications
JP7304577B2 (ja) 絶縁ゲート型半導体装置及び絶縁ゲート型半導体装置の製造方法
JP3719326B2 (ja) 炭化珪素半導体装置及びその製造方法
JP2002057118A (ja) 半導体装置とその製造方法
JP3285997B2 (ja) 絶縁ゲート型電力用半導体素子
EP0890183B1 (en) A FIELD EFFECT TRANSISTOR OF SiC AND A METHOD FOR PRODUCTION THEREOF
JPH11354789A (ja) 電界効果トランジスタ
TW202420587A (zh) 半導體元件
JPH11266012A (ja) 炭化珪素半導体装置の製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100428

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110428

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130428

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 14

EXPY Cancellation because of completion of term