JPH0766444A - 光電気変換素子 - Google Patents
光電気変換素子Info
- Publication number
- JPH0766444A JPH0766444A JP5235944A JP23594493A JPH0766444A JP H0766444 A JPH0766444 A JP H0766444A JP 5235944 A JP5235944 A JP 5235944A JP 23594493 A JP23594493 A JP 23594493A JP H0766444 A JPH0766444 A JP H0766444A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor layer
- electrode
- impurity
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】一つのデバイス内で光信号を電気信号に変換
し、その電気信号を増幅する機能を有し、製造工程の簡
便化を可能にし、均一で高密度且つ高速ＯＥＩＣを実現
することができる光電気変換素子を提供する。 【構成】半導体基板と、該半導体基板上に形成された第
１の導電型を決定する不純物を添加した第１の半導体層
と、前記第１の半導体層上に形成された不純物を意図的
に添加していない第２の半導体層と、該第２の半導体層
上に形成され前記第１の導電型と異なる第２の導電型を
決定する不純物を添加した第３の半導体層を有する活性
層と、前記活性層にオーム接触を形成するソース電極お
よびドレイン電極と、前記ソース電極とドレイン電極の
間に設けられたゲート電極と、前記第１の半導体層にオ
ーム接触を形成するコレクタ電極とを備えた構成を有し
ている。
し、その電気信号を増幅する機能を有し、製造工程の簡
便化を可能にし、均一で高密度且つ高速ＯＥＩＣを実現
することができる光電気変換素子を提供する。 【構成】半導体基板と、該半導体基板上に形成された第
１の導電型を決定する不純物を添加した第１の半導体層
と、前記第１の半導体層上に形成された不純物を意図的
に添加していない第２の半導体層と、該第２の半導体層
上に形成され前記第１の導電型と異なる第２の導電型を
決定する不純物を添加した第３の半導体層を有する活性
層と、前記活性層にオーム接触を形成するソース電極お
よびドレイン電極と、前記ソース電極とドレイン電極の
間に設けられたゲート電極と、前記第１の半導体層にオ
ーム接触を形成するコレクタ電極とを備えた構成を有し
ている。
Description
【０００１】
【産業上の利用分野】本発明は、光信号から電気信号へ
の変換及び光信号と電気信号の合成等の機能を有する半
導体光電気変換素子に関する。
の変換及び光信号と電気信号の合成等の機能を有する半
導体光電気変換素子に関する。
【０００２】
【従来の技術】従来から、光信号を処理するために、光
信号をフォトディテクタにより電気信号に変換し、その
後、トランジスタからなる増幅器等の信号処理を行って
いる。これを実現するために、通常フォトディテクタと
トランジスタをプリント基板上にハイブリッドで集積化
している。最近は、光信号の高速化，並列化に伴い、こ
れらの受光素子と増幅回路とを同一基板上に集積化した
ＯＥＩＣの研究が盛んに行われつつある。効率的な集積
化のためには、フォトディテクタとトランジスタの活性
層の一部を共用できることが望ましい。しかしながら、
受光素子とトランジスタの各能動層を共用することは、
各々の特性を著しく劣化させてしまうため、エッチング
や再成長法などにより各々の能動層を順次形成し、独立
にデバイスを形成している。その基本構造を図５に示
す。ここで、４１はＩｎＰ基板、４２はＩｎＡｌＡｓバ
ッファ層、４３はＩｎＧａＡｓチャネル層、４４はＩｎ
ＡｌＡｓスペーサ層、４５はｎ型不純物を含むキャリア
供給層、４６はＩｎＡＬＡｓショットキバリア層、４７
はｎ型不純物をを含むＩｎＧａＡｓキャップ層、４８は
ＩｎＧａＡｓ吸収層、４９はｐ型不純物を含むＩｎＧａ
Ａｓからなるｐ層、５０−１及び５０−２はフォトディ
テクタの電極で、５１が受光面である。さらに５２−
１，５２−２はヘテロ接合型電界効果トランジスタのオ
ーミック電極、５３がゲート電極である。
信号をフォトディテクタにより電気信号に変換し、その
後、トランジスタからなる増幅器等の信号処理を行って
いる。これを実現するために、通常フォトディテクタと
トランジスタをプリント基板上にハイブリッドで集積化
している。最近は、光信号の高速化，並列化に伴い、こ
れらの受光素子と増幅回路とを同一基板上に集積化した
ＯＥＩＣの研究が盛んに行われつつある。効率的な集積
化のためには、フォトディテクタとトランジスタの活性
層の一部を共用できることが望ましい。しかしながら、
受光素子とトランジスタの各能動層を共用することは、
各々の特性を著しく劣化させてしまうため、エッチング
や再成長法などにより各々の能動層を順次形成し、独立
にデバイスを形成している。その基本構造を図５に示
す。ここで、４１はＩｎＰ基板、４２はＩｎＡｌＡｓバ
ッファ層、４３はＩｎＧａＡｓチャネル層、４４はＩｎ
ＡｌＡｓスペーサ層、４５はｎ型不純物を含むキャリア
供給層、４６はＩｎＡＬＡｓショットキバリア層、４７
はｎ型不純物をを含むＩｎＧａＡｓキャップ層、４８は
ＩｎＧａＡｓ吸収層、４９はｐ型不純物を含むＩｎＧａ
Ａｓからなるｐ層、５０−１及び５０−２はフォトディ
テクタの電極で、５１が受光面である。さらに５２−
１，５２−２はヘテロ接合型電界効果トランジスタのオ
ーミック電極、５３がゲート電極である。
【０００３】
【発明が解決しようとする課題】この図から分かるよう
に、ＯＥＩＣを実現するためには、デバイス形成プロセ
スとしてフォトディテクタ形成工程とトランジスタ形成
工程のように２倍のプロセスが必要となる。それに加
え、各々の工程において、他方へのエッチングや熱処理
等のプロセスの影響を考慮しなければならないため、両
者を独立に形成する以上に複雑な工程が必要となるとい
う問題があった。
に、ＯＥＩＣを実現するためには、デバイス形成プロセ
スとしてフォトディテクタ形成工程とトランジスタ形成
工程のように２倍のプロセスが必要となる。それに加
え、各々の工程において、他方へのエッチングや熱処理
等のプロセスの影響を考慮しなければならないため、両
者を独立に形成する以上に複雑な工程が必要となるとい
う問題があった。
【０００４】本発明は、一つのデバイス内で光信号を電
気信号に変換し、その電気信号を増幅する機能を有し、
製造工程の簡便化を可能にし、均一で高密度且つ高速Ｏ
ＥＩＣを実現することができる光電気変換素子を提供し
ようとするものである。
気信号に変換し、その電気信号を増幅する機能を有し、
製造工程の簡便化を可能にし、均一で高密度且つ高速Ｏ
ＥＩＣを実現することができる光電気変換素子を提供し
ようとするものである。
【０００５】
【課題を解決するための手段】本発明による光電気変換
素子は、半導体基板と、該半導体基板上に形成された第
１の導電型を決定する不純物を添加した第１の半導体層
と、前記第１の半導体層上に形成された不純物を意図的
に添加していない第２の半導体層と、該第２の半導体層
上に形成され前記第１の導電型と異なる第２の導電型を
決定する不純物を添加した第３の半導体層を有する活性
層と、前記活性層にオーム接触を形成するソース電極お
よびドレイン電極と、前記ソース電極とドレイン電極の
間に設けられたゲート電極と、前記第１の半導体層にオ
ーム接触を形成するコレクタ電極とを備えた構成を有し
ている。その主要構成は図１に示す通りである。ここで
は、トランジスタが電子をキャリアとする電界効果トラ
ンジスタの場合について示している。基本的に電界効果
トランジスタのｎ型能動層下に、光吸収層とｐ型不純物
を有するｐ型コレクタ層を挿入し、ｐ型コレクタ層にオ
ーミック性の電極を設けることにより、光電気変換素子
となる。なお、トランジスタが正孔をキャリアとしてい
る場合には、コレクタ層の不純物はｎ型となる。
素子は、半導体基板と、該半導体基板上に形成された第
１の導電型を決定する不純物を添加した第１の半導体層
と、前記第１の半導体層上に形成された不純物を意図的
に添加していない第２の半導体層と、該第２の半導体層
上に形成され前記第１の導電型と異なる第２の導電型を
決定する不純物を添加した第３の半導体層を有する活性
層と、前記活性層にオーム接触を形成するソース電極お
よびドレイン電極と、前記ソース電極とドレイン電極の
間に設けられたゲート電極と、前記第１の半導体層にオ
ーム接触を形成するコレクタ電極とを備えた構成を有し
ている。その主要構成は図１に示す通りである。ここで
は、トランジスタが電子をキャリアとする電界効果トラ
ンジスタの場合について示している。基本的に電界効果
トランジスタのｎ型能動層下に、光吸収層とｐ型不純物
を有するｐ型コレクタ層を挿入し、ｐ型コレクタ層にオ
ーミック性の電極を設けることにより、光電気変換素子
となる。なお、トランジスタが正孔をキャリアとしてい
る場合には、コレクタ層の不純物はｎ型となる。
【０００６】
【作用】図１で示した光電気変換素子の作用を、図２に
示すバンド図を用いて説明する。ここでは、電界効果ト
ランジスタとしてヘテロ接合型電界効果トランジスタを
用いた例で説明する。光が照射されていないときの電界
効果トランジスタの閾値電圧（Ｖth0 ）は次の式（１）
で与えられる。
示すバンド図を用いて説明する。ここでは、電界効果ト
ランジスタとしてヘテロ接合型電界効果トランジスタを
用いた例で説明する。光が照射されていないときの電界
効果トランジスタの閾値電圧（Ｖth0 ）は次の式（１）
で与えられる。
【０００７】
【数１】 ここで、Ｖbiはゲート電極のビルトイン電圧、ｑは電子
又は正孔の電荷、ＮDはバリア層の不純物濃度、ｄはバ
リア層厚、εは半導体の誘電率、ΔＥc はバリア層とチ
ャネル層（光吸収層）との伝導帯のエネルギー不連続
量、ａは光吸収層厚、Ｅg は光吸収層のエネルギバンド
ギャップ、Ｖc はコレクタ電極のバイアス電圧である。
図２において、Ｖg はゲート電圧である。
又は正孔の電荷、ＮDはバリア層の不純物濃度、ｄはバ
リア層厚、εは半導体の誘電率、ΔＥc はバリア層とチ
ャネル層（光吸収層）との伝導帯のエネルギー不連続
量、ａは光吸収層厚、Ｅg は光吸収層のエネルギバンド
ギャップ、Ｖc はコレクタ電極のバイアス電圧である。
図２において、Ｖg はゲート電圧である。
【０００８】次に、光が入射され吸収層内で電子と正孔
が密度σで生成されたとする。ここでは簡単のため電子
と正孔の厚さを無視して考える。形成された電子と正孔
は内部電界（Ｖe ，Ｖh ）により、各々トランジスタの
チャネルとコレクタ層へと走行する。この吸収層に形成
された電子と正孔からなる双極子はトランジスタのチャ
ネル電位を変化させる。光照射から時間ｔ経過後、生成
された電子と正孔の距離をδとすると、ＦＥＴの閾値電
圧（Ｖth）は次の（２）式で与えられる。
が密度σで生成されたとする。ここでは簡単のため電子
と正孔の厚さを無視して考える。形成された電子と正孔
は内部電界（Ｖe ，Ｖh ）により、各々トランジスタの
チャネルとコレクタ層へと走行する。この吸収層に形成
された電子と正孔からなる双極子はトランジスタのチャ
ネル電位を変化させる。光照射から時間ｔ経過後、生成
された電子と正孔の距離をδとすると、ＦＥＴの閾値電
圧（Ｖth）は次の（２）式で与えられる。
【０００９】
【数２】 即ち、
【数３】 だけの閾値変化ΔＶthが生じる。
【００１０】一方、トランジスタの伝達コンダクタンス
（ｇm ）は、トランジスタのゲート幅をＷg とすると、
（ｇm ）は、トランジスタのゲート幅をＷg とすると、
【数４】 （ｖs は電子の飽和速度）で与えられるから、光照射に
よるドレイン電流の変化ΔＩdsは
よるドレイン電流の変化ΔＩdsは
【数５】 となる。簡単のために、光照射によるキャリア発生がコ
レクタ層と吸収層の界面で生じたとすると、発生した電
子が吸収層を走行する時間だけ閾値電圧が変調され、最
終的に、
レクタ層と吸収層の界面で生じたとすると、発生した電
子が吸収層を走行する時間だけ閾値電圧が変調され、最
終的に、
【数６】 ΔＩds:max＝−ｑσｖs Ｗg （６） の電流として外部に取り出すことが出来る。ここで、１
０ｍＷの光源から、波長が１．５５μｍで、幅１０ｐｓ
の光パルスを１０μｍ角のビームに絞って照射し、すべ
て吸収層で吸収されたとすると、生成された電子の面密
度σは、約７．８×１０11ｃｍ-2となり、ΔＩdsmax と
して約１２５ｍＡ／ｍｍの電流変化を得ることができ
る。
０ｍＷの光源から、波長が１．５５μｍで、幅１０ｐｓ
の光パルスを１０μｍ角のビームに絞って照射し、すべ
て吸収層で吸収されたとすると、生成された電子の面密
度σは、約７．８×１０11ｃｍ-2となり、ΔＩdsmax と
して約１２５ｍＡ／ｍｍの電流変化を得ることができ
る。
【００１１】
【実施例１】図３に、ＩｎＡｌＡｓ／ＩｎＧａＡｓヘテ
ロ構造を用いたヘテロ接合型電界効果トランジスタとＩ
ｎＧａＡｓを吸収層とする光電気変換素子の実施例を示
す。ＩｎＰ基板３１上にｐ型の不純物を高濃度に例えば
１×１０19ｃｍ-3の濃度にドープしたＩｎＧａＡｓから
なるコレクタ層３２を２０００Å、不純物を意図的に導
入しないＩｎＧａＡｓからなる吸収層３３を４０００
Å、不純物を意図的に導入しないＩｎＡｌＡｓからなる
スペーサ層３４を２０Å、ｎ型の不純物を高濃度に例え
ば１×１０19ｃｍ-3の濃度にドープしたＩｎＡｌＡｓか
らなるキャリア供給層３５を５０Å、不純物を意図的に
導入しないＩｎＡｌＡｓからなるショットキバリア層３
６を１００Å、ｎ型の不純物を高濃度に例えば１×１０
19ｃｍ-3の濃度にドープしたＩｎＧａＡｓからなるキャ
ップ層３７を１００Å、順次結晶成長した後、最表面に
ソース及びドレインのオーミック電極３８−１と３８−
２を形成し、ゲート領域のキャップ層３７を除去した
後、ショットキ電極３８−３を形成する。さらに、前記
半導体層３３，３４，３５，３６，３７の各一部をエッ
チングすることにより、コレクタ層３２の表面の一部を
露出させ、そこにオーミック性のコレクタ電極３９を形
成する。次に、ドレイン電極３８−２にバイアス電圧を
印加し、ドレイン電極３８−２とソース電極３８−１の
間に電流を流し、且つ制御電圧をゲート電極３８−３に
印加する。次に、もう一つの入力信号である光信号を、
吸収層３３に入射する。高速性を追求するには光信号を
基板裏面から入射するのが好ましい。また、光信号をデ
バイス側面から入射して効率を上げることも可能であ
る。
ロ構造を用いたヘテロ接合型電界効果トランジスタとＩ
ｎＧａＡｓを吸収層とする光電気変換素子の実施例を示
す。ＩｎＰ基板３１上にｐ型の不純物を高濃度に例えば
１×１０19ｃｍ-3の濃度にドープしたＩｎＧａＡｓから
なるコレクタ層３２を２０００Å、不純物を意図的に導
入しないＩｎＧａＡｓからなる吸収層３３を４０００
Å、不純物を意図的に導入しないＩｎＡｌＡｓからなる
スペーサ層３４を２０Å、ｎ型の不純物を高濃度に例え
ば１×１０19ｃｍ-3の濃度にドープしたＩｎＡｌＡｓか
らなるキャリア供給層３５を５０Å、不純物を意図的に
導入しないＩｎＡｌＡｓからなるショットキバリア層３
６を１００Å、ｎ型の不純物を高濃度に例えば１×１０
19ｃｍ-3の濃度にドープしたＩｎＧａＡｓからなるキャ
ップ層３７を１００Å、順次結晶成長した後、最表面に
ソース及びドレインのオーミック電極３８−１と３８−
２を形成し、ゲート領域のキャップ層３７を除去した
後、ショットキ電極３８−３を形成する。さらに、前記
半導体層３３，３４，３５，３６，３７の各一部をエッ
チングすることにより、コレクタ層３２の表面の一部を
露出させ、そこにオーミック性のコレクタ電極３９を形
成する。次に、ドレイン電極３８−２にバイアス電圧を
印加し、ドレイン電極３８−２とソース電極３８−１の
間に電流を流し、且つ制御電圧をゲート電極３８−３に
印加する。次に、もう一つの入力信号である光信号を、
吸収層３３に入射する。高速性を追求するには光信号を
基板裏面から入射するのが好ましい。また、光信号をデ
バイス側面から入射して効率を上げることも可能であ
る。
【００１２】
【実施例２】図４に、ＧａＡｓＭＥＳＦＥＴを用いたシ
ョットキ接合型電界効果トランジスタとＧａＡｓを吸収
層とする光電気変換素子の実施例を示す。ＧａＡｓ基板
３１−ｂ上にｐ型の不純物を高濃度に例えば１×１０19
ｃｍ-3の濃度にドープしたＧａＡｓからなるコレクタ層
３２−ｂを２０００Å、不純物を意図的に導入しないＧ
ａＡｓからなる吸収層３３−ｂを４０００Å、ｎ型の不
純物を高濃度に例えば１×１０18ｃｍ-3の濃度にドープ
したＧａＡｓからなる能動層３４−ｂを６００Å、ｎ型
の不純物を高濃度に例えば１×１０19ｃｍ-3の濃度にド
ープしたＧａＡｓからなるキャップ層３５−ｂを１００
０Åを順次結晶成長した後、最表面にソース及びドレイ
ンのオーミック電極３６−ｂと３７−ｂを形成し、ゲー
ト領域のキャップ層３５−ｂを除去した後、ショットキ
電極３８−ｂを形成する。さらに、前記半導体層３３−
ｂ，３４−ｂ，３５−ｂの各一部をエッチングすること
により、コレクタ層３２−ｂの表面の一部を露出させ、
そこにオーミック性のコレクタ電極３９−ｂを形成す
る。次に、ドレイン電極３７−ｂにバイアス電圧を印加
しドレイン電極３７−ｂとソース電極３６−ｂの間に電
流を流し、且つ制御電圧をゲート電極３８−ｂに印加す
る。さらに、コレクタ電極３９−ｂに適当なバイアスを
印加する。次に、もう一つの入力信号である光信号を、
吸収層３３−ｂに入射する。高速性を追求するには光信
号を基板裏面から入射するのが好ましい。また、光信号
をデバイス側面から入射して効率を上げることも可能で
ある。
ョットキ接合型電界効果トランジスタとＧａＡｓを吸収
層とする光電気変換素子の実施例を示す。ＧａＡｓ基板
３１−ｂ上にｐ型の不純物を高濃度に例えば１×１０19
ｃｍ-3の濃度にドープしたＧａＡｓからなるコレクタ層
３２−ｂを２０００Å、不純物を意図的に導入しないＧ
ａＡｓからなる吸収層３３−ｂを４０００Å、ｎ型の不
純物を高濃度に例えば１×１０18ｃｍ-3の濃度にドープ
したＧａＡｓからなる能動層３４−ｂを６００Å、ｎ型
の不純物を高濃度に例えば１×１０19ｃｍ-3の濃度にド
ープしたＧａＡｓからなるキャップ層３５−ｂを１００
０Åを順次結晶成長した後、最表面にソース及びドレイ
ンのオーミック電極３６−ｂと３７−ｂを形成し、ゲー
ト領域のキャップ層３５−ｂを除去した後、ショットキ
電極３８−ｂを形成する。さらに、前記半導体層３３−
ｂ，３４−ｂ，３５−ｂの各一部をエッチングすること
により、コレクタ層３２−ｂの表面の一部を露出させ、
そこにオーミック性のコレクタ電極３９−ｂを形成す
る。次に、ドレイン電極３７−ｂにバイアス電圧を印加
しドレイン電極３７−ｂとソース電極３６−ｂの間に電
流を流し、且つ制御電圧をゲート電極３８−ｂに印加す
る。さらに、コレクタ電極３９−ｂに適当なバイアスを
印加する。次に、もう一つの入力信号である光信号を、
吸収層３３−ｂに入射する。高速性を追求するには光信
号を基板裏面から入射するのが好ましい。また、光信号
をデバイス側面から入射して効率を上げることも可能で
ある。
【００１３】
【発明の効果】以上詳細に述べたように、本発明によ
り、単一の素子で、以下の機能を有せしめることができ
る。 ソース電極及びドレイン電極を共通にすることによ
り、コレクタ電極とＰｉｎフォトディテクタとして従来
通りの使用が可能である。 光信号を用いて、直接ＦＥＴのドレイン電流を変調
することができる。 光信号の入射と同時に、ＦＥＴのゲートに電気信号
を同時に入力することにより、光信号と電気信号のミキ
シングが可能である。 以上の機能を、集積化することにより、高機能で且つ高
密度なＯＥＩＣが容易に実現できる。また、一つの素子
の機能を高めることで、素子間配線が減少しＯＥＩＣ作
製が大幅に簡略化される。
り、単一の素子で、以下の機能を有せしめることができ
る。 ソース電極及びドレイン電極を共通にすることによ
り、コレクタ電極とＰｉｎフォトディテクタとして従来
通りの使用が可能である。 光信号を用いて、直接ＦＥＴのドレイン電流を変調
することができる。 光信号の入射と同時に、ＦＥＴのゲートに電気信号
を同時に入力することにより、光信号と電気信号のミキ
シングが可能である。 以上の機能を、集積化することにより、高機能で且つ高
密度なＯＥＩＣが容易に実現できる。また、一つの素子
の機能を高めることで、素子間配線が減少しＯＥＩＣ作
製が大幅に簡略化される。
【図１】本発明の構成を示す断面図である。
【図２】本発明の効果を説明するためのバンド図であ
る。
る。
【図３】本発明の第１の実施例を示す縦断面図である。
【図４】本発明の第２の実施例を示す縦断面図である。
【図５】従来技術の例を示す縦断面図である。
３１ ＩｎＰ基板 ３２ ｐ型不純物を高濃度に含むＩｎＧａＡｓコレクタ
層 ３３ 不純物を含まないＩｎＧａＡｓ吸収層 ３４ 不純物を含まないＩｎＡｌＡｓスペーサ層 ３５ ｎ型不純物を高濃度に含むＩｎＡｌＡｓキャリア
供給層 ３６ 不純物を含まないＩｎＡｌＡｓショットキバリア
層 ３７ ｎ型不純物を高濃度に含むＩｎＧａＡｓキャップ
層 ３８−１ ソース電極 ３８−２ ドレイン電極 ３８−３ ゲート電極 ３９ コレクタ電極 ３１−ｂ ＧａＡｓ基板 ３２−ｂ ｐ型不純物を高濃度に含むＧａＡｓコレクタ
層 ３３−ｂ 不純物を含まないＧａＡｓ吸収層 ３４−ｂ ｎ型不純物を高濃度にドープしたＧａＡｓか
らなる能動層 ３５−ｂ ｎ型不純物を高濃度に含むＧａＡｓキャップ
層 ３６−ｂ ソース電極 ３７−ｂ ドレイン電極 ３８−ｂ ゲート電極 ３９−ｂ コレクタ電極 ４１ ＩｎＰ基板 ４２ ＩｎＡｌＡｓバッファ層 ４３ ＩｎＧａＡｓチャネル層 ４４ ＩｎＡｌＡｓスペーサ層 ４５ ｎ型不純物を含むキャリア供給層 ４６ ＩｎＡｌＡｓショットキバリア層 ４７ ｎ型不純物を含むＩｎＧａＡｓキャップ層 ４８ ＩｎＧａＡｓ吸収層 ４９ ｐ型不純物を含むＩｎＧａＡｓからなるｐ層 ５０−１，５０−２ フォトディテクタの電極 ５１ 受光面 ５２−１，５２−２ ヘテロ接合型電界効果トランジス
タのオーミック電極 ５３ ゲート電極
層 ３３ 不純物を含まないＩｎＧａＡｓ吸収層 ３４ 不純物を含まないＩｎＡｌＡｓスペーサ層 ３５ ｎ型不純物を高濃度に含むＩｎＡｌＡｓキャリア
供給層 ３６ 不純物を含まないＩｎＡｌＡｓショットキバリア
層 ３７ ｎ型不純物を高濃度に含むＩｎＧａＡｓキャップ
層 ３８−１ ソース電極 ３８−２ ドレイン電極 ３８−３ ゲート電極 ３９ コレクタ電極 ３１−ｂ ＧａＡｓ基板 ３２−ｂ ｐ型不純物を高濃度に含むＧａＡｓコレクタ
層 ３３−ｂ 不純物を含まないＧａＡｓ吸収層 ３４−ｂ ｎ型不純物を高濃度にドープしたＧａＡｓか
らなる能動層 ３５−ｂ ｎ型不純物を高濃度に含むＧａＡｓキャップ
層 ３６−ｂ ソース電極 ３７−ｂ ドレイン電極 ３８−ｂ ゲート電極 ３９−ｂ コレクタ電極 ４１ ＩｎＰ基板 ４２ ＩｎＡｌＡｓバッファ層 ４３ ＩｎＧａＡｓチャネル層 ４４ ＩｎＡｌＡｓスペーサ層 ４５ ｎ型不純物を含むキャリア供給層 ４６ ＩｎＡｌＡｓショットキバリア層 ４７ ｎ型不純物を含むＩｎＧａＡｓキャップ層 ４８ ＩｎＧａＡｓ吸収層 ４９ ｐ型不純物を含むＩｎＧａＡｓからなるｐ層 ５０−１，５０−２ フォトディテクタの電極 ５１ 受光面 ５２−１，５２−２ ヘテロ接合型電界効果トランジス
タのオーミック電極 ５３ ゲート電極
Claims (1)
- 【請求項１】 半導体基板と、 該半導体基板上に形成された第１の導電型を決定する不
純物を添加した第１の半導体層と、 前記第１の半導体層上に形成された不純物を意図的に添
加していない第２の半導体層と、 該第２の半導体層上に形成され前記第１の導電型と異な
る第２の導電型を決定する不純物を添加した第３の半導
体層を有する活性層と、 前記活性層にオーム接触を形成するソース電極およびド
レイン電極と、 前記ソース電極とドレイン電極の間に設けられたゲート
電極と、 前記第１の半導体層にオーム接触を形成するコレクタ電
極とを備えた光電気変換素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235944A JPH0766444A (ja) | 1993-08-30 | 1993-08-30 | 光電気変換素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5235944A JPH0766444A (ja) | 1993-08-30 | 1993-08-30 | 光電気変換素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766444A true JPH0766444A (ja) | 1995-03-10 |
Family
ID=16993540
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5235944A Pending JPH0766444A (ja) | 1993-08-30 | 1993-08-30 | 光電気変換素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766444A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116885029A (zh) * | 2023-09-05 | 2023-10-13 | 北京邮电大学 | 高效率pin光电探测器及其制备方法 |
-
1993
- 1993-08-30 JP JP5235944A patent/JPH0766444A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116885029A (zh) * | 2023-09-05 | 2023-10-13 | 北京邮电大学 | 高效率pin光电探测器及其制备方法 |
| CN116885029B (zh) * | 2023-09-05 | 2023-11-17 | 北京邮电大学 | 高效率pin光电探测器及其制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7759698B2 (en) | Photo-field effect transistor and integrated photodetector using the same | |
| US6936839B2 (en) | Monolithic integrated circuit including a waveguide and quantum well inversion channel devices and a method of fabricating same | |
| JP3292894B2 (ja) | 集積化受光回路 | |
| US6849866B2 (en) | High performance optoelectronic and electronic inversion channel quantum well devices suitable for monolithic integration | |
| US20090315073A1 (en) | Avalanche Photodiode | |
| CN100492675C (zh) | 一种包含量子点的光探测场效应晶体管及制备方法 | |
| US4739385A (en) | Modulation-doped photodetector | |
| JPS61129883A (ja) | 光検出装置 | |
| US5296698A (en) | Lateral photo-sensing device, opt-electronic integrated circuit using the lateral photo-sensing device and photo-logic device using the lateral photo-sensing device | |
| US7385230B1 (en) | Modulation doped thyristor and complementary transistor combination for a monolithic optoelectronic integrated circuit | |
| D'Asaro et al. | Batch fabrication and structure of integrated GaAs-Al/sub x/Ga/sub 1-x/As field-effect transistor-self-electro-optic effect devices (FET-SEED's) | |
| JPH11330536A (ja) | 半導体受光素子 | |
| Yano et al. | A high-speed eight-channel optoelectronic integrated receiver array comprising GaInAs pin PD's and AlInAs/GaInAs HEMTs | |
| GB2243947A (en) | Transverse junction stripe laser | |
| EP2166579B1 (en) | Photonic power switch and method of controlling current flow in the photonic power switch and use of such photonic power switch | |
| JP4168531B2 (ja) | 高電子移動度光トランジスタ | |
| JPH08316522A (ja) | Ｈｅｍｔ型光検出部を備えた光検出器 | |
| JPH0353789B2 (ja) | ||
| JP2813217B2 (ja) | 半導体装置 | |
| JPS63181371A (ja) | 光電子集積回路 | |
| JP2741763B2 (ja) | 半導体装置 | |
| Hughes et al. | Operation of a high-frequency photodiode-HEMT hybrid photoreceiver at 10 GHz | |
| JPH07122774A (ja) | 光検出器 | |
| JPS6244827B2 (ja) | ||
| JPS5892259A (ja) | 複合半導体装置 |