JPH0766563A - 容量内蔵型多層回路基板 - Google Patents
容量内蔵型多層回路基板Info
- Publication number
- JPH0766563A JPH0766563A JP5216533A JP21653393A JPH0766563A JP H0766563 A JPH0766563 A JP H0766563A JP 5216533 A JP5216533 A JP 5216533A JP 21653393 A JP21653393 A JP 21653393A JP H0766563 A JPH0766563 A JP H0766563A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- dielectric
- built
- capacitor
- capacitance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】基板本体の誘電率温度特性の絶対値を小さくし
て、基板強度に優れた容量内蔵型多層回路基板を提供す
る。 【構成】本発明は、ガラス成分及び無機物フィラーから
成る複数の誘電体層1a、1b・・・を積層し、その内
部に金系、銀系又は銅系導体材料から成る所定配線パタ
ーン2及び容量発生パターン3を形成して、且つその表
面に厚膜抵抗体膜6を形成した容量内蔵型多層回路基板
10において、前記無機物フィラーは、アルミナ、粒径
2〜10μmのペロブスカイト結晶構造で、負の温度特
性を有する誘電体材料を含んでいる。
て、基板強度に優れた容量内蔵型多層回路基板を提供す
る。 【構成】本発明は、ガラス成分及び無機物フィラーから
成る複数の誘電体層1a、1b・・・を積層し、その内
部に金系、銀系又は銅系導体材料から成る所定配線パタ
ーン2及び容量発生パターン3を形成して、且つその表
面に厚膜抵抗体膜6を形成した容量内蔵型多層回路基板
10において、前記無機物フィラーは、アルミナ、粒径
2〜10μmのペロブスカイト結晶構造で、負の温度特
性を有する誘電体材料を含んでいる。
Description
【0001】
【産業上の利用分野】本発明は、内部に形成された容量
の容量温度特性を補正し、温度依存性が少ない容量が得
られ、且つ強固な容量内蔵型層回路基板に関するもので
ある。
の容量温度特性を補正し、温度依存性が少ない容量が得
られ、且つ強固な容量内蔵型層回路基板に関するもので
ある。
【0002】
【従来の技術】従来から、アルミナ等の無機物フィラー
とガラス成分とから成る絶縁層を用いて、低温(約90
0℃前後)焼成を可能にした多層回路基板が既に使用さ
れている。この低温焼成可能な多層回路基板は、内部配
線パターンに金、銀、銅などの低抵抗材料を使用するこ
とができ、信号伝播速度が速い電子回路や高周波回路が
実現できる。
とガラス成分とから成る絶縁層を用いて、低温(約90
0℃前後)焼成を可能にした多層回路基板が既に使用さ
れている。この低温焼成可能な多層回路基板は、内部配
線パターンに金、銀、銅などの低抵抗材料を使用するこ
とができ、信号伝播速度が速い電子回路や高周波回路が
実現できる。
【0003】さらに、このような多層回路基板に内部配
線パターンとともに容量発生パターン(絶縁(誘電体)
層を挟んで対向する1対の配線パターンなど)を形成し
て、容量を内蔵した容量内蔵型多層回路基板が提案され
ている。
線パターンとともに容量発生パターン(絶縁(誘電体)
層を挟んで対向する1対の配線パターンなど)を形成し
て、容量を内蔵した容量内蔵型多層回路基板が提案され
ている。
【0004】この場合、基板組成材料の誘電率温度特性
を充分に配慮しなくては、例えば容量内蔵型多層回路基
板に共振回路などを有する発振器等に用いることができ
ない。これは、誘電体層を構成する材料であるガラス成
分は、例えば硼珪酸ガラスやアルミノ酸ガラスなどであ
り、無機物フィラーはアルミナであるが、これらの材料
は誘電率温度特性が正特性を示し、基板本体が正の誘電
率温度特性となってしまい、温度変化によって容量値が
大きく変動してしまうためである。
を充分に配慮しなくては、例えば容量内蔵型多層回路基
板に共振回路などを有する発振器等に用いることができ
ない。これは、誘電体層を構成する材料であるガラス成
分は、例えば硼珪酸ガラスやアルミノ酸ガラスなどであ
り、無機物フィラーはアルミナであるが、これらの材料
は誘電率温度特性が正特性を示し、基板本体が正の誘電
率温度特性となってしまい、温度変化によって容量値が
大きく変動してしまうためである。
【0005】このような基板材料の誘電率温度特性の絶
対値を小さく補正するため、従来より、無機物フィラー
に、アルミナとともにチタニアを用いることが、特開平
4−82297号に既に提案されている。しかし、チタ
ニアは、その誘電率温度係数は−910ppm/℃であ
り、基板材料全体の誘電率温度特性を補正するに不十分
となる。これは、チタニアはアルミナやガラス成分の基
板材料や配線パターン等、特に表面に厚膜抵抗体膜など
と反応しやすく、基板の強度を低下させたり、特に厚膜
抵抗抵抗体膜の特性を変化させる恐れがあり、その添加
量が制限されるためである。
対値を小さく補正するため、従来より、無機物フィラー
に、アルミナとともにチタニアを用いることが、特開平
4−82297号に既に提案されている。しかし、チタ
ニアは、その誘電率温度係数は−910ppm/℃であ
り、基板材料全体の誘電率温度特性を補正するに不十分
となる。これは、チタニアはアルミナやガラス成分の基
板材料や配線パターン等、特に表面に厚膜抵抗体膜など
と反応しやすく、基板の強度を低下させたり、特に厚膜
抵抗抵抗体膜の特性を変化させる恐れがあり、その添加
量が制限されるためである。
【0006】チタニア以外の基板材料の誘電率温度特性
を補正するためのアルミナとともに添加される無機物フ
ィラーとして、ペロブスカイト結晶構造を有し、キュリ
ー点が常温にりも高い物質、例えばスズ酸ストロンチウ
ム(誘電率−3720ppm/℃)、チタン酸ストロン
チウム(同−3360ppm/℃)、チタン酸カルシウ
ム(同−1620ppm/℃)などが挙げられる。
を補正するためのアルミナとともに添加される無機物フ
ィラーとして、ペロブスカイト結晶構造を有し、キュリ
ー点が常温にりも高い物質、例えばスズ酸ストロンチウ
ム(誘電率−3720ppm/℃)、チタン酸ストロン
チウム(同−3360ppm/℃)、チタン酸カルシウ
ム(同−1620ppm/℃)などが挙げられる。
【0007】
【発明が解決しようとする課題】しかし、上述のペロブ
スカイト結晶構造を有する物質をアルミナとともに添加
される無機物フィラーとして用いた場合、焼成時にガラ
ス成分と固溶し、結晶構造が崩れるため、逆に上述の誘
電率温度特性の補正作用が少なくなるという問題があっ
た。
スカイト結晶構造を有する物質をアルミナとともに添加
される無機物フィラーとして用いた場合、焼成時にガラ
ス成分と固溶し、結晶構造が崩れるため、逆に上述の誘
電率温度特性の補正作用が少なくなるという問題があっ
た。
【0008】本発明者らは、種々実験を行った結果、ペ
ロブスカイト結晶構造を有する物質の無機物フィラーの
粒径を制御、例えば粒径を大きくすることによってガラ
ス成分との接触面積を少なくして、固溶反応を起こす面
積を減少させることができることを知見した。即ち、固
溶反応を低減して、充分な誘電率温度特性の補正作用を
維持させることができる。また、粒径を大きくしすぎる
と、焼成後の基板の緻密性に劣り強度や耐湿信頼性が低
下してしまう。
ロブスカイト結晶構造を有する物質の無機物フィラーの
粒径を制御、例えば粒径を大きくすることによってガラ
ス成分との接触面積を少なくして、固溶反応を起こす面
積を減少させることができることを知見した。即ち、固
溶反応を低減して、充分な誘電率温度特性の補正作用を
維持させることができる。また、粒径を大きくしすぎる
と、焼成後の基板の緻密性に劣り強度や耐湿信頼性が低
下してしまう。
【0009】本発明は、上述の知見に基づくものであ
り、その目的は、ペロブスカイト結晶構造を有する物質
の無機物フィラーの粒径を適正化して、基板の誘電率温
度特性を充分に補正することができ、且つ基板強度の高
い容量内蔵型多層回路基板を提供することにある。
り、その目的は、ペロブスカイト結晶構造を有する物質
の無機物フィラーの粒径を適正化して、基板の誘電率温
度特性を充分に補正することができ、且つ基板強度の高
い容量内蔵型多層回路基板を提供することにある。
【0010】
【課題を解決するための手段】本発明は、ガラス成分及
び無機物フィラーから成る誘電体層を複数積層して成
り、内部に金系、銀系又は銅系導体材料から成る内部配
線パターン及び容量発生パターンを有する容量内蔵型多
層回路基板において、前記無機物フィラーはペロブスカ
イト結晶構造で且つ誘電率の温度特性が負である粒径2
〜10μmの誘電体材料を含む容量内蔵型多層回路基板
である。
び無機物フィラーから成る誘電体層を複数積層して成
り、内部に金系、銀系又は銅系導体材料から成る内部配
線パターン及び容量発生パターンを有する容量内蔵型多
層回路基板において、前記無機物フィラーはペロブスカ
イト結晶構造で且つ誘電率の温度特性が負である粒径2
〜10μmの誘電体材料を含む容量内蔵型多層回路基板
である。
【0011】また、好ましくは、前記誘電体材料は、チ
タン酸ストロンチウムである容量内蔵型多層回路基板で
ある。
タン酸ストロンチウムである容量内蔵型多層回路基板で
ある。
【0012】
【作用】以上のように、本発明によれば、絶縁(誘電
体)層の材料がガラス成分及び無機物フィラーから構成
されているため、比較的低温(〜1000℃)で焼結可
能であるため、内部配線パターンや容量発生パターンを
比抵抗の小さい金、銀、銅などの金属材料を用いること
ができる。
体)層の材料がガラス成分及び無機物フィラーから構成
されているため、比較的低温(〜1000℃)で焼結可
能であるため、内部配線パターンや容量発生パターンを
比抵抗の小さい金、銀、銅などの金属材料を用いること
ができる。
【0013】また、例えばアルミナフィラーとともに用
いられる誘電率温度特性を補正する無機物フィラーとし
て、ペロブスカイト結晶構造で且つ誘電率が負の温度特
性を有する誘電体材料(以下、単に負の温特材料とい
う)を含んでいるため、誘電体層の全体の誘電率の温度
特性の絶対値を、例えば±60ppm/℃と極めて小さ
く補正でき、容量発生パターンを内蔵しても安定した容
量特性が得られる容量内蔵型多層回路基板となる。
いられる誘電率温度特性を補正する無機物フィラーとし
て、ペロブスカイト結晶構造で且つ誘電率が負の温度特
性を有する誘電体材料(以下、単に負の温特材料とい
う)を含んでいるため、誘電体層の全体の誘電率の温度
特性の絶対値を、例えば±60ppm/℃と極めて小さ
く補正でき、容量発生パターンを内蔵しても安定した容
量特性が得られる容量内蔵型多層回路基板となる。
【0014】本発明では、特に負の温特材料の無機物フ
ィラーの粒径を2〜10μmとしている。即ち、粒径が
2μm以上とすることで、アルミナやガラス成分ととも
に低温(例えば900℃)で焼結しても、その焼結反応
時にガラス成分との固溶反応を抑制でき、ぺロブスカイ
ト構造が充分に維持できため、上述の補正作用を充分に
維持させることができ、上述のように誘電率温度特性を
±60ppm以内にすることができる。
ィラーの粒径を2〜10μmとしている。即ち、粒径が
2μm以上とすることで、アルミナやガラス成分ととも
に低温(例えば900℃)で焼結しても、その焼結反応
時にガラス成分との固溶反応を抑制でき、ぺロブスカイ
ト構造が充分に維持できため、上述の補正作用を充分に
維持させることができ、上述のように誘電率温度特性を
±60ppm以内にすることができる。
【0015】また、その粒径が10μm以下であるた
め、焼成後の基板全体を緻密化することができ、基板の
強度が所定値以上を維持できる。ここで、粒径が10μ
mを越えると、基板強度の劣化が著しく、また製造工程
においても、ガラスフリット、アルミナフィラーととも
に溶剤などでスラリー状にした場合、沈降現象が発生し
たり、均質分散ができないという問題が発生する。
め、焼成後の基板全体を緻密化することができ、基板の
強度が所定値以上を維持できる。ここで、粒径が10μ
mを越えると、基板強度の劣化が著しく、また製造工程
においても、ガラスフリット、アルミナフィラーととも
に溶剤などでスラリー状にした場合、沈降現象が発生し
たり、均質分散ができないという問題が発生する。
【0016】特に、負の温特材料としてチタン酸ストロ
ンチウムを用いれば高い基板強度が達成される。
ンチウムを用いれば高い基板強度が達成される。
【0017】さらに、チタニアを用いた基板に比較し
て、基板表面にチタニア成分が析出されず、その表面に
厚膜抵抗体膜を形成しても、その抵抗特性に大きな変化
を与えることがない。
て、基板表面にチタニア成分が析出されず、その表面に
厚膜抵抗体膜を形成しても、その抵抗特性に大きな変化
を与えることがない。
【0018】
【実施例】以下、本発明の容量内蔵型多層回路基板を図
面に基づいて詳説する。図1は、本発明の容量内蔵型多
層回路基板の断面構造を示す。図において、10は容量
内蔵型多層回路基板であり、1は複数の誘電体層1a、
1b・・・を積層した基板本体であり、2は誘電体層1
a、1b・・・間に形成された所定内部配線パターンで
あり、3は誘電体層1a、1b・・・間に形成された容
量発生パターンであり、4はビアホール導体であり、5
は表面配線パターンであり、6は厚膜抵抗体膜である。
面に基づいて詳説する。図1は、本発明の容量内蔵型多
層回路基板の断面構造を示す。図において、10は容量
内蔵型多層回路基板であり、1は複数の誘電体層1a、
1b・・・を積層した基板本体であり、2は誘電体層1
a、1b・・・間に形成された所定内部配線パターンで
あり、3は誘電体層1a、1b・・・間に形成された容
量発生パターンであり、4はビアホール導体であり、5
は表面配線パターンであり、6は厚膜抵抗体膜である。
【0019】基板本体1は、ガラス−セラミックスから
成る複数の誘電体層1a、1b・・・と、該誘電体層1
a、1b・・・間に配置された金系、銀系、または銅系
の導体から成る所定内部配線パターン2、容量発生パタ
ーン3と、該誘電体層1a、1b・・・を貫くビアホー
ル導体4とから構成されている。
成る複数の誘電体層1a、1b・・・と、該誘電体層1
a、1b・・・間に配置された金系、銀系、または銅系
の導体から成る所定内部配線パターン2、容量発生パタ
ーン3と、該誘電体層1a、1b・・・を貫くビアホー
ル導体4とから構成されている。
【0020】これにより、基板本体1内には、誘電体
層、例えば1c、1dを挟んで互いに対向する容量発生
パターン3によって容量が所定回路の一部が形成される
ことになる。
層、例えば1c、1dを挟んで互いに対向する容量発生
パターン3によって容量が所定回路の一部が形成される
ことになる。
【0021】基板本体1の主面には、金系、銀系、また
は銅系の導体から成る所定表面配線パターン5及び厚膜
抵抗体膜6が形成され、これらが、ビアホール導体4を
介して、内部配線パターン2や容量発生パターン3と電
気的に接続され、全体として、所定回路が達成されるこ
とになる。尚、図には記載していないが、表面には保護
膜が形成され、必要に応じてICチップや、チップ電子
部品などが搭載されている。
は銅系の導体から成る所定表面配線パターン5及び厚膜
抵抗体膜6が形成され、これらが、ビアホール導体4を
介して、内部配線パターン2や容量発生パターン3と電
気的に接続され、全体として、所定回路が達成されるこ
とになる。尚、図には記載していないが、表面には保護
膜が形成され、必要に応じてICチップや、チップ電子
部品などが搭載されている。
【0022】ここで、基板本体1の内部に形成される容
量は、例えば、図中の誘電体層1cを挟むように配置さ
れた所定対向面積を有する容量発生パターン3間で発生
するものであり、さらに、誘電体層1dを挟むように配
置された容量発生パターン3間でも所定容量が発生す
る。
量は、例えば、図中の誘電体層1cを挟むように配置さ
れた所定対向面積を有する容量発生パターン3間で発生
するものであり、さらに、誘電体層1dを挟むように配
置された容量発生パターン3間でも所定容量が発生す
る。
【0023】誘電体層1a、1b・・・は、ガラス成分
と無機物フィラーなどを焼結させて構成される。ガラス
成分は、結晶化ガラス、非晶質ガラスなどであり、無機
物フィラーは、少なくとも負の温特材料の粉末を含み、
その他にはアルミナ粉末などが挙げられる。また、無機
物フィラー負の温特材料としては、チタン酸ストロンチ
ウム(−3360ppm/℃)、スズ酸ストロンチウム
(−3720ppm/℃)、チタン酸カルシウム(−1
620ppm/℃)が例示できる。また、ガラス成分
は、硼珪酸ガラス、アルミノ珪酸ガラスなどの低融点ガ
ラスが例示できる。
と無機物フィラーなどを焼結させて構成される。ガラス
成分は、結晶化ガラス、非晶質ガラスなどであり、無機
物フィラーは、少なくとも負の温特材料の粉末を含み、
その他にはアルミナ粉末などが挙げられる。また、無機
物フィラー負の温特材料としては、チタン酸ストロンチ
ウム(−3360ppm/℃)、スズ酸ストロンチウム
(−3720ppm/℃)、チタン酸カルシウム(−1
620ppm/℃)が例示できる。また、ガラス成分
は、硼珪酸ガラス、アルミノ珪酸ガラスなどの低融点ガ
ラスが例示できる。
【0024】ガラス成分の構成比率は40〜90重量%
であり、アルミナ粉末及び負の温特材料の粉末からなる
無機物フィラーの構成比率は10〜60重量%である。
無機物フィラーが10重量%未満であると、相対的にア
ルミナ粉末など基板の強度に有効な材料が減少してしま
うため、焼結した基板本体1の強度が低下してしまう。
一方60重量%を越えると焼結後の基板本体1中に相対
的にガラス成分が不足するため、緻密な回路基板が達成
されない。尚、好ましくはガラス成分の構成比率は30
〜50重量%であり、その残部がガラス成分となるよう
にすることである。
であり、アルミナ粉末及び負の温特材料の粉末からなる
無機物フィラーの構成比率は10〜60重量%である。
無機物フィラーが10重量%未満であると、相対的にア
ルミナ粉末など基板の強度に有効な材料が減少してしま
うため、焼結した基板本体1の強度が低下してしまう。
一方60重量%を越えると焼結後の基板本体1中に相対
的にガラス成分が不足するため、緻密な回路基板が達成
されない。尚、好ましくはガラス成分の構成比率は30
〜50重量%であり、その残部がガラス成分となるよう
にすることである。
【0025】このように、負の温特材料の粒径を2〜1
0μmに設定することが重要である。粒径を2〜10μ
mに設定することにより、基板材料をスラリー状にする
際にも、沈降現象が発生することなく、均質混合された
スラリーを得ることができる。また、1050℃程度ま
での温度で焼結しても、非常に安定なペロブスカイト結
晶構造が維持でき、基板1の誘電率温度特性の補正効果
が充分に現れ、その温度特性を±60ppm以内にする
ことができる。
0μmに設定することが重要である。粒径を2〜10μ
mに設定することにより、基板材料をスラリー状にする
際にも、沈降現象が発生することなく、均質混合された
スラリーを得ることができる。また、1050℃程度ま
での温度で焼結しても、非常に安定なペロブスカイト結
晶構造が維持でき、基板1の誘電率温度特性の補正効果
が充分に現れ、その温度特性を±60ppm以内にする
ことができる。
【0026】これにより、容量発生パターン3を形成し
ても、容量が温度に大きく依存することがない安定した
容量成分を簡単に形成することができる。さらに比誘電
率を8.0以上にすることが可能となり、容量発生パタ
ーン3を対向面積を小さくしても充分な容量値の容量が
達成できる。
ても、容量が温度に大きく依存することがない安定した
容量成分を簡単に形成することができる。さらに比誘電
率を8.0以上にすることが可能となり、容量発生パタ
ーン3を対向面積を小さくしても充分な容量値の容量が
達成できる。
【0027】特に、上述の誘電体材料としてチタン酸ス
トロンチウムを用いれば、基板の抗折強度が他の誘電体
材料に比較して優れる。
トロンチウムを用いれば、基板の抗折強度が他の誘電体
材料に比較して優れる。
【0028】また、誘電体層1a、1b・・・間に形成
した内部配線パターン2や容量発生パターン3を構成す
る導体材料の特性に影響を与えることがない。
した内部配線パターン2や容量発生パターン3を構成す
る導体材料の特性に影響を与えることがない。
【0029】さらに、無機物フィラーのアルミナ粉末と
ともに用いることにより、基板本体1の強度が実用的な
値となる。
ともに用いることにより、基板本体1の強度が実用的な
値となる。
【0030】尚、基板本体1の表面に酸化ルテニウム、
六硼化ランタン、酸化スズなどの厚膜抵抗体膜6を形成
しても、厚膜抵抗体膜6に半導体伝導性を与えたり、温
度特性を負側にシフトさせたりすることが一切なくな
る。
六硼化ランタン、酸化スズなどの厚膜抵抗体膜6を形成
しても、厚膜抵抗体膜6に半導体伝導性を与えたり、温
度特性を負側にシフトさせたりすることが一切なくな
る。
【0031】上述の負の温特材料のなかで、チタン酸ス
トロンチウムが望ましい理由として、上述したように基
板本体1の強度が充分に得られ、温度特性の補償作用が
顕著に現れ、焼成条件が比較的緩和されるためである。
トロンチウムが望ましい理由として、上述したように基
板本体1の強度が充分に得られ、温度特性の補償作用が
顕著に現れ、焼成条件が比較的緩和されるためである。
【0032】例えば、チタン酸カルシウムでは、チタン
酸ストロンチウムに比較してイオン半径が小さいため、
ガラス成分との反応が顕著となり、結晶構造が崩れやす
く、誘電率の補正効果を充分に得るために粒径を10μ
mに近い値にする必要がある。
酸ストロンチウムに比較してイオン半径が小さいため、
ガラス成分との反応が顕著となり、結晶構造が崩れやす
く、誘電率の補正効果を充分に得るために粒径を10μ
mに近い値にする必要がある。
【0033】また、スズ酸ストロンチウムは、焼結後に
おいては、ペロブスカイト構造を維持することが難し
く、焼成条件を充分に留意する必要がある。
おいては、ペロブスカイト構造を維持することが難し
く、焼成条件を充分に留意する必要がある。
【0034】尚、誘電体層1a、1b・・・として、ガ
ラス成分、アルミナ粉末、負の温特材料の粉末の他に、
酸化剤などを必要に応じて添加しても構わない。
ラス成分、アルミナ粉末、負の温特材料の粉末の他に、
酸化剤などを必要に応じて添加しても構わない。
【0035】次に、本発明の容量内蔵型多層回路基板の
製造方法を説明する。
製造方法を説明する。
【0036】まず、基板用組成物(誘電体層1a、1b
・・・)となる結晶化又は非晶質の低融点ガラスフリッ
ト、アルミナ粉末、負の温特材料、例えば、チタン酸ス
トロンチウム粉末と、有機バインダー(例えばポリメタ
クリレート樹脂)と、可塑剤(例えばジブチルフタレー
ト)と溶剤(例えばメチルエチルケトン)と、他の添加
剤(例えば消泡剤)とを所定割合で混合して、これをボ
ールミルを用いて24〜72時間程度混練して均質なス
ラリーを調整する。このスラリーを脱泡処理した後、例
えばドクターブレード法などの公知の方法で50〜30
0μm程度の厚みのグリーンシートを形成する。
・・・)となる結晶化又は非晶質の低融点ガラスフリッ
ト、アルミナ粉末、負の温特材料、例えば、チタン酸ス
トロンチウム粉末と、有機バインダー(例えばポリメタ
クリレート樹脂)と、可塑剤(例えばジブチルフタレー
ト)と溶剤(例えばメチルエチルケトン)と、他の添加
剤(例えば消泡剤)とを所定割合で混合して、これをボ
ールミルを用いて24〜72時間程度混練して均質なス
ラリーを調整する。このスラリーを脱泡処理した後、例
えばドクターブレード法などの公知の方法で50〜30
0μm程度の厚みのグリーンシートを形成する。
【0037】次に得られたグリーンシートの表面にビア
ホール導体4となる穴をパンチ加工を行い、ビアホール
導体4の充填及び内部配線パターン2、容量発生パター
ン3を印刷する。尚、ビアホール導体4の充填は、内部
配線パターン2、容量発生パターン3を印刷した後に行
っても構わない。
ホール導体4となる穴をパンチ加工を行い、ビアホール
導体4の充填及び内部配線パターン2、容量発生パター
ン3を印刷する。尚、ビアホール導体4の充填は、内部
配線パターン2、容量発生パターン3を印刷した後に行
っても構わない。
【0038】内部配線パターン2、容量発生パターン3
用導体ペーストは、金、銀、銅及びその合金のうちから
選ばれた少なくとも1種類の金属を主成分とする導体ペ
ーストが用いられる。これらの内部配線パターン2、容
量発生パターン3及びビアホール導体4が形成されたグ
リーンシートを、各誘電体層1a、1b・・・の層構成
を考慮して、順次積層して、熱圧着などで基板本体1と
なる積層体を形成する。
用導体ペーストは、金、銀、銅及びその合金のうちから
選ばれた少なくとも1種類の金属を主成分とする導体ペ
ーストが用いられる。これらの内部配線パターン2、容
量発生パターン3及びビアホール導体4が形成されたグ
リーンシートを、各誘電体層1a、1b・・・の層構成
を考慮して、順次積層して、熱圧着などで基板本体1と
なる積層体を形成する。
【0039】このように得られた積層体を焼成する。先
ず、第1段階で、積層体に含まれる有機物を、ガラス成
分の軟化点以下の温度、例えば500℃前後で除去す
る。次にの段階で、ガラス成分、アルミナ粉末、チタン
酸ストロンチウムから成る誘電体層1a、1b・・・、
及び内部配線パターン2、容量発生パターン3、ビアホ
ール導体4の一体焼結を行う。この焼成温度は、誘電体
層1a、1b・・・のガラス成分や内部配線パターン2
などの導体材料の融点によって決定されるが、800〜
1050℃の温度で行われる。焼成雰囲気は、内部配線
パターン2の導体材料によって決定される。これによ
り、焼結された基板本体1が達成される。
ず、第1段階で、積層体に含まれる有機物を、ガラス成
分の軟化点以下の温度、例えば500℃前後で除去す
る。次にの段階で、ガラス成分、アルミナ粉末、チタン
酸ストロンチウムから成る誘電体層1a、1b・・・、
及び内部配線パターン2、容量発生パターン3、ビアホ
ール導体4の一体焼結を行う。この焼成温度は、誘電体
層1a、1b・・・のガラス成分や内部配線パターン2
などの導体材料の融点によって決定されるが、800〜
1050℃の温度で行われる。焼成雰囲気は、内部配線
パターン2の導体材料によって決定される。これによ
り、焼結された基板本体1が達成される。
【0040】得られた基板本体1上に、表面配線パター
ン5、厚膜抵抗体膜6を形成する。
ン5、厚膜抵抗体膜6を形成する。
【0041】厚膜抵抗体膜6は、表面配線パターン5の
焼きつけ雰囲気などによって決定されるが、非酸化性雰
囲気で焼成する場合には、六硼化ランタン、酸化スズな
どを主成分とする抵抗体ペーストを用いて形成される。
また、酸化性雰囲気で焼成する場合には、酸化ルテニウ
ムを主成分とする抵抗体ペーストを用いて形成される。
焼きつけ雰囲気などによって決定されるが、非酸化性雰
囲気で焼成する場合には、六硼化ランタン、酸化スズな
どを主成分とする抵抗体ペーストを用いて形成される。
また、酸化性雰囲気で焼成する場合には、酸化ルテニウ
ムを主成分とする抵抗体ペーストを用いて形成される。
【0042】尚、表面配線パターン5は、銀系導体(銀
又は銀合金)や銅系(銅又は銅合金)を用いることがで
きるが、耐マイグレーション性などを考慮して、銅系材
料が好ましい。
又は銀合金)や銅系(銅又は銅合金)を用いることがで
きるが、耐マイグレーション性などを考慮して、銅系材
料が好ましい。
【0043】(実験例)ガラスフリットとして、酸化珪
素51モル%、酸化アルミニウム19モル%、酸化マグ
ネシウム19モル%、酸化亜鉛8モル%、酸化硼素3モ
ル%(それに相当する硼酸)を混合し、約1600℃で
溶解した後、水中に投下し急冷することによりガラスを
得た。得られたガラスをアルミナボールとともにアルミ
ナポットに入れ、湿式粉砕して乾燥した。これにより平
均粒径2〜3μmの結晶化ガラスフリットを得た。
素51モル%、酸化アルミニウム19モル%、酸化マグ
ネシウム19モル%、酸化亜鉛8モル%、酸化硼素3モ
ル%(それに相当する硼酸)を混合し、約1600℃で
溶解した後、水中に投下し急冷することによりガラスを
得た。得られたガラスをアルミナボールとともにアルミ
ナポットに入れ、湿式粉砕して乾燥した。これにより平
均粒径2〜3μmの結晶化ガラスフリットを得た。
【0044】次に、表1に示す割合で、結晶化ガラスフ
リット、粒径2μmのアルミナ粉末及び又は粒径3.9
μm又は粒径1.6μmのチタン酸ストロンチウム粉末
とを混合した。それらの混合物をアルミナボールととも
に、アルミナポットに入れ、ボールミル混合した後に乾
燥して、容量内蔵型多層回路基板用組成物を得た。
リット、粒径2μmのアルミナ粉末及び又は粒径3.9
μm又は粒径1.6μmのチタン酸ストロンチウム粉末
とを混合した。それらの混合物をアルミナボールととも
に、アルミナポットに入れ、ボールミル混合した後に乾
燥して、容量内蔵型多層回路基板用組成物を得た。
【0045】得られた基板用組成物1000gに対し
て、アクリル樹脂100gと可塑剤70g及びトルエン
400gを加えてスラリーを作成し、このスラリーに真
空脱泡処理を施した。
て、アクリル樹脂100gと可塑剤70g及びトルエン
400gを加えてスラリーを作成し、このスラリーに真
空脱泡処理を施した。
【0046】次に、スラリーを用いて、ドクターブレー
ド法により厚さ200μmのグリーンシートを作成し
た。そして、このグリーンシートを10枚積層してホッ
トプレスし、得られた積層体を870℃1時間焼成して
多層の基板本体を作成した。
ド法により厚さ200μmのグリーンシートを作成し
た。そして、このグリーンシートを10枚積層してホッ
トプレスし、得られた積層体を870℃1時間焼成して
多層の基板本体を作成した。
【0047】得られた基板本体の両面にインジウム−ガ
リウムの導体膜を形成し、JIS2141に準拠して、
Qメーターにより1MHzで誘電率を計測した。
リウムの導体膜を形成し、JIS2141に準拠して、
Qメーターにより1MHzで誘電率を計測した。
【0048】尚、表1における評価として、誘電率温度
特性は実用的な温度範囲である−30〜80℃におい
て、±60ppm以内、基板の抗折強度が実用的な強度
である15kgf/cm2 以上を良品とした。
特性は実用的な温度範囲である−30〜80℃におい
て、±60ppm以内、基板の抗折強度が実用的な強度
である15kgf/cm2 以上を良品とした。
【0049】
【表1】
【0050】実験例1、2(粒径1.6μmのチタン酸
ストロンチウムを添加)では、比誘電率が8.0を越
え、さらに誘電率温度特性も基板本体1の内部に容量を
形成するにあたり、実用的な範囲である±60ppm/
℃以下となり、抗折強度も実用に適した強度以上が確保
できる。
ストロンチウムを添加)では、比誘電率が8.0を越
え、さらに誘電率温度特性も基板本体1の内部に容量を
形成するにあたり、実用的な範囲である±60ppm/
℃以下となり、抗折強度も実用に適した強度以上が確保
できる。
【0051】比較例1(チタン酸ストロンチウムを添加
していない)では、比誘電率も6.5と小さく、また誘
電率温度特性が130ppm/℃とプラス側に大きいも
のとなる。
していない)では、比誘電率も6.5と小さく、また誘
電率温度特性が130ppm/℃とプラス側に大きいも
のとなる。
【0052】比較例2(粒径1.6μmのチタン酸スト
ロンチウムを添加)では、比誘電率も7.0と、比較例
1に比較して若干の向上は見られたものの、誘電率温度
特性が78〜90ppm/℃とプラス側にまだ大きいも
のとなる。
ロンチウムを添加)では、比誘電率も7.0と、比較例
1に比較して若干の向上は見られたものの、誘電率温度
特性が78〜90ppm/℃とプラス側にまだ大きいも
のとなる。
【0053】ここで、組成的には、実施例1と同一であ
るが、チタン酸ストロンチウムの粒径が2.0μmを下
回るため、焼結時にペロブスカイト結晶構造の一部が崩
壊してしまい、特に温度特性の補償する作用が充分に現
れなくなる。
るが、チタン酸ストロンチウムの粒径が2.0μmを下
回るため、焼結時にペロブスカイト結晶構造の一部が崩
壊してしまい、特に温度特性の補償する作用が充分に現
れなくなる。
【0054】比較例3(アルミナを添加していない)で
は、比誘電率も8.2であるが、誘電率温度特性が25
〜80℃で67ppm/℃と若干大きく、さらに、抗折
強度が実用的な強度15kgf/cm2 を下回るものと
なる。この場合も、チタン酸ストロンチウムの粒径が2
μmを下回るため、その一部でペロブスカイト結晶構造
のが崩壊してしまうため、正の温度特性を有するアルミ
ナ粉末を添加しなくとも、温度特性が±60ppm/℃
以内にすることができない。
は、比誘電率も8.2であるが、誘電率温度特性が25
〜80℃で67ppm/℃と若干大きく、さらに、抗折
強度が実用的な強度15kgf/cm2 を下回るものと
なる。この場合も、チタン酸ストロンチウムの粒径が2
μmを下回るため、その一部でペロブスカイト結晶構造
のが崩壊してしまうため、正の温度特性を有するアルミ
ナ粉末を添加しなくとも、温度特性が±60ppm/℃
以内にすることができない。
【0055】以上の実験結果から判るように、実施例
1、2に示すように、粒径2μm以上のペロブスカイト
結晶構造で、且つ負の温度特性を有する誘電体材料を、
アルミナ粉末とともに無機物フィラーとして用いること
で、誘電体層1a、1b・・・の誘電率の温度特性が±
60ppm/℃であることより、基板本体内部に容量発
生パターン3を形成して所定容量を得るようにしても、
その容量は周囲の温度変化に対しても安定した容量が維
持できる。
1、2に示すように、粒径2μm以上のペロブスカイト
結晶構造で、且つ負の温度特性を有する誘電体材料を、
アルミナ粉末とともに無機物フィラーとして用いること
で、誘電体層1a、1b・・・の誘電率の温度特性が±
60ppm/℃であることより、基板本体内部に容量発
生パターン3を形成して所定容量を得るようにしても、
その容量は周囲の温度変化に対しても安定した容量が維
持できる。
【0056】さらに、比誘電率を従来以上に比誘電率を
高めることができることにより、例えば容量発生パター
ン3の面積を小型化しても、充分な値の容量が得られ、
さらに、図1に示すマイクロストリップ線路パターン7
を基板本体1内部に形成する場合にも、小型化された線
路パターン7が達成され、波長短縮率に応じて、誘電体
材料の配合量を制御することにより、一層のマイクロス
トリップラインを極小化させることができる。
高めることができることにより、例えば容量発生パター
ン3の面積を小型化しても、充分な値の容量が得られ、
さらに、図1に示すマイクロストリップ線路パターン7
を基板本体1内部に形成する場合にも、小型化された線
路パターン7が達成され、波長短縮率に応じて、誘電体
材料の配合量を制御することにより、一層のマイクロス
トリップラインを極小化させることができる。
【0057】また、負の温特材料が、基板本体1の内部
配線パターン2、容量発生パターン3、ビアーホール導
体4及び表面配線パターン5、厚膜抵抗膜6などに、悪
影響を及ぼすことが一切なく、例えば基板本体1の表面
の厚膜抵抗体膜6の抵抗温度特性を変化させることが一
切ないものとなる。
配線パターン2、容量発生パターン3、ビアーホール導
体4及び表面配線パターン5、厚膜抵抗膜6などに、悪
影響を及ぼすことが一切なく、例えば基板本体1の表面
の厚膜抵抗体膜6の抵抗温度特性を変化させることが一
切ないものとなる。
【0058】尚、上述の実験では、誘電体材料としてチ
タン酸ストロンチウムを用いたが、その他にも、同様の
誘電体材料として、スズ酸ストロンチウム、チタン酸カ
ルシウムなどが例示されることは上述したが、これらの
材料は、ペロブスカイト結晶構造がチタン酸ストロンチ
ウムに比較して崩れやすいため、2〜10μmの範囲
で、10μmに近くするように粒径を大きくすることが
重要となる。
タン酸ストロンチウムを用いたが、その他にも、同様の
誘電体材料として、スズ酸ストロンチウム、チタン酸カ
ルシウムなどが例示されることは上述したが、これらの
材料は、ペロブスカイト結晶構造がチタン酸ストロンチ
ウムに比較して崩れやすいため、2〜10μmの範囲
で、10μmに近くするように粒径を大きくすることが
重要となる。
【0059】尚、上述の実施例では、内部に容量発生パ
ターン3、マイクロストリップ線路パターン7を形成し
た基板本体1を例示したが、その他にコイルパターンを
基板本体1の内部又は基板本体1の表面に形成して、内
部に形成した容量成分とともにL−C共振回路を作成す
るなど、種々の回路網に広く使用できる。
ターン3、マイクロストリップ線路パターン7を形成し
た基板本体1を例示したが、その他にコイルパターンを
基板本体1の内部又は基板本体1の表面に形成して、内
部に形成した容量成分とともにL−C共振回路を作成す
るなど、種々の回路網に広く使用できる。
【0060】
【発明の効果】以上のように、本発明によれば、低温焼
成され、内部配線パターン、容量発生パターンとして、
比抵抗の小さい金、銀、銅などの金属材料を具備した容
量内蔵型多層回路基板であって、基板本体を構成する誘
電体層が、ガラス成分、アルミナ成分、さらに粒径2〜
10μmの負の温特材料を含んで構成されており、基板
本体の温度特性を±60ppm以内することができるた
め、基板本体内に容量発生パターンを形成して安定した
容量を形成することができる。
成され、内部配線パターン、容量発生パターンとして、
比抵抗の小さい金、銀、銅などの金属材料を具備した容
量内蔵型多層回路基板であって、基板本体を構成する誘
電体層が、ガラス成分、アルミナ成分、さらに粒径2〜
10μmの負の温特材料を含んで構成されており、基板
本体の温度特性を±60ppm以内することができるた
め、基板本体内に容量発生パターンを形成して安定した
容量を形成することができる。
【0061】さらに、上述の負の温特材料は、焼結後に
おいても、安定した結晶構造を維持できるので、基板の
誘電率温度特性を良好に補正でき、基板表面の厚膜抵抗
体膜の抵抗温度特性に影響を与えることがない。
おいても、安定した結晶構造を維持できるので、基板の
誘電率温度特性を良好に補正でき、基板表面の厚膜抵抗
体膜の抵抗温度特性に影響を与えることがない。
【0062】特に、誘電体材料として、チタン酸ストロ
ンチウムを用いれば、ペロブスカイト結晶構造の維持に
有効であり、粒径を小さくすることができる。
ンチウムを用いれば、ペロブスカイト結晶構造の維持に
有効であり、粒径を小さくすることができる。
【図1】本発明の容量内蔵型多層回路基板の断面構造を
示す図である。
示す図である。
10・・・・・・容量内蔵型多層回路基板 1・・・・・・基板本体 1a、1b・・誘電体層 2・・・・・・内部配線パターン 3・・・・・・容量発生パターン 4・・・・・・ビアホール導体 5・・・・・・表面配線パターン 6・・・・・・厚膜抵抗体膜 7・・・・・・マイクロストリップ線路パターン
Claims (2)
- 【請求項1】 ガラス成分及び無機物フィラーから成る
誘電体層を複数積層するとともに、内部に金系、銀系又
は銅系導体材料から成る内部配線パターン及び容量発生
パターンを配して成る容量内蔵型多層回路基板におい
て、 前記無機物フィラーが、ペロブスカイト結晶構造で且つ
誘電率の温度特性が負である粒径2〜10μmの誘電体
材料を含むことを特徴とする容量内蔵型多層回路基板。 - 【請求項2】 前記ペロブスカイト結晶構造で且つ誘電
率の温度特性が負である誘電体材料がチタン酸ストロン
チウムであることを特徴とする請求項1記載のよりょう
内蔵型多層回路基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21653393A JP3443436B2 (ja) | 1993-08-31 | 1993-08-31 | 容量内蔵型多層回路基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21653393A JP3443436B2 (ja) | 1993-08-31 | 1993-08-31 | 容量内蔵型多層回路基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0766563A true JPH0766563A (ja) | 1995-03-10 |
| JP3443436B2 JP3443436B2 (ja) | 2003-09-02 |
Family
ID=16689932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21653393A Expired - Fee Related JP3443436B2 (ja) | 1993-08-31 | 1993-08-31 | 容量内蔵型多層回路基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3443436B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121174A (en) * | 1996-09-26 | 2000-09-19 | Ngk Spark Plug Co., Ltd. | Dielectric material with low temperature coefficient and high quality |
| JP2002280746A (ja) * | 2001-03-20 | 2002-09-27 | Polytronics Technology Corp | 埋込み機能素子を備えたプリント回路基板 |
| JP2005285968A (ja) * | 2004-03-29 | 2005-10-13 | Kyocera Corp | コンデンサ内蔵ガラスセラミック多層配線基板 |
| KR101018102B1 (ko) * | 2008-08-25 | 2011-02-25 | 삼성전기주식회사 | 다층 ltcc 기판 및 그 제조방법 |
| JP2014120519A (ja) * | 2012-12-13 | 2014-06-30 | Mitsubishi Electric Corp | 半導体装置 |
-
1993
- 1993-08-31 JP JP21653393A patent/JP3443436B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6121174A (en) * | 1996-09-26 | 2000-09-19 | Ngk Spark Plug Co., Ltd. | Dielectric material with low temperature coefficient and high quality |
| JP2002280746A (ja) * | 2001-03-20 | 2002-09-27 | Polytronics Technology Corp | 埋込み機能素子を備えたプリント回路基板 |
| JP2005285968A (ja) * | 2004-03-29 | 2005-10-13 | Kyocera Corp | コンデンサ内蔵ガラスセラミック多層配線基板 |
| KR101018102B1 (ko) * | 2008-08-25 | 2011-02-25 | 삼성전기주식회사 | 다층 ltcc 기판 및 그 제조방법 |
| JP2014120519A (ja) * | 2012-12-13 | 2014-06-30 | Mitsubishi Electric Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3443436B2 (ja) | 2003-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2753887B2 (ja) | コンデンサー内蔵複合回路基板 | |
| US4882650A (en) | Magnesium titanate ceramic and dual dielectric substrate using same | |
| EP0355756A1 (en) | Low dielectric constant compositions | |
| JP3843912B2 (ja) | 多層回路基板用ガラスセラミック材料および多層回路基板 | |
| US6455453B1 (en) | Low-temperature sinterable ceramic composition and multilayer ceramic substrate | |
| JP3709752B2 (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP3944791B2 (ja) | セラミック多層プリント回路基板 | |
| JP2003342063A (ja) | ガラスセラミック組成物、ガラスセラミック、およびセラミック多層基板 | |
| US4633366A (en) | Laminar electrical component with magnesium orthoborate | |
| JPH0766563A (ja) | 容量内蔵型多層回路基板 | |
| JP2000264724A (ja) | 誘電体セラミック組成物及びセラミック多層基板 | |
| JP3550270B2 (ja) | 低温焼成磁器組成物および低温焼成磁器の製造方法 | |
| JP3231892B2 (ja) | 多層基板の製造方法 | |
| JP2753892B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP3164664B2 (ja) | 多層回路基板 | |
| JP2964725B2 (ja) | セラミック基板用組成物 | |
| JP2931448B2 (ja) | コンデンサー内蔵複合回路基板 | |
| JP2005179117A (ja) | 誘電体磁器組成物およびこれを用いた積層セラミック部品 | |
| JP3103686B2 (ja) | 多層回路基板 | |
| JP3372061B2 (ja) | 高周波誘電体材料ならびに共振器およびその製造方法 | |
| JP3190111B2 (ja) | 多層配線基板および誘電体層材料 | |
| JP2003212648A (ja) | 絶縁体磁器、セラミック多層基板、セラミック電子部品、および積層セラミック電子部品 | |
| JP2002043759A (ja) | 多層配線基板 | |
| JP3315182B2 (ja) | セラミック基板用組成物 | |
| JP2989945B2 (ja) | コンデンサー内蔵複合回路基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |