JPH0766630A - Ｐｌｌ同期検波器 - Google Patents

Abstract

(57)【要約】 【目的】 外付け部品の削減、周波数調整の自動化によ
りコストを低減し、また寄生発振を防止する。 【構成】 制御信号に応じた発振周波数ｆ´を持つ信号
を出力する電圧制御発振器１４と、高周波信号の周波数
ｆ0 と発振周波数ｆ´とを比較し、第１の比較結果Ｖer
を出力する位相検波器１９と、発振周波数ｆ´と比較用
信号の周波数ｆ´とを比較し、第２の比較結果Ｖerを出
力する位相検波器１７と、発振周波数ｆ´と比較用信号
の周波数ｆr との差Ｖerが電圧Ｖref 以上である場合に
は、第２の比較結果Ｖerを制御信号として電圧制御発振
器１４に与え、発振周波数ｆ´と比較用信号の周波数ｆ
r との差Ｖerが電圧Ｖref よりも小さい場合には、第１
の比較結果Ｖerを制御信号として電圧制御発振器１４に
与えて発振周波数ｆ´を制御する切替手段２０，２１と
を備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はＰＬＬ（PHASE LOCKED
LOOP ）同期検波器に係わり、特に音声信号や映像信号
の復調に好適なものに関する。

【０００２】

【従来の技術】従来のＰＬＬ同調回路のブロック構成を
図２に示す。この図２に示されるように、従来は電圧制
御発振器１４に同調回路としてタンクコイル３１を外付
けしていた。さらに、電圧制御発振器１４から出力され
る周波数ｆ´を、入力端子ＲＦinに入力される高周波信
号の搬送波周波数ｆ0 にほぼ一致するように予め調整し
ておく必要があった。

【０００３】先ず、変調された高周波信号が入力端子Ｒ
Ｆinより入力され、利得制御アンプ１１に入力される。
この利得制御アンプ１１は、高周波信号を振幅が一定と
なるように増幅し、次段の検波器１２及び位相検波器１
９に出力する。

【０００４】電圧制御発振器１４から出力された発振周
波数ｆ´を持つ信号は、検波器１２及び移相器１６に入
力される。移相器１６に入力された周波数信号ｆ´は９
０度移相された後、次段の位相検波器１９に入力され
る。位相検波器１９において、利得制御アンプ１１から
出力された信号ｆ0 と、電圧制御発振器１４から出力さ
れ９０度移相された信号ｆ″とが掛算され、それぞれの
信号の周波数成分の和と差とがビート信号として出力さ
れる。

【０００５】位相検波器１９の出力端にはフィルタとし
て容量２２が接続されている。これにより、位相検波器
１９から出力された信号の周波数成分のうち和の成分は
容量２２を通過し、差の成分のみが容量２２により平滑
されて誤差信号Ｖerとして電圧制御発振器１４に出力さ
れる。

【０００６】電圧制御発振器１４において、入力された
誤差信号Ｖerのレベルに応じて発振周波数ｆ´が制御さ
れる。

【０００７】このような構成により、このＰＬＬ同期検
波器は次のように動作する。入力端子ＲＦinに入力され
た高周波信号の周波数ｆ0 が、電圧制御発振器１４の発
振周波数ｆ´よりも高い場合は、位相検波器１９からの
誤差信号Ｖerのレベルが上昇する。これにより、電圧制
御発振器１４の発振周波数ｆ´が高くなる。逆に、入力
端子ＲＦinに入力された高周波信号の周波数ｆ0 が発振
周波数ｆ´よりも低い場合は、電圧制御発振器１４の発
振周波数ｆ´が低くなるように動作する。

【０００８】このように、電圧制御発振器１４の発振周
波数ｆ´は、入力された高周波信号の周波数ｆ0 に一致
するように動作する。

【０００９】また、上述のように位相検波器１９に入力
される２つの信号ｆ″，ｆ0 が９０度の位相差を持つよ
うにしている。これにより、検波器１２に入力される電
圧制御アンプ１１から出力された高周波信号ｆ0 と、電
圧制御発振器１４から出力された発振周波数ｆ´との位
相差はほぼ０度又は１８０度となり、完全なＰＬＬ同期
検波器として動作することができる。

【００１０】そして、検波器１２から同期検波されて出
力された信号は、次段のアンプ１３により増幅され、復
調信号として出力端子ＤetＯutより外部へ出力される。
また、この復調信号の一部は電圧制御アンプ１１の制御
端子に入力され、この電圧制御アンプ１１から出力され
る信号の振幅が一定になるように制御される。

【００１１】

【発明が解決しようとする課題】しかし、従来のＰＬＬ
同期検波器には次のような問題があった。

【００１２】電圧制御発振器１４にタンクコイル３１を
外付けする必要がある。このため、集積回路化を行う上
で外付け部品が増加して装置の小型化の妨げとなってい
た。

【００１３】また、タンクコイル３１を外付けした場合
には、ボンディングワイヤやリードフレーム、あるいは
プリント配線基板上の配線パターン等から発振周波数成
分が放射される。この結果、利得制御アンプ１１の入力
端子ＲＦinに入力されて正帰還発振を招いたり、高調波
成分がチューナ（図１には示されていない）に飛び込ん
でビート妨害を起こすなどの問題もあった。

【００１４】さらに、上述したように電圧制御発振器１
４から出力される発振周波数ｆ´を、入力端子ＲＦinに
入力される高周波信号の周波数ｆ0 に一致するように予
め調整しておく必要がある。このため、測定器を用いて
調整作業を行わなければならず、コスト上昇を招いてい
た。

【００１５】本発明は上記事情に鑑みてなされたもの
で、外付け部品を削減し、周波数の調整作業を不要とす
ることで組み立て時の無調整化を実現しコストの低減化
を図り、また寄生発振を防止することのできるＰＬＬ同
期検波器を提供することを目的とする。

【００１６】

【課題を解決するための手段】本発明のＰＬＬ同期検波
器は、制御信号を与えられ、この制御信号に応じた発振
周波数を持つ第１の信号を出力する電圧制御発振器と、
外部から入力された第２の信号の周波数と前記第１の信
号の発振周波数とを比較し、第１の比較結果を出力する
第１の位相検波器と、前記第１の信号の発振周波数と外
部から入力された比較用信号の周波数とを比較し、第２
の比較結果を出力する第２の位相検波器と、前記第２の
比較結果が、前記第１の信号の発振周波数と前記比較用
信号の周波数との差が所定値以上であることを示す場合
には、前記第２の位相検波器から出力された前記第２の
比較結果を制御信号として前記電圧制御発振器に与えて
前記発振周波数を制御し、前記第２の比較結果が、前記
第１の信号の発振周波数と前記比較用信号の周波数との
差が所定値よりも小さいことを示す場合には、前記第１
の位相検波器から出力された前記第１の比較結果を制御
信号として前記電圧制御発振器に与えて前記発振周波数
を制御する切替手段とを備えたことを特徴としている。

【００１７】

【作用】外部から比較用信号が入力されこの比較用信号
の周波数と、電圧制御発振器から出力された第１の信号
の発振周波数とが第２の位相検波器において比較され、
第２の比較結果として出力される。この第２の比較結果
が第１の信号の発振周波数と比較用信号の周波数との差
が所定値以上であることを示す場合には、切替手段によ
って第２の比較結果が制御信号として電圧制御発振器に
与えられてこの制御信号に応じた発振周波数を持つ第１
の信号が出力される。このように、予め電圧制御発振器
から出力される第１の信号の発振周波数が所望の値を持
つように、比較用信号を用いて自動調整される。よっ
て、電圧制御発振器に同調回路を外付けする必要はな
く、また発振周波数を予め調整しておく作業も不要であ
る。この後、第２の比較結果が第１の信号の発振周波数
と比較用信号の周波数との差が所定値よりも小さいこと
を示すようになると、切替手段によって第１の比較結果
が制御信号として電圧制御発振器に与えられてこの制御
信号に応じた発振周波数を第１の信号が持つように制御
される。

【００１８】

【実施例】以下、本発明の一実施例について図面を参照
して説明する。一般に、電圧制御発振器には内部の抵抗
や容量の値にばらつきがあるため、正規のＰＬＬループ
を作動させる前に、予め内部定数の最適化を図り、電圧
制御発振器から出力される初期時における発振周波数ｆ
´を調整する必要がある。本実施例では、周波数が安定
している信号を比較用に用いて、入力端子ＲＦinに入力
される高周波信号の周波数ｆ0 に発振周波数ｆ´が一致
するように動作させる制御ループを正規のＰＬＬループ
とは別に備えている。この制御ループにより、電圧制御
発振器の初期発振周波数ｆ´を比較用の信号にロックさ
せて自動調整した後、正規のＰＬＬループに切り換えて
復調信号の出力を行う。

【００１９】図１に、本実施例によるＰＬＬ同期検波器
のブロック構成を示す。上述したように、本実施例では
利得制御アンプ１１、検波器１２、アンプ１３、電圧制
御発振器１４、移相器１６、位相検波器１９、容量２２
から成る正規のＰＬＬループの他に、電圧制御発振器１
４の初期発振周波数ｆ´を自動調整するための制御ルー
プを有している。

【００２０】この制御ループは、電圧制御発振器１４か
ら出力された発振周波数ｆ´を１／ｎ（ｎは１以上の整
数）に分周する分周器１５と、入力端子ＲefＦinから入
力された比較用信号の周波数ｆｒを１／ｍ（ｍは１以上
の整数）に分周する分周器１８と、この二つの分周器１
５及び１８から出力された周波数ｆ´／ｎ及びｆｒ／ｍ
とを与えられて掛算を行い、その位相差を電圧レベルに
変換して出力する位相比較器１７とを有している。さら
に、位相検波器１７の出力端と、正規のＰＬＬループの
有する位相検波器１９の出力端とには、いずれか一方の
出力端と電圧制御発振器１４の入力端とを接続するスイ
ッチ２０が設けられている。このスイッチ２０は、基準
電圧Ｖref と、スイッチ２０を介して出力された位相検
波器１７からの出力信号Ｖerとを入力される比較器２１
の出力によってその接続状態が切り替わる。ここで、図
２に示された従来のＰＬＬ同期検波器の要素と同一のも
のには同一の番号を付して説明を省略する。

【００２１】次に、本実施例の動作について説明する。
先ず、電源を投入した時点ではスイッチ２０は図中ａ側
に接続されている。入力端子ＲefＦinに、周波数ｆr を
持つ比較用信号が入力される。この信号が分周器１８に
与えられ、分周された周波数ｆr ／ｍの信号が位相検波
器１７に出力される。また、電圧制御発振器１４は同調
回路が接続されておらず、この時点では周波数ｆ´で発
振している。この周波数ｆ´の信号が分周器１５で分周
されて、周波数ｆ´／ｎの信号が位相検波器１７に出力
される。

【００２２】位相検波器１７において、入力された二つ
の信号の周波数ｆ´／ｎとｆr ／ｍとが比較され、それ
ぞれの周波数の和と差とがビートとなって出力される。
このビートが、スイッチ２０を介してフィルタ２２に与
えられる。フィルタ２２により、周波数の和の成分はフ
ィルタ２２を通過し、差の成分が平滑されて誤差成分Ｖ
erとして出力される。誤差成分Ｖerは、電圧制御発振器
１４に与えられ、この誤差成分Ｖerのレベルに基づいて
初期段階における発振周波数ｆ´が制御される。このよ
うに、この制御ループでは発振周波数ｆ´／ｎがｆr ／
ｍに一致するように動作する。

【００２３】また、誤差成分Ｖerは比較器２１にも入力
され、比較電圧Ｖref と比較される。そして、誤差成分
Ｖerが予め設定されているこの電圧Ｖref 以下の範囲内
に入ると、比較器２１の出力が反転してスイッチ２０の
接続がｂ側に切り替わる。

【００２４】スイッチ２０が切り替わる瞬間では、フィ
ルタ２２に充電されている誤差電圧Ｖerは変化しない。
このため、この誤差電圧Ｖerにより制御されていた電圧
制御発振器１４の発振周波数ｆ´は変化しない。そし
て、この時点からは正規のＰＬＬループにより発振周波
数ｆ´が制御される。即ち、入力端子ＲＦinに入力され
る高周波信号の搬送波周波数ｆ0 にこの発振周波数ｆ´
が一致するように動作する。また、ここで移相器１６に
より発振周波数ｆ´が９０度移相されており、この移相
後の発振周波数ｆ″と高周波信号の周波数ｆ0 とが位相
検波器１９で比較される。このため、二つの周波数ｆ0
及びｆ´の位相差が０度又は１８０度となり、完全な同
期検波が行われる。検波器１２により同期検波された信
号は、アンプ１３で増幅されて復調信号となって出力端
子ＤetＯutより外部へ出力される。

【００２５】ここで、スイッチ２０が切り替わる前の時
点において、入力端子ＲＦinには多くの場合、入力信号
が入力されている。このような場合には、電圧制御発振
器１４の発振周波数ｆ´は、ＰＬＬループがロックして
いないため高周波信号ｆ0 との間に周波数のずれがあ
る。従って、検波器１２からの出力は正常な値にはなら
ない。よって、検波器１２の出力を増幅したアンプ１３
の出力も正常ではなく、この出力に基づいて利得を制御
される利得制御アンプ１３の出力も異常な値となる。

【００２６】そこで、このような事態を防止するため、
スイッチ２０が切り替わりＰＬＬループがロックするま
での間、図１の点線で示されたように、電圧比較器２１
の出力により利得制御アンプ１１の利得が最小となるよ
うに強制的に制御しておく。これにより、スイッチ２０
が切り替わった時点で利得制御アンプ１１の利得は最小
利得から最大利得へと変化し、以上のような事態を回避
することができる。

【００２７】本実施例によれば、ＰＬＬループを作動さ
せる前に電圧制御発振器の初期発振周波数を予め自動的
に所望の値に制御することができ、タンクコイル等の同
調回路を外付けする必要がない。従って、外付部品を削
減することができ、装置の集積回路化及び小型化が容易
である。同時に、電圧制御発振器の初期時の発振周波数
を予め調整する作業が不要で、コスト低減が可能であ
る。

【００２８】さらに、タンクコイル等の同調回路を外付
けした場合には、ボンディングワイヤやリードフレー
ム、プリント配線基板上の配線パターン等から発振周波
数成分が放射されて入力端子ＲＦinに入力され、正帰還
発振を招いたり、あるいは高調波成分がチューナ（図１
には示されていない）に飛び込んでビート妨害を起こす
などの問題が生じる。しかし、本実施例では電圧制御発
振器からの発振出力は装置外部へ漏れないため、このよ
うな事態を防止することができる。

【００２９】また、本実施例によるＰＬＬ同期検波器を
１チップＴＶ用の集積回路装置に適用した場合、比較用
信号の周波数ｆr はクロマ処理部の副搬送波として用い
ている水晶発振器の周波数（一般に、ＮＴＳＣ方式の場
合は周波数ｆsc＝３．５７９５４５ＭＨｚ）を利用する
ことが可能である。これにより、１チップ内部の結線
で、比較用信号を入力端子ＲefＦinに供給することがで
きるため、この入力端子ＲefＦinを削減することが可能
である。

【００３０】上述した実施例は一例であり、本発明を限
定するものではない。例えば、実施例では電圧制御発振
器１４の出力端と入力端子ＲefＦinとにそれぞれ分周器
１５及び１８が設けられている。しかし、比較用信号の
周波数ｆr が発振周波数ｆ´との比較を行う上で必要な
値であるならば、これらの分周器１５及び１８は必ずし
も必要ではない。

【００３１】

【発明の効果】以上説明したように、本発明のＰＬＬ同
期検波器は、ＰＬＬループを作動させる前に比較用信号
を用いて電圧制御発振器の発振周波数を予め自動調整す
ることができるため、電圧制御発振器に外付けにより同
調回路を付加させる必要がなく、装置の小型化が達成さ
れ、また発振周波数を調整する作業も不要でコスト低減
に寄与することができる。さらに、同調回路を外付けし
た場合とは異なり、電圧制御発振器から出力された信号
が装置外部へ漏れることがなく、正帰還発振やビート妨
害等の発生を防止することができる。

【図面の簡単な説明】

【図１】本発明の一実施例によるＰＬＬ同期検波器の構
成を示したブロック図。

【図２】従来のＰＬＬ同期検波器の構成を示したブロッ
ク図。

【符号の説明】

１１ 利得制御アンプ １２ 検波器 １３ アンプ １４ 電圧制御発振器 １５，１８ 分周器 １６ 移相器 １７，１９ 位相検波器 ２０ スイッチ ２１ 比較器 ２２ フィルタ

Claims (1)

【特許請求の範囲】
1. 【請求項１】制御信号を与えられ、この制御信号に応じ
   た発振周波数を持つ第１の信号を出力する電圧制御発振
   器と、 外部から入力された第２の信号の周波数と前記第１の信
   号の発振周波数とを比較し、第１の比較結果を出力する
   第１の位相検波器と、 前記第１の信号の発振周波数と外部から入力された比較
   用信号の周波数とを比較し、第２の比較結果を出力する
   第２の位相検波器と、 前記第２の比較結果が、前記第１の信号の発振周波数と
   前記比較用信号の周波数との差が所定値以上であること
   を示す場合には、前記第２の位相検波器から出力された
   前記第２の比較結果を制御信号として前記電圧制御発振
   器に与えて前記発振周波数を制御し、前記第２の比較結
   果が、前記第１の信号の発振周波数と前記比較用信号の
   周波数との差が所定値よりも小さいことを示す場合に
   は、前記第１の位相検波器から出力された前記第１の比
   較結果を制御信号として前記電圧制御発振器に与えて前
   記発振周波数を制御する切替手段とを備えたことを特徴
   とするＰＬＬ同期検波器。