JPH0766693A - リングオシレータ型ｖｃｏ - Google Patents
リングオシレータ型ｖｃｏInfo
- Publication number
- JPH0766693A JPH0766693A JP5230972A JP23097293A JPH0766693A JP H0766693 A JPH0766693 A JP H0766693A JP 5230972 A JP5230972 A JP 5230972A JP 23097293 A JP23097293 A JP 23097293A JP H0766693 A JPH0766693 A JP H0766693A
- Authority
- JP
- Japan
- Prior art keywords
- ring oscillator
- transistor
- oscillator type
- inverting circuit
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
- H03K3/03—Astable circuits
- H03K3/0315—Ring oscillators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/354—Astable circuits
Landscapes
- Pulse Circuits (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【目的】 反転回路を複数段縦続接続して正帰還ループ
を構成したリングオシレータ型ＶＣＯの上記反転回路の
出力信号の立ち上りエッジと立ち下りエッジの両方のデ
ィレイ量を制御信号Ｖｃによって同じように制御できる
ようにし、発振出力信号のデューティレシオが変動しな
いように立ち上りエッジ、立ち下りエッジのディレイ量
を制御できるようにする。 【構成】 各段の反転回路を負荷トランジスタＱL と駆
動トランジスタＱD からなる３段のインバータにより構
成し、該３段のインバータのうち隣り合う２つのインバ
ータの負荷トランジスタに制御電圧Ｖｃを印加する。
を構成したリングオシレータ型ＶＣＯの上記反転回路の
出力信号の立ち上りエッジと立ち下りエッジの両方のデ
ィレイ量を制御信号Ｖｃによって同じように制御できる
ようにし、発振出力信号のデューティレシオが変動しな
いように立ち上りエッジ、立ち下りエッジのディレイ量
を制御できるようにする。 【構成】 各段の反転回路を負荷トランジスタＱL と駆
動トランジスタＱD からなる３段のインバータにより構
成し、該３段のインバータのうち隣り合う２つのインバ
ータの負荷トランジスタに制御電圧Ｖｃを印加する。
Description
【０００１】
【産業上の利用分野】本発明は、リングオシレータ型Ｖ
ＣＯ、特に発振出力信号をそのデューティレシオの変化
を伴うことなく制御電圧により位相を制御することので
きるリングオシレータ型ＶＣＯに関する。
ＣＯ、特に発振出力信号をそのデューティレシオの変化
を伴うことなく制御電圧により位相を制御することので
きるリングオシレータ型ＶＣＯに関する。
【０００２】
【従来の技術】ＶＣＯ（電圧制御発振器）として、図２
に示すようなリングオシレータ型ＶＣＯがある。リング
オシレータ型ＶＣＯは反転回路を奇数段縦続接続するこ
とにより正帰還ループを構成し、各段の反転回路に対し
て制御電圧Ｖｃを与えるようにしている。尚、図中コン
デンサは負荷容量を示す。そして、従来のリングオシレ
ータ型ＶＣＯは、バイポーラＩＣにより構成されたもの
は特開平２−５３３０４号公報に紹介されているが、Ｍ
ＯＳＩＣで構成したものは一般に図３（Ａ）に示すよう
に、各段の反転回路が負荷トランジスタＱL と駆動トラ
ンジスタＱD からなる一つのインバータにより構成さ
れ、負荷トランジスタＱL に制御電圧Ｖｃを印加するよ
うにされている。
に示すようなリングオシレータ型ＶＣＯがある。リング
オシレータ型ＶＣＯは反転回路を奇数段縦続接続するこ
とにより正帰還ループを構成し、各段の反転回路に対し
て制御電圧Ｖｃを与えるようにしている。尚、図中コン
デンサは負荷容量を示す。そして、従来のリングオシレ
ータ型ＶＣＯは、バイポーラＩＣにより構成されたもの
は特開平２−５３３０４号公報に紹介されているが、Ｍ
ＯＳＩＣで構成したものは一般に図３（Ａ）に示すよう
に、各段の反転回路が負荷トランジスタＱL と駆動トラ
ンジスタＱD からなる一つのインバータにより構成さ
れ、負荷トランジスタＱL に制御電圧Ｖｃを印加するよ
うにされている。
【０００３】図３（Ｂ）は一つのインバータの入力信号
Ｖinと出力信号Ｖout を示す波形図である。入力信号Ｖ
inが「ハイ」から「ロウ」に立ち下ったときに負荷トラ
ンジスタＱL により次段の負荷容量に対する充電が開始
され、それに伴って出力信号Ｖoutが制御電圧Ｖｃに応
じた傾き（上昇速度）で上昇し、やがて電源電圧レベル
に達しその値を暫く保つ。その後入力信号Ｖinが「ロ
ウ」から「ハイ」に立ち上る。すると、電源電圧レベ
ル、即ち「ハイ」レベルになっていた出力信号Ｖout は
「ロウ」レベルに反転する。尚、この入力信号Ｖinの
「ロウ」から「ハイ」への立ち上りと出力信号のＶout
の「ハイ」から「ロウ」への立ち下りとの間には実際に
はディレイがあるが説明の便宜上そのディレイ量を０と
した。そして、入力信号Ｖinが「ハイ」の間出力信号Ｖ
out は０Ｖを保つ。そして、入力信号Ｖinが「ハイ」か
ら「ロウ」に立ち下ったとき負荷容量が負荷トランジス
タＱL により充電され出力信号Ｖout がある上昇速度で
上昇する。
Ｖinと出力信号Ｖout を示す波形図である。入力信号Ｖ
inが「ハイ」から「ロウ」に立ち下ったときに負荷トラ
ンジスタＱL により次段の負荷容量に対する充電が開始
され、それに伴って出力信号Ｖoutが制御電圧Ｖｃに応
じた傾き（上昇速度）で上昇し、やがて電源電圧レベル
に達しその値を暫く保つ。その後入力信号Ｖinが「ロ
ウ」から「ハイ」に立ち上る。すると、電源電圧レベ
ル、即ち「ハイ」レベルになっていた出力信号Ｖout は
「ロウ」レベルに反転する。尚、この入力信号Ｖinの
「ロウ」から「ハイ」への立ち上りと出力信号のＶout
の「ハイ」から「ロウ」への立ち下りとの間には実際に
はディレイがあるが説明の便宜上そのディレイ量を０と
した。そして、入力信号Ｖinが「ハイ」の間出力信号Ｖ
out は０Ｖを保つ。そして、入力信号Ｖinが「ハイ」か
ら「ロウ」に立ち下ったとき負荷容量が負荷トランジス
タＱL により充電され出力信号Ｖout がある上昇速度で
上昇する。
【０００４】そして、制御電圧Ｖｃをコントロールする
ことにより出力信号Ｖout の０Ｖから電源電圧レベルへ
の上昇速度を変化させることができる。従って、反転回
路の出力電圧Ｖout が０Ｖから立ち上って次段の反転回
路のスレッシュホールド電圧をよぎるタイミングを制御
電圧Ｖｃにより早めたり遅めたりして位相や発振周波数
を変えることができる。
ことにより出力信号Ｖout の０Ｖから電源電圧レベルへ
の上昇速度を変化させることができる。従って、反転回
路の出力電圧Ｖout が０Ｖから立ち上って次段の反転回
路のスレッシュホールド電圧をよぎるタイミングを制御
電圧Ｖｃにより早めたり遅めたりして位相や発振周波数
を変えることができる。
【０００５】
【発明が解決しようとする課題】ところで、図３（Ａ）
に示すような従来のリングオシレータ型ＶＣＯによれ
ば、反転回路１段当りで反転回路Ｖｃによりコントロー
ルできるのは出力波形の立ち上りエッジのディレイ量の
みであり、立ち下りエッジのディレイ量はコントロール
することができない。尤も、図３（Ａ）に示す例ではｐ
チャンネルＭＯＳトランジスタを負荷トランジスタ（可
変電流源）として制御電圧Ｖｃにより制御しているが、
ｎチャンネルＭＯＳトランジスタを負荷トランジスタと
して制御電圧Ｖｃにより制御するようにすることもでき
る。そのようにした場合には出力波形の立ち下りエッジ
のディレイ量をコントロールすることができる。しか
し、その反面において逆に立ち上りエッジのディレイ量
はコントロールすることができない。
に示すような従来のリングオシレータ型ＶＣＯによれ
ば、反転回路１段当りで反転回路Ｖｃによりコントロー
ルできるのは出力波形の立ち上りエッジのディレイ量の
みであり、立ち下りエッジのディレイ量はコントロール
することができない。尤も、図３（Ａ）に示す例ではｐ
チャンネルＭＯＳトランジスタを負荷トランジスタ（可
変電流源）として制御電圧Ｖｃにより制御しているが、
ｎチャンネルＭＯＳトランジスタを負荷トランジスタと
して制御電圧Ｖｃにより制御するようにすることもでき
る。そのようにした場合には出力波形の立ち下りエッジ
のディレイ量をコントロールすることができる。しか
し、その反面において逆に立ち上りエッジのディレイ量
はコントロールすることができない。
【０００６】いずれにせよ各反転回路は出力波形の立ち
上りエッジと立ち下りエッジのいずれか一方のエッジの
ディレイ量しかコントロールすることができない。従っ
て、１段おきにしか出力波形のエッジディレイのコント
ロールができず、そのため発振出力波形のデューティレ
シオが制御電圧Ｖｃにより狂ってしまうことになる。
上りエッジと立ち下りエッジのいずれか一方のエッジの
ディレイ量しかコントロールすることができない。従っ
て、１段おきにしか出力波形のエッジディレイのコント
ロールができず、そのため発振出力波形のデューティレ
シオが制御電圧Ｖｃにより狂ってしまうことになる。
【０００７】従って、リングオシレータ型ＶＣＯを、Ｐ
ＬＬ回路のディジタル方式の位相比較器として使用する
ような場合であって各段の反転回路の立ち上りエッジ及
び立ち下りエッジの両方のディレイ量がそのまま位相比
較器の分解能になってしまうような場合にはきわめて不
都合であり、高精度なＰＬＬ制御ができない。また、発
振出力の二次歪（デューティ比）特性を要求される用途
には使用することができないという問題がある。
ＬＬ回路のディジタル方式の位相比較器として使用する
ような場合であって各段の反転回路の立ち上りエッジ及
び立ち下りエッジの両方のディレイ量がそのまま位相比
較器の分解能になってしまうような場合にはきわめて不
都合であり、高精度なＰＬＬ制御ができない。また、発
振出力の二次歪（デューティ比）特性を要求される用途
には使用することができないという問題がある。
【０００８】本発明はこのような問題点を解決すべく為
されたものであり、リングオシレータ型ＶＣＯの反転回
路の出力信号の立ち上りエッジと立ち下りエッジの両方
のディレイ量を同じように制御できるようにし、発振出
力信号のデューティレシオが変動しないように立ち上り
エッジ、立ち下りエッジのディレイ量を制御できるよう
にすることを目的とする。
されたものであり、リングオシレータ型ＶＣＯの反転回
路の出力信号の立ち上りエッジと立ち下りエッジの両方
のディレイ量を同じように制御できるようにし、発振出
力信号のデューティレシオが変動しないように立ち上り
エッジ、立ち下りエッジのディレイ量を制御できるよう
にすることを目的とする。
【０００９】
【課題を解決するための手段】本発明リングオシレータ
型ＶＣＯは、反転回路を負荷トランジスタと駆動トラン
ジスタからなる３段のインバータにより構成し、該３段
のインバータのうち隣り合う２つのインバータの負荷ト
ランジスタに制御電圧を印加するようにしたことを特徴
とする。
型ＶＣＯは、反転回路を負荷トランジスタと駆動トラン
ジスタからなる３段のインバータにより構成し、該３段
のインバータのうち隣り合う２つのインバータの負荷ト
ランジスタに制御電圧を印加するようにしたことを特徴
とする。
【００１０】
【作用】本発明リングオシレータ型ＶＣＯによれば、一
つの反転回路を、３段のインバータで構成し、その３段
のうちの隣り合う２つのインバータの負荷トランジスタ
を制御電圧によりコントロールするので、出力波形の立
ち上りエッジと立ち下りエッジのうちの一方をその隣り
合う２つのインバータの一方により、その立ち上りエッ
ジと立ち下りエッジのうちの他方をそのインバータの他
方により同じディレイ量になるようにコントロールする
ことができ、出力波形の立ち上りエッジ及び立ち下りエ
ッジのディレイ量をデューティレシオの変動を伴うこと
なくコントロールすることができる。
つの反転回路を、３段のインバータで構成し、その３段
のうちの隣り合う２つのインバータの負荷トランジスタ
を制御電圧によりコントロールするので、出力波形の立
ち上りエッジと立ち下りエッジのうちの一方をその隣り
合う２つのインバータの一方により、その立ち上りエッ
ジと立ち下りエッジのうちの他方をそのインバータの他
方により同じディレイ量になるようにコントロールする
ことができ、出力波形の立ち上りエッジ及び立ち下りエ
ッジのディレイ量をデューティレシオの変動を伴うこと
なくコントロールすることができる。
【００１１】
【実施例】以下、本発明リングオシレータ型ＶＣＯを図
示実施例に従って詳細に説明する。図１（Ａ）、（Ｂ）
は本発明リングオシレータ型ＶＣＯの一つの実施例を構
成する一つの反転回路とその信号の波形を示すもので、
（Ａ）は反転回路を示し、上半部は概略構成を示し、下
半部は具体的回路図であり、（Ｂ）は波形図である。
示実施例に従って詳細に説明する。図１（Ａ）、（Ｂ）
は本発明リングオシレータ型ＶＣＯの一つの実施例を構
成する一つの反転回路とその信号の波形を示すもので、
（Ａ）は反転回路を示し、上半部は概略構成を示し、下
半部は具体的回路図であり、（Ｂ）は波形図である。
【００１２】本リングオシレータ型ＶＣＯは反転回路を
複数段正帰還ループを構成するようにし、そして、各反
転回路に対して制御電圧Ｖｃを制御するようにした点
で、図２の回路と基本的構成は共通する。しかし、本リ
ングオシレータ型ＶＣＯの反転回路は図１に示すよう
に、３段のインバータを縦続接続してなる点で、図３に
示す従来のリングオシレータ型ＶＣＯの反転回路とは全
く異なるのである。
複数段正帰還ループを構成するようにし、そして、各反
転回路に対して制御電圧Ｖｃを制御するようにした点
で、図２の回路と基本的構成は共通する。しかし、本リ
ングオシレータ型ＶＣＯの反転回路は図１に示すよう
に、３段のインバータを縦続接続してなる点で、図３に
示す従来のリングオシレータ型ＶＣＯの反転回路とは全
く異なるのである。
【００１３】反転回路を構成する各インバータは、電源
電圧端子と、接地との間に接続されたｐチャンネルＭＯ
ＳトランジスタとｎチャンネルＭＯＳトランジスタの直
列回路からなり、図１中のコンデンサは負荷容量であ
る。そして、第１段目と第２段目のインバータのｐチャ
ンネルＭＯＳトランジスタは共に負荷トランジスタＱ
L 、ＱL として制御電圧Ｖｃにより制御され、ｎチャン
ネルＭＯＳトランジスタは共に駆動トランジスタＱD 、
ＱD として機能するようにされており、そして、第３段
目のインバータは普通のＣＭＯＳインバータからなり、
ディレイコントロールは行わない。
電圧端子と、接地との間に接続されたｐチャンネルＭＯ
ＳトランジスタとｎチャンネルＭＯＳトランジスタの直
列回路からなり、図１中のコンデンサは負荷容量であ
る。そして、第１段目と第２段目のインバータのｐチャ
ンネルＭＯＳトランジスタは共に負荷トランジスタＱ
L 、ＱL として制御電圧Ｖｃにより制御され、ｎチャン
ネルＭＯＳトランジスタは共に駆動トランジスタＱD 、
ＱD として機能するようにされており、そして、第３段
目のインバータは普通のＣＭＯＳインバータからなり、
ディレイコントロールは行わない。
【００１４】このような反転回路によれば、第１段目の
インバータの負荷トランジスタＱLを流れる電流の大き
さによってノードａの信号Ｖａが０ＶからＶｃｃレベル
へ立ち上るときの上昇速度が変化し、電流が大きい程上
昇速度が速く、延いては出力Ｖout の立ち上りエッジの
タイミングが早くなる。また、第２段目のインバータの
負荷トランジスタＱL を流れる電流の大きさによってノ
ードａの信号Ｖｂが０ＶからＶｃｃレベルへ立ち上ると
きの上昇速度が変化し、電流が大きい程上昇速度が速
く、延いては出力Ｖout の立ち下りエッジのタイミング
が早くなる。
インバータの負荷トランジスタＱLを流れる電流の大き
さによってノードａの信号Ｖａが０ＶからＶｃｃレベル
へ立ち上るときの上昇速度が変化し、電流が大きい程上
昇速度が速く、延いては出力Ｖout の立ち上りエッジの
タイミングが早くなる。また、第２段目のインバータの
負荷トランジスタＱL を流れる電流の大きさによってノ
ードａの信号Ｖｂが０ＶからＶｃｃレベルへ立ち上ると
きの上昇速度が変化し、電流が大きい程上昇速度が速
く、延いては出力Ｖout の立ち下りエッジのタイミング
が早くなる。
【００１５】従って、出力信号Ｖout の立ち上りエッジ
と立ち下りエッジを同じようにディレイさせて出力信号
Ｖout の位相制御ができる。そして、出力信号Ｖout の
立ち上りエッジと立ち下りエッジの両方を同じ量ずつデ
ィレイさせることができるので、出力信号Ｖout のデュ
ーティレシオを制御電圧Ｖｃの変化に拘らず常に一定
に、例えば５０％に保つことができる。従って、従来の
ような立ち上りエッジ及び立ち下りエッジの両方のディ
レイ量がそのまま位相比較器の分解能になってしまうよ
うな場合にも支障なく用いることができ、また、発振出
力の二次歪（デューティ比）特性を要求される用途にも
問題なく使用できる。
と立ち下りエッジを同じようにディレイさせて出力信号
Ｖout の位相制御ができる。そして、出力信号Ｖout の
立ち上りエッジと立ち下りエッジの両方を同じ量ずつデ
ィレイさせることができるので、出力信号Ｖout のデュ
ーティレシオを制御電圧Ｖｃの変化に拘らず常に一定
に、例えば５０％に保つことができる。従って、従来の
ような立ち上りエッジ及び立ち下りエッジの両方のディ
レイ量がそのまま位相比較器の分解能になってしまうよ
うな場合にも支障なく用いることができ、また、発振出
力の二次歪（デューティ比）特性を要求される用途にも
問題なく使用できる。
【００１６】尚、上記実施例においては、反転回路内の
第１段目と第２段目のインバータのｐチャンネルＭＯＳ
トランジスタを負荷トランジスタ（可変電流源）として
用い、ｎチャンネルＭＯＳトランジスタを駆動トランジ
スタとして用いていたが、しかし、第１段目と第２段目
のインバータのｎチャンネルＭＯＳトランジスタを負荷
トランジスタ（可変電流源）として用い、ｐチャンネル
ＭＯＳトランジスタを駆動トランジスタとして用いると
いう態様においても本発明を実施することができる。
第１段目と第２段目のインバータのｐチャンネルＭＯＳ
トランジスタを負荷トランジスタ（可変電流源）として
用い、ｎチャンネルＭＯＳトランジスタを駆動トランジ
スタとして用いていたが、しかし、第１段目と第２段目
のインバータのｎチャンネルＭＯＳトランジスタを負荷
トランジスタ（可変電流源）として用い、ｐチャンネル
ＭＯＳトランジスタを駆動トランジスタとして用いると
いう態様においても本発明を実施することができる。
【００１７】また、上記実施例においては反転回路内の
第１段目と第２段目のインバータにより立ち上りエッジ
と立ち下りエッジのディレイ量の制御を行っていたが、
第２段目と第３段目のインバータにより立ち上りエッジ
と立ち下りエッジのディレイ量の制御を行うようにして
も良い。このように本発明は種々の態様で実施すること
ができる。
第１段目と第２段目のインバータにより立ち上りエッジ
と立ち下りエッジのディレイ量の制御を行っていたが、
第２段目と第３段目のインバータにより立ち上りエッジ
と立ち下りエッジのディレイ量の制御を行うようにして
も良い。このように本発明は種々の態様で実施すること
ができる。
【００１８】
【発明の効果】請求項１のリングオシレータ型ＶＣＯ
は、反転回路を負荷トランジスタと駆動トランジスタか
らなる３段のインバータにより構成し、該３段のインバ
ータのうち隣り合う２つのインバータの負荷トランジス
タに制御電圧を印加するようにしたことを特徴とするも
のである。従って、本発明リングオシレータ型ＶＣＯに
よれば、一つの反転回路を、３段のインバータで構成
し、その３段のうちの隣り合う２つのインバータの負荷
トランジスタを制御電圧によりコントロールするので、
出力波形の立ち上りエッジと立ち下りエッジの一方をそ
の隣り合う２つのインバータの一方により、その立ち上
りエッジと立ち下りエッジの他方をそのインバータの他
方により同じディレイ量になるようにコントロールする
ことができ、出力波形の立ち上りエッジ及び立ち下りエ
ッジのディレイ量をデューティレシオの変動を伴うこと
なくコントロールすることができる。
は、反転回路を負荷トランジスタと駆動トランジスタか
らなる３段のインバータにより構成し、該３段のインバ
ータのうち隣り合う２つのインバータの負荷トランジス
タに制御電圧を印加するようにしたことを特徴とするも
のである。従って、本発明リングオシレータ型ＶＣＯに
よれば、一つの反転回路を、３段のインバータで構成
し、その３段のうちの隣り合う２つのインバータの負荷
トランジスタを制御電圧によりコントロールするので、
出力波形の立ち上りエッジと立ち下りエッジの一方をそ
の隣り合う２つのインバータの一方により、その立ち上
りエッジと立ち下りエッジの他方をそのインバータの他
方により同じディレイ量になるようにコントロールする
ことができ、出力波形の立ち上りエッジ及び立ち下りエ
ッジのディレイ量をデューティレシオの変動を伴うこと
なくコントロールすることができる。
【図１】（Ａ）、（Ｂ）は本発明リングオシレータ型Ｖ
ＣＯの一つの実施例を構成する一つの反転回路とその信
号の波形を示すもので、（Ａ）は反転回路を示し、上半
部は概略構成を示し、下半部は具体的回路図であり、
（Ｂ）は波形図である。
ＣＯの一つの実施例を構成する一つの反転回路とその信
号の波形を示すもので、（Ａ）は反転回路を示し、上半
部は概略構成を示し、下半部は具体的回路図であり、
（Ｂ）は波形図である。
【図２】リングオシレータ型ＶＣＯの基本構成を示す回
路図である。
路図である。
【図３】リングオシレータ型ＶＣＯの従来例を構成する
一つの反転回路とその信号の波形を示すもので、（Ａ）
は反転回路を示し、上半部は概略構成を示し、下半部は
具体的回路図であり、（Ｂ）は波形図である。
一つの反転回路とその信号の波形を示すもので、（Ａ）
は反転回路を示し、上半部は概略構成を示し、下半部は
具体的回路図であり、（Ｂ）は波形図である。
Ｑ トランジスタ ＱL 負荷トランジスタ ＱD 駆動トランジスタ Ｖｃ 制御電圧
Claims (3)
- 【請求項１】 複数段の反転回路を縦続接続して正帰還
ループを構成し、 上記複数段の少なくとも一つの反転回路を負荷トランジ
スタと駆動トランジスタからなる３段のインバータによ
り構成し、 上記３段のインバータのうち隣り合う２つのインバータ
の負荷トランジスタに制御電圧を印加するようにしたこ
とを特徴とするリングオシレータ型ＶＣＯ - 【請求項２】 ｐチャンネルＭＯＳトランジスタとｎチ
ャンネルＭＯＳトランジスタにより各インバータを構成
し、ｐチャンネルＭＯＳトランジスタをゲートに制御電
圧を印加する負荷トランジスタとしたことを特徴とする
請求項１記載のリングオシレータ型ＶＣＯ - 【請求項３】 ｐチャンネルＭＯＳトランジスタとｎチ
ャンネルＭＯＳトランジスタにより各インバータを構成
し、ｎチャンネルＭＯＳトランジスタをゲートに制御電
圧を印加する負荷トランジスタとしたことを特徴とする
請求項１記載のリングオシレータ型ＶＣＯ
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230972A JPH0766693A (ja) | 1993-08-24 | 1993-08-24 | リングオシレータ型ｖｃｏ |
| KR1019940019353A KR950007264A (ko) | 1993-08-24 | 1994-08-05 | 링 오실레이터형 전압제어발진기 |
| US08/290,621 US5457429A (en) | 1993-08-24 | 1994-08-15 | Ring oscillator circuit for VCO |
| EP94401886A EP0641078B1 (en) | 1993-08-24 | 1994-08-24 | Ring oscillator circuit for VCO with frequency-independent duty cycle |
| DE69416554T DE69416554T2 (de) | 1993-08-24 | 1994-08-24 | Ringoszillatorschaltung für spannungsgesteuerten Oszillator mit frequenzunabhängigem Tastverhältnis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5230972A JPH0766693A (ja) | 1993-08-24 | 1993-08-24 | リングオシレータ型ｖｃｏ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0766693A true JPH0766693A (ja) | 1995-03-10 |
Family
ID=16916214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5230972A Pending JPH0766693A (ja) | 1993-08-24 | 1993-08-24 | リングオシレータ型ｖｃｏ |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5457429A (ja) |
| EP (1) | EP0641078B1 (ja) |
| JP (1) | JPH0766693A (ja) |
| KR (1) | KR950007264A (ja) |
| DE (1) | DE69416554T2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453886B1 (ko) * | 1997-07-29 | 2004-12-17 | 삼성전자주식회사 | 링 오실레이터 |
| US7397315B2 (en) | 2004-12-20 | 2008-07-08 | Renesas Technology Corp. | Oscillator and charge pump circuit using the same |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3758285B2 (ja) * | 1997-03-17 | 2006-03-22 | ソニー株式会社 | 遅延回路およびそれを用いた発振回路 |
| KR19990025790A (ko) * | 1997-09-18 | 1999-04-06 | 이계철 | 다중궤환 루프 링발진기 및 그 지연셀 |
| US6028491A (en) * | 1998-04-29 | 2000-02-22 | Atmel Corporation | Crystal oscillator with controlled duty cycle |
| US6192092B1 (en) * | 1998-06-15 | 2001-02-20 | Intel Corp. | Method and apparatus for clock skew compensation |
| US6075419A (en) * | 1999-01-29 | 2000-06-13 | Pmc-Sierra Ltd. | High speed wide tuning range multi-phase output ring oscillator |
| KR100555733B1 (ko) * | 2004-02-14 | 2006-03-03 | 삼성전자주식회사 | 차동 및 직교 고조파 신호를 발생하는 전압 제어 발진기 |
| US20110012685A1 (en) * | 2009-01-09 | 2011-01-20 | Hamid Partovi | Wide-band Low-voltage IQ-generating Ring-oscillator-based CMOS VCO |
| JP7189456B2 (ja) * | 2018-11-22 | 2022-12-14 | 株式会社ソシオネクスト | 電圧制御発振器およびそれを用いたｐｌｌ回路 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2930305B2 (ja) * | 1988-08-18 | 1999-08-03 | ソニー株式会社 | 移相型発振回路 |
| EP0416145A1 (de) * | 1989-09-05 | 1991-03-13 | Siemens Aktiengesellschaft | Schaltungsanordnung für einen integrierbaren und steuerbaren Ringoszillator |
| US5081428A (en) * | 1991-03-29 | 1992-01-14 | Codex Corp. | Voltage controlled oscillator having 50% duty cycle clock |
-
1993
- 1993-08-24 JP JP5230972A patent/JPH0766693A/ja active Pending
-
1994
- 1994-08-05 KR KR1019940019353A patent/KR950007264A/ko not_active Withdrawn
- 1994-08-15 US US08/290,621 patent/US5457429A/en not_active Expired - Fee Related
- 1994-08-24 EP EP94401886A patent/EP0641078B1/en not_active Expired - Lifetime
- 1994-08-24 DE DE69416554T patent/DE69416554T2/de not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100453886B1 (ko) * | 1997-07-29 | 2004-12-17 | 삼성전자주식회사 | 링 오실레이터 |
| US7397315B2 (en) | 2004-12-20 | 2008-07-08 | Renesas Technology Corp. | Oscillator and charge pump circuit using the same |
| US7804368B2 (en) | 2004-12-20 | 2010-09-28 | Renesas Technology Corp. | Oscillator and charge pump circuit using the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950007264A (ko) | 1995-03-21 |
| DE69416554T2 (de) | 1999-08-26 |
| EP0641078A1 (en) | 1995-03-01 |
| DE69416554D1 (de) | 1999-03-25 |
| EP0641078B1 (en) | 1999-02-17 |
| US5457429A (en) | 1995-10-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920004335B1 (ko) | 전압제어발진회로 | |
| US5565817A (en) | Ring oscillator having accelerated charging and discharging of capacitors | |
| US4236199A (en) | Regulated high voltage power supply | |
| EP0660517A2 (en) | Voltage controlled oscillator (VC0) with symmetrical output and logic gate for use in same | |
| KR910008522B1 (ko) | 전압제어발진회로 | |
| US5434525A (en) | Wide-range variable delay and ring oscillator | |
| JP3023591B2 (ja) | 電圧制御発振回路 | |
| JPH0766693A (ja) | リングオシレータ型ｖｃｏ | |
| US10998892B1 (en) | Frequency doubler with duty cycle control and method thereof | |
| JPH06152341A (ja) | バッファリング回路 | |
| JPH07202646A (ja) | 電圧制御発振回路 | |
| JPS59175218A (ja) | Ｃｍｏｓインバ−タ | |
| JP3638696B2 (ja) | Ｖｃｏ回路の駆動方法及びｖｃｏ回路 | |
| JPH04152711A (ja) | 電圧制御発振回路 | |
| JPS63260316A (ja) | 発振回路 | |
| US20040155714A1 (en) | Oscillation circuit | |
| JPH08102643A (ja) | 可変遅延回路及びこれを使用したリング発振回路並びにこれを使用したｐｌｌ回路 | |
| JP3116922B2 (ja) | 半導体集積回路 | |
| US11309875B2 (en) | Frequency doubler using recirculating delay circuit and method thereof | |
| US12500579B2 (en) | Oscillator circuit | |
| JPH0427729B2 (ja) | ||
| JP2901608B2 (ja) | リング発振回路 | |
| JPS5843298Y2 (ja) | 発振回路 | |
| JPH03192812A (ja) | 電圧制御発振回路 | |
| JPH05315899A (ja) | 可変周波数発振回路 |