JPH0766908B2 - Semiconductor single crystal growth method - Google Patents

Semiconductor single crystal growth method

Info

Publication number
JPH0766908B2
JPH0766908B2 JP59153976A JP15397684A JPH0766908B2 JP H0766908 B2 JPH0766908 B2 JP H0766908B2 JP 59153976 A JP59153976 A JP 59153976A JP 15397684 A JP15397684 A JP 15397684A JP H0766908 B2 JPH0766908 B2 JP H0766908B2
Authority
JP
Japan
Prior art keywords
growth
single crystal
substrate
semiconductor single
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP59153976A
Other languages
Japanese (ja)
Other versions
JPS6134926A (en
Inventor
潤一 西澤
仁志 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP59153976A priority Critical patent/JPH0766908B2/en
Priority to GB8518842A priority patent/GB2162207B/en
Priority to DE19853526888 priority patent/DE3526888A1/en
Priority to FR858511516A priority patent/FR2582149B1/en
Publication of JPS6134926A publication Critical patent/JPS6134926A/en
Priority to GB8718942A priority patent/GB2200137B/en
Priority to GB8718943A priority patent/GB2200138B/en
Priority to US07/357,695 priority patent/US4975252A/en
Priority to US08/212,551 priority patent/US5443033A/en
Priority to US08/396,589 priority patent/US6464793B1/en
Publication of JPH0766908B2 publication Critical patent/JPH0766908B2/en
Priority to US08/904,347 priority patent/US20010001952A1/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体基板上に半導体の単結晶成長層を単分子
層の単位でエピタキシャル成長させる場合に、半導体基
板とエピタキシャル成長層界面の欠陥を減少させるのに
好適な半導体単結晶成長方法に関する。
Description: TECHNICAL FIELD The present invention reduces defects at the interface between a semiconductor substrate and an epitaxial growth layer when a semiconductor single crystal growth layer is epitaxially grown on a semiconductor substrate in units of monomolecular layers. The present invention relates to a semiconductor single crystal growth method suitable for.

〔先行技術とその問題点〕[Prior art and its problems]

従来から半導体の超薄膜結晶を得るために分子線エピタ
キシー法(以下、MBE法と呼ぶ)が知られている。しか
し、そのMBE法は、物理吸着を第一段階とするために、
結晶の品質は化学反応を利用した気相成長法に劣る。Ga
AsのようなIII−V族間の化合物半導体を成長する時に
は、III族、V族元素をソースとして用い、ソース源自
体を成長室の中に設置している。このため、ソース源を
加熱して得られる放出ガスと蒸発量の制御、および、ソ
ースの補給が困難であり、成長速度を長時間一定に保つ
ことが困難となる。また、蒸発物の排出など真空装置が
複雑になる。更には、化合物半導体の化学量論的組成
(ストイキオメトリー)を精密に制御することが困難
で、結局、高品質の結晶を得ることができない欠点があ
る。
Conventionally, a molecular beam epitaxy method (hereinafter referred to as MBE method) has been known to obtain an ultrathin semiconductor film. However, the MBE method requires physical adsorption as the first step,
The crystal quality is inferior to the vapor phase growth method using a chemical reaction. Ga
When growing a III-V group compound semiconductor such as As, group III and V elements are used as sources, and the source source itself is installed in the growth chamber. For this reason, it is difficult to control the emission gas and evaporation amount obtained by heating the source source, and to replenish the source, and it is difficult to keep the growth rate constant for a long time. In addition, the vacuum device becomes complicated, such as discharging evaporative substances. Furthermore, it is difficult to precisely control the stoichiometric composition (stoichiometry) of the compound semiconductor, and as a result, high quality crystals cannot be obtained.

また、特開昭55−130896号公報および日経エレクトロニ
クス1981年11月9日号第86〜第91頁にはALE法と称せら
れる原料蒸気を交互に基板上に導入してTa2O5,Al2O3
のアモルファスやZnS等の多結晶を成長する技術が示さ
れているが、蒸気導入1サイクル当たりの成長膜厚が1/
3分子層以下の小さな値である欠点があった。またこのA
LE法はキャリアガス等の不活性ガスを拡散バリヤとして
用いないと交換表面反応が困難になる欠点があった。さ
らにALE法では蒸気圧の低いガスや元素が取り扱えない
ので半導体産業で重要なGaAs等のIII−V族化合物半導
体が成長できない欠点があった。また上述の日経エレク
トロニクスには成長前にArでスパッタリングして表面を
きれいにすると記載されいるが、スパッタリングによる
エネルギーで表面にダメージが入り、基板とエピタキシ
ャル成長層界面に欠陥が生じる欠点があった。
In Japanese Patent Laid-Open No. 55-130896 and Nikkei Electronics, Nov. 9, 1981, pages 86 to 91, a raw material vapor called ALE method is alternately introduced onto a substrate to form Ta 2 O 5 , Al. A technique for growing amorphous such as 2 O 3 and polycrystal such as ZnS is shown, but the growth film thickness per cycle of steam introduction is 1 /
There was a defect that it was a small value of 3 molecular layers or less. Also this A
The LE method has a drawback that the exchange surface reaction becomes difficult unless an inert gas such as a carrier gas is used as a diffusion barrier. Furthermore, since the ALE method cannot handle gases and elements having a low vapor pressure, there is a drawback that III-V group compound semiconductors such as GaAs, which are important in the semiconductor industry, cannot grow. Further, the above-mentioned Nikkei Electronics describes that the surface is cleaned by sputtering with Ar before growth, but there is a defect that the surface is damaged by the energy due to the sputtering and a defect occurs at the interface between the substrate and the epitaxial growth layer.

このような点に鑑み本願発明者等は上記従来技術の欠点
を除いて、単分子層単位の成長膜厚の制御性を有する半
導体単結晶成長装置を開発した。これを第4図を参照し
て説明する。
In view of such a point, the inventors of the present application have developed a semiconductor single crystal growth apparatus having a controllability of a growth film thickness in a monomolecular layer unit, excluding the above-mentioned drawbacks of the prior art. This will be described with reference to FIG.

図において、1は成長槽で、材質はステンレス等の金
属、2はゲートバルブ等のバルブ、3は成長槽1を超高
真空に排気するための排気装置、4,5は例えばIII−V族
化合物半導体のIII族、V族の成分元素のガス状の化合
物から成る原料ガスを導入する成長用ノズル、6,7は成
長用ノズル4,5を開閉するガス導入用バルブ、8はIII族
の成分元素を含むガス状の化合物から成る原料ガス、9
はV族の成分元素を含むガス状の化合物から成る原料ガ
ス、10は基板加熱用のヒーターで石英ガラスに封入した
タングステン(W)線で、基板支持台を兼ねており電線
等は図示省略してある。11は測温用の熱電対、12は化合
物半導体の基板、13は成長槽内の真空度を測るための圧
力計である。
In the figure, 1 is a growth tank, the material is metal such as stainless steel, 2 is a valve such as a gate valve, 3 is an exhaust device for evacuating the growth tank 1 to an ultrahigh vacuum, and 4,5 are, for example, III-V group. A growth nozzle for introducing a raw material gas consisting of a gaseous compound of a group III or V component element of a compound semiconductor, 6 and 7 are gas introduction valves for opening and closing the growth nozzles 4,5, and 8 is a group III Raw material gas consisting of gaseous compounds containing constituent elements, 9
Is a source gas composed of a gaseous compound containing a group V component element, and 10 is a tungsten (W) wire enclosed in quartz glass by a heater for heating the substrate, which also serves as a substrate support, and electric wires and the like are not shown. There is. 11 is a thermocouple for temperature measurement, 12 is a compound semiconductor substrate, and 13 is a pressure gauge for measuring the degree of vacuum in the growth tank.

ここで、成長用ノズル4,5を第4図に示すように基板12
の極く近くに配置し、成長用ノズル先端開口部が基板12
の表面を望むように構成したことにより、成長用ノズル
から出たガス状の化合物から成る原料ガス8,9は基板12
の表面のみに到達し、基板12のまわりに廻り込んだり、
成長槽1の内壁に吸着したりしなくなる。したがってAL
E法のようにガス相拡散バリヤを用いなくてもガス導入
用バルブ6,7の開閉と排気装置3による真空排気のみで
交換表面反応が実現できる。しかもGaCl3やTMGといった
蒸気圧の低いガスも真空中に矩形パルス状に導入でき
る。
Here, the growth nozzles 4 and 5 are connected to the substrate 12 as shown in FIG.
Placed very close to the substrate and the growth nozzle tip opening is
By arranging the surface of the substrate as desired, the source gases 8 and 9 consisting of the gaseous compound emitted from the growth nozzle are transferred to the substrate 12
Reaching only the surface of, and wrapping around the substrate 12,
It will not be adsorbed on the inner wall of the growth tank 1. Therefore AL
Even if the gas phase diffusion barrier is not used unlike the E method, the exchange surface reaction can be realized simply by opening and closing the gas introduction valves 6 and 7 and evacuating by the exhaust device 3. Moreover, gas with low vapor pressure such as GaCl 3 and TMG can be introduced into the vacuum in a rectangular pulse shape.

GaAsの分子層を一分子層ずつ基板12上にエピタキシャル
成長させる方法は、以下の通りである。即ち、ゲートバ
ルブ2を開けて超高真空排気装置3により、成長槽1内
を10-7〜10-8Pascal(以下、Paと略す)程度に排気す
る。次に、GaAs基板12を例えば300〜800℃程度ヒーター
10により加熱し、Gaを含むガスとしてTMG(トリメチル
ガリウム)8を成長槽1内の圧力が、10-1〜10-7Paにな
る範囲で(望ましくは10-1〜10-3Paの範囲で)、0.5〜1
0秒間ガス導入用バルブ6を開けて導入する。その後、
ガス導入用バルブ6を閉じて成長槽1内の残渣ガスを真
空排気後、今度はAsを含むガスとしてAsH3(アルシン)
9を圧力が10-1〜10-7Paになる範囲で(望ましくは10-1
〜10-2Paの範囲で)、2〜200秒間ガス導入用バルブ7
を開けて導入する。その後ガス導入用バルブ7を閉じ
て、成長槽1内の残渣ガスを真空排気する。この交換表
面反応により、基板12上にGaAsの分子層が少なくとも一
分子層成長できる。GaAs(100)面上では交換表面反応
1サイクルに付き少なく共2.83Å成長する。GaAs(11
1)面上では1サイクルに付き少なく共3.26Å成長す
る。以上の操作を繰り返し、単分子層を次々と成長させ
ることにより、所望の分子層数のGaAsのエピタキシャル
成長層を単分子層の単位で成長させることができる。こ
の方法を分子層エピタキシャル成長(MLE)法と呼ぶ。
The method for epitaxially growing GaAs molecular layers one by one on the substrate 12 is as follows. That is, the gate valve 2 is opened, and the inside of the growth tank 1 is evacuated to about 10 -7 to 10 -8 Pascal (hereinafter abbreviated as Pa) by the ultrahigh vacuum evacuation device 3. Next, heat the GaAs substrate 12 to, for example, about 300 to 800 ° C.
When heated by 10, TMG (trimethylgallium) 8 as a gas containing Ga is grown in the growth tank 1 at a pressure of 10 -1 to 10 -7 Pa (preferably in the range of 10 -1 to 10 -3 Pa). In), 0.5-1
The gas introduction valve 6 is opened for 0 seconds for introduction. afterwards,
After the gas introduction valve 6 was closed and the residual gas in the growth tank 1 was evacuated, AsH 3 (arsine) was added as a gas containing As.
9 within the pressure range of 10 -1 to 10 -7 Pa (preferably 10 -1
Gas introduction valve 7 for 2 to 200 seconds in the range of ~ 10 -2 Pa)
Open and install. After that, the gas introduction valve 7 is closed, and the residual gas in the growth tank 1 is evacuated. By this exchange surface reaction, at least one molecular layer of GaAs can be grown on the substrate 12. On the GaAs (100) surface, a minimum of 2.83Å grows per exchange surface reaction cycle. GaAs (11
1) On the surface, a small amount grows by 3.26Å per cycle. By repeating the above operation and growing the monomolecular layers one after another, it is possible to grow the GaAs epitaxial growth layer having a desired number of molecular layers in units of the monomolecular layer. This method is called a molecular layer epitaxial growth (MLE) method.

この成長装置は特に数十分子層オーダーの非常に薄い結
晶成長に適したものであるが、かかる薄い結晶成長層は
基板の結晶性および基板の表面状態に非常に敏感であ
り、表面状態が悪い場合は成長した結晶の結晶性が悪く
なるばかりか、場合によっては成長しない場合もある。
成長の前処理として、GaAsの場合を例にとるならば、H2
SO4、H2O2、H2O混液による湿式エッチング等が必要であ
るが、エッチング後、大気中に晒すと、基板表面には10
〜50Å程度の自然酸化物と称せられる極く薄い酸化物等
の付着物層が形成され、その結果、基板とエピタキシャ
ル成長界面に欠陥が生じる問題があった。
This growth apparatus is particularly suitable for very thin crystal growth of the order of several tens of layers, but such a thin crystal growth layer is very sensitive to the crystallinity of the substrate and the surface condition of the substrate, and the surface condition is poor. In some cases, not only the crystallinity of the grown crystal deteriorates, but also the crystal does not grow in some cases.
If GaAs is used as an example of pretreatment for growth, H 2
Wet etching with a mixed solution of SO 4 , H 2 O 2 and H 2 O is required.
There was a problem that deposits of very thin oxides called natural oxides of about 50Å were formed, resulting in defects at the substrate-epitaxial growth interface.

第5図は、n型GaAs基板の上に50分子層のn-層とその上
に70分子層のp+層を交換表面反応によりMLE成長したpn
接合ダイオードの立ち上がり電圧(VF)を示したもので
ある。
Fig. 5, the n-type 50 molecule layer on the GaAs substrate n - layer and pn who MLE grown by exchange surface reactions p + layer of the top 70 molecules layer
It shows the rising voltage (V F ) of the junction diode.

図中、一点鎖線は前述のH2SO4、H2O2、H2O混液の湿式エ
ッチングしただけの上に成長した場合で、エピタキシャ
ル成長層と基板との界面に欠陥があるため、リーク電流
が発生しVFは0.4ボルト程度と小さい。△印はサーマル
ディソープションと称するAsH3(アルシン)中での熱処
理による表面処理を第4図の成長槽1内で行ない、連続
してn-層、p+層を成長した場合であるが、基板温度510
℃でVFの最大値0.8ボルト程度である。これより基板温
度が低くなるとサーマルディソープションの効果は減少
し、420℃ではほとんど無くなる。一方、600℃等の高温
でもGaAs基板中からgaやAsが抜けだし、再びpn接合ダイ
オードの特性は悪くなる。
In the figure, the alternate long and short dash line indicates the case where the above-mentioned H 2 SO 4 , H 2 O 2 , and H 2 O mixed solution was grown only on the wet-etched surface, and there was a defect at the interface between the epitaxial growth layer and the substrate, and the leakage current Occurs and V F is as small as 0.4 V. The mark Δ indicates that surface treatment by heat treatment in AsH 3 (arsine) called thermal desorption was performed in the growth tank 1 in FIG. 4 to continuously grow the n layer and the p + layer. , Substrate temperature 510
The maximum value of V F is about 0.8 V at ℃. When the substrate temperature is lower than this, the effect of thermal desorption decreases, and it almost disappears at 420 ° C. On the other hand, even at high temperatures such as 600 ° C, ga and As escape from the GaAs substrate, and the characteristics of the pn junction diode deteriorate again.

MLE法の特徴は400℃以下での分子層単位の成長が可能に
なる点であるが、510℃というサーマルディソープショ
ンの温度は、せっかく分子層単位で形成したp+n-p+,n+n
-p+n-n+等の多層構造の特性を熱拡散で乱してしまうこ
とになる。たとえば、最初にn+n-p+n-n+層をMLEで分子
層単位で形成し、その後その基板にU溝を掘って、その
上にn-p+層MLEで再成長させるような工程の場合、再成
長前に510℃の熱処理を行なえば分子層単位の急峻な不
純物プロファイルが乱れ、失なわれてしまう問題点があ
った。
The characteristic of the MLE method is that it enables growth of molecular layer units at 400 ℃ or less, but the temperature of thermal desorption of 510 ℃ is p + n - p + , n + n
- p + n - a n + characteristics of the multilayer structure such as would be disturbs by thermal diffusion. For example, first, an n + n - p + n - n + layer is formed in a molecular layer unit by MLE, then a U groove is formed in the substrate, and regrowth is performed on the n - p + layer MLE. In the case of the process, if the heat treatment is performed at 510 ° C. before the regrowth, the steep impurity profile of the molecular layer unit is disturbed and lost.

〔発明の目的〕[Object of the Invention]

本発明は、真空中で基板表面をエッチングし、その直後
にエピタキシャル成長可能にして基板上に単分子層単位
の寸法精度の自己安定成長速度特性を有した良質な単結
晶膜を成長させ、しかも基板とエピタキシャル成長層界
面の欠陥を極めて少なく出来る半導体単結晶成長方法を
提供することを目的とする。
According to the present invention, a substrate surface is etched in a vacuum, and immediately after that, epitaxial growth can be performed to grow a good-quality single crystal film having a self-stable growth rate characteristic with dimensional accuracy of a single molecular layer unit on the substrate. Another object of the present invention is to provide a semiconductor single crystal growth method capable of extremely reducing defects at the interface of the epitaxial growth layer.

また、本発明の別の目的は、ALE法の成長できなかったI
II−V族化合物半導体の単分子層単位の成長を実現し、
しかも基板とエピタキシャル成長層界面の表面欠陥を極
めて少なくすることである。
Also, another object of the present invention is the failure of the ALE method to grow.
Achieved growth of II-V group compound semiconductors in a single molecular layer,
Moreover, the surface defects at the interface between the substrate and the epitaxial growth layer should be extremely reduced.

本発明のさらに別の目的はダメージフリーの低温エッチ
ングにより表面クリーニングを実現し、その直後結晶成
長する方法を提供することである。
Still another object of the present invention is to provide a method of realizing surface cleaning by low-temperature etching which is damage-free and immediately followed by crystal growth.

〔発明の概要〕[Outline of Invention]

本発明は、III−V族化合物半導体単結晶基板をその上
部に保持する基板支持台と、該基板支持台をその内部に
配置した成長槽と、該成長槽に接続されたバルブと、該
バルブに接続された排気装置と、前記成長槽の外部から
内部に導入されて先端が前記III−V族化合物半導体単
結晶基板表面近傍に向いて形成配置されたエッチング用
ノズルおよび少なく共2本の成長用ノズルと、前記成長
槽の外部において前記成長用ノズルのそれぞれに配設さ
れたガス導入用バルブと、前記III−V族化合物半導体
単結晶基板のみを加熱する加熱源と、前記III−V族化
合物半導体単結晶基板に光照射する機構とを備えた成長
装置により半導体の結晶を成長させる方法であって、該
方法は、前記成長槽を10-7Pa程度に排気した後に前記II
I−V族化合物半導体単結晶基板を350℃以下に加熱し、
前記エッチング用ノズルからC1,F,Br等の元素を含むガ
スからなるエッチングガスを導入し、光エッチングを行
なった後前記排気装置により真空排気し、その後基板温
度を300〜600℃となし、前記ガス導入用バルブの開閉
と、前記排気装置による真空排気のみにより、少なく共
2種類の原料ガスの前記III−V族化合物半導体単結晶
基板表面上の交換表面反応を前記原料ガスの導入圧力10
-1〜10-7Paの範囲において実現し、該交換表面反応の1
サイクルに付き前記III−V族化合物半導体単結晶薄膜
を1分子層単位で形成することを繰り返すことにより所
望の分子層数の単結晶エピタキシャル成長層を単分子層
の単位で形成することを特徴としている。
The present invention relates to a substrate supporting base for holding a III-V group compound semiconductor single crystal substrate thereon, a growth tank having the substrate supporting base arranged therein, a valve connected to the growth tank, and the valve. An exhaust device connected to the growth chamber, an etching nozzle which is introduced from the outside of the growth tank into the inside and is formed with its tip facing toward the surface of the III-V compound semiconductor single crystal substrate, and at least two growth nozzles. Nozzle, a gas introduction valve provided outside the growth tank in each of the growth nozzles, a heating source for heating only the III-V group compound semiconductor single crystal substrate, and the III-V group compound a semiconductor method of a single crystal substrate to grow a semiconductor crystal by growing apparatus having a mechanism for light irradiation, the method, the after evacuating the growth chamber to about 10 -7 Pa II
The IV compound semiconductor single crystal substrate is heated to 350 ° C. or lower,
Introducing an etching gas consisting of a gas containing an element such as C1, F, Br from the etching nozzle, evacuated by the evacuation device after performing photoetching, then the substrate temperature is 300 ~ 600 ° C., The exchange surface reaction of at least two kinds of source gases on the surface of the group III-V compound semiconductor single crystal substrate with at least two kinds of source gases is performed only by opening / closing the gas introducing valve and evacuating by the evacuation device.
-1 to 10 -7 Pa, which is one of the exchange surface reactions.
It is characterized in that a single crystal epitaxial growth layer having a desired number of molecular layers is formed in a unit of a single molecular layer by repeating the formation of the group III-V compound semiconductor single crystal thin film in a unit of one molecular layer for each cycle. .

〔発明の実施例〕Example of Invention

第1図は本発明の一実施例に係る半導体結晶成長装置の
構成図を示したものであり、基板表面処理の手段として
気相エッチングできる機構を具備したものである。20は
気相エッチングに用いるガス状化合物を導入するエッチ
ング用ノズル、21はそれを開閉するガス導入用バルブ、
22は気相エッチングに用いるガス状化合物である。エッ
チング用のガスを導入する以外の部分は第4図の説明図
と同一であるので説明は省略する。
FIG. 1 is a block diagram of a semiconductor crystal growth apparatus according to an embodiment of the present invention, which is equipped with a mechanism capable of vapor phase etching as a means for substrate surface treatment. 20 is an etching nozzle for introducing a gaseous compound used for vapor phase etching, 21 is a gas introducing valve for opening and closing it,
22 is a gaseous compound used for vapor phase etching. Since the parts other than the introduction of the etching gas are the same as those in the explanatory view of FIG. 4, the description thereof will be omitted.

この構成で、気相エッチングは以下のように行なう。な
お、化合物半導体基板としてGaAs基板、エッチング用ガ
ス状化合物としてGaCl3を用いた場合を例にとって説明
する。GaAs基板を通常の湿式エッチングを行ない、その
後洗浄乾燥し、基板支持台10上に配置する。成長槽を排
気装置にて約10-7Paまで排気した後、ガス導入用バルブ
21を開け、GaCl3を10-6〜10-5Pa程度まで導入し、基板
温度を変えることによって1Å/分〜1000Å/分程GaAs
基板をエッチングできる。
With this configuration, vapor phase etching is performed as follows. The case where a GaAs substrate is used as the compound semiconductor substrate and GaCl 3 is used as the gaseous compound for etching will be described as an example. The GaAs substrate is subjected to normal wet etching, then washed and dried, and placed on the substrate support 10. After the growth tank was evacuated to about 10 -7 Pa with an exhaust device, a gas introduction valve
Open 21 and introduce GaCl 3 to about 10 -6 to 10 -5 Pa and change the substrate temperature to 1 Å / min to 1000 Å / min GaAs.
The substrate can be etched.

第2図(a)はGaCl3供給量をパラメータとしたときの
基板温度とエッチング速度との関係を示したものであ
り、曲線Aは曲線Bに比べてGaCl3の供給量が1/3の場合
である。一方、第2図(b)は基板温度をパラメータと
したときのCaCl3供給量とエッチング速度との関係を示
したものであり、直線Cは基板温度が350℃、直線Dは
基板温度が250℃の場合である。
FIG. 2 (a) shows the relationship between the substrate temperature and the etching rate when the supply amount of GaCl 3 is used as a parameter, and the curve A shows that the supply amount of GaCl 3 is 1/3 that of the curve B. This is the case. On the other hand, FIG. 2B shows the relationship between the CaCl 3 supply amount and the etching rate when the substrate temperature is used as a parameter. The straight line C has a substrate temperature of 350 ° C. and the straight line D has a substrate temperature of 250. This is the case of ° C.

これらの図からも判るように、エッチング速度は基板温
度が高い間はGaCl3供給量により決まり、基板温度が低
くなると、GaCl3供給量には無関係となり、基板温度の
みに依存するようになる。従って、エッチング速度は、
これらの関係から基板温度とGaCl3供給量を選んで最適
値に設定することができる。
As can be seen from these figures, the etching rate is determined by the GaCl 3 supply amount while the substrate temperature is high, and becomes independent of the GaCl 3 supply amount when the substrate temperature is low, and depends only on the substrate temperature. Therefore, the etching rate is
From these relationships, the substrate temperature and the GaCl 3 supply amount can be selected and set to the optimum values.

第3図は本発明の別の実施例を示したもので、基板表面
処理の手段として、気相エッチングするときに基板の光
照射できる機構を具備したものである。30は光照射用の
光源であり、500Wの高圧水銀ランプである。、31は光源
から出てくる光を真空槽内に設置された半導体基板12に
導く窓の付いたポートである。光照射する以外の部分は
第1図と同一であるので説明は省略する。
FIG. 3 shows another embodiment of the present invention, which is provided with a mechanism capable of irradiating the substrate with light during vapor phase etching as a means for treating the substrate surface. 30 is a light source for light irradiation, which is a 500 W high-pressure mercury lamp. , 31 are ports with windows for guiding the light emitted from the light source to the semiconductor substrate 12 installed in the vacuum chamber. Since the parts other than the light irradiation are the same as those in FIG. 1, the description thereof will be omitted.

光照射することによって100度以上エッチング温度を下
げることができる。光照射は気相エッチング中連続して
行なってもよいし、断続的でもよい。この場合、光は基
板12上に照射するのみならず、ノズルを透明に形成する
などしてエッチングガス自体に照射するようにしてもよ
い。そのようにすれば、エッチングガスが活性化し、エ
ッチング処理が促進される。光源は高圧水銀ランプ、キ
セノンランプのようなランプに限らず、エキシマレーザ
ーあるいはアルゴンレーザー光をてい倍したものでもよ
い。
By irradiating with light, the etching temperature can be lowered by 100 degrees or more. Light irradiation may be performed continuously during vapor phase etching or intermittently. In this case, the light may be applied not only on the substrate 12 but also on the etching gas itself by forming the nozzle transparent. By doing so, the etching gas is activated and the etching process is promoted. The light source is not limited to a lamp such as a high-pressure mercury lamp or a xenon lamp, and may be an excimer laser or an argon laser light doubled.

ところで、エッチングガスの活性化は上記光照射のみに
限らず、ノズル周辺に高周波コイルもしくは電極を設け
電圧を加えることによっても活性化することができる。
By the way, the activation of the etching gas is not limited to the above-mentioned light irradiation, but it can be activated by providing a high frequency coil or an electrode around the nozzle and applying a voltage.

第5図の○印は本発明によりn型GaAs基板を気相エッチ
ングしてその後直ちにn-層(50分子層)、p+層(70分子
層)形成したpn接合ダイオードを形成した場合の、立ち
上がり電圧VFを示したものであるが、400℃以下の低温
気相エッチングでもVF=0.85ボルトと極めて良好な結果
が得られた。
The circles in FIG. 5 indicate the case where the n-type GaAs substrate was vapor-phase-etched according to the present invention, and immediately thereafter, a pn junction diode having an n layer (50 molecular layers) and ap + layer (70 molecular layers) was formed. Although the rising voltage V F is shown, a very good result of V F = 0.85 V was obtained even in low temperature vapor phase etching at 400 ° C. or lower.

尚、以上述べてきた実施例において、結晶成長に用いる
基板は主にGaAs(100)面について説明してきたが、他
の面方位でも良いし、基板の不純物密度等によらない。
また、InP、AlP、GaP等他のIII−V族化合物半導体に適
用できることは勿論である。また、Ga1-xAlxAs、Ga1-xA
lxAs1-yPy等の混晶でも良い。更に、エッチングに使用
するガス状化合物はGaCl3に限らず他のガス状化合物HC
1、HBr、PCl3、AsCl3、Cl2、SF6、CCl2F2、CF4、C3F8
CH3Brなどでも良い。成長室の隣にエッチング用ノズル
を具備した基板前処理室を設け、この基板前処理室と成
長室の間に真空試料移動機構を設け前処理室で基板をエ
ッチング後成長室に真空中で、試料を移動させて結晶成
長させた方がエッチング後の残渣ガスや反応生成物がML
E成長の障害とならないのでより良いことは無論のこと
である。
In the above-described embodiments, the substrate used for crystal growth has been described mainly for the GaAs (100) plane, but other plane orientations may be used and it does not depend on the impurity density of the substrate.
Further, it is needless to say that it can be applied to other III-V group compound semiconductors such as InP, AlP, and GaP. Also, Ga 1-x Al x As, Ga 1-x A
A mixed crystal such as l x As 1-y P y may be used. Furthermore, the gaseous compound used for etching is not limited to GaCl 3 and other gaseous compounds HC
1, HBr, PCl 3 , AsCl 3 , Cl 2 , SF 6 , CCl 2 F 2 , CF 4 , C 3 F 8 ,
CH 3 Br etc. are also acceptable. A substrate pretreatment chamber equipped with an etching nozzle is provided next to the growth chamber, a vacuum sample moving mechanism is provided between the substrate pretreatment chamber and the growth chamber, and the substrate is etched in the pretreatment chamber in a vacuum in the growth chamber. When the sample is moved and the crystal is grown, the residual gas and reaction products after etching are ML.
Of course, the better thing is that it doesn't hinder growth.

〔発明の効果〕 以上のように本発明によれば、エピタキシャル成長の前
処理工程であるエッチング処理も真空槽内にて実行で
き、エッチング後大気に晒すこともないので結晶成長さ
せる基板表面を良好な状態に準備することができる。本
発明によればキャリアガス等の基板表面に関して不活性
なガスは用いていないので、これに用いるキャリアガス
用ノズルや、ガス導入用バルブの個数を減少できるので
装置の構成が簡単になり、保守や操作が容易となる。こ
れにより、III−V族化合物半導体の化学量論的組成を
満たす良質な単結晶を確実にかつ簡単に成長させること
ができるようになる。この結果、非常に高速なトランジ
スタ、集積回路、ダイオード、発光受光素子等の製作に
対して極めて有効な半導体単結晶成長装置が得られる。
特に、切り込みゲート型SITのような多層MLE成長した基
板をECRやプラズマエッチングでU溝を形成し、このU
溝の内壁に2回目のMLE成長をするような工程において
は、本発明によれば、ECRやプラズマエッチングのダメ
ージおよびU溝壁表面の自然酸化膜が効率良く除去でき
るので、界面欠陥の極めて少ない2回目のMLE成長が可
能となる。
[Effects of the Invention] As described above, according to the present invention, the etching process, which is a pretreatment process for epitaxial growth, can be performed in a vacuum chamber and is not exposed to the atmosphere after etching. Can be prepared for the state. According to the present invention, since an inert gas such as a carrier gas is not used with respect to the substrate surface, the number of carrier gas nozzles and gas introduction valves used for this can be reduced, which simplifies the structure of the apparatus and makes maintenance easier. And easy to operate. As a result, it becomes possible to surely and easily grow a high-quality single crystal satisfying the stoichiometric composition of the III-V group compound semiconductor. As a result, it is possible to obtain a semiconductor single crystal growth apparatus which is extremely effective for manufacturing very high speed transistors, integrated circuits, diodes, light emitting / receiving elements and the like.
In particular, a U-groove is formed by ECR or plasma etching on a substrate on which multi-layer MLE growth such as a cut gate type SIT is performed, and the U groove is formed.
In the step of performing the second MLE growth on the inner wall of the groove, according to the present invention, the damage of ECR or plasma etching and the natural oxide film on the surface of the U groove wall can be efficiently removed, so that the interface defects are extremely small. The second MLE growth will be possible.

また、本発明によればガス導入1サイクルに付き、1分
子層の単結晶が自己停止機構によって成長するので膜厚
の制御性が良く、しかもALE法よりは短時間で所望の膜
厚を得ることができる。本発明によれば350℃以下の低
温でMLE成長前の基板の表面処理が可能なので、MLE成長
の低温エピタキシャル成長としての特徴が十分発揮でき
る。
Further, according to the present invention, since a single crystal of one molecular layer grows by a self-stopping mechanism per gas introduction cycle, the controllability of the film thickness is good, and a desired film thickness can be obtained in a shorter time than the ALE method. be able to. According to the present invention, the surface treatment of the substrate before the MLE growth can be performed at a low temperature of 350 ° C. or less, so that the characteristics of the MLE growth as the low temperature epitaxial growth can be sufficiently exhibited.

さらに、本願発明によれば気相エッチングにより表面を
きれいにしているので、スパッタリングによる表面クリ
ーニングなどのようにダメージの心配もない。
Further, according to the present invention, since the surface is cleaned by vapor phase etching, there is no fear of damage unlike the surface cleaning by sputtering.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例に係る半導体結晶成長装置の
構成図、第2図(a)はCaCl3によるGaAs基板のエッチ
ング速度と基板温度の関係を示すグラフ図、第2図
(b)はエッチング速度とGaCl3供給量との関係を示す
グラフ図、第3図は本発明の他の実施例に係る半導体結
晶成長装置の構成図、第4図は本願発明者が先に開発し
た半導体結晶成長装置の構成図である。第5図は本発明
の装置と従来装置により形成されたpn接合ダイオードの
立ち上がり電圧特性比較図である。 1……成長槽、2……ゲートバルブ、3……排気装置、
4,5……成長用ノズル、20……エッチング用ノズル、6,
7,21……ガス導入用バルブ、8,9,22……ガス状化合物か
ら成る原料ガス、10……基板加熱用ヒーターを兼ねた基
板支持台、11……測温用の熱電対、12……基板、13……
圧力計、30……光源、31……ポート。
FIG. 1 is a block diagram of a semiconductor crystal growth apparatus according to an embodiment of the present invention, FIG. 2 (a) is a graph showing the relationship between the etching rate of a GaAs substrate by CaCl 3 and the substrate temperature, and FIG. 2 (b). ) Is a graph showing the relationship between the etching rate and the supply amount of GaCl 3, FIG. 3 is a block diagram of a semiconductor crystal growth apparatus according to another embodiment of the present invention, and FIG. 4 was previously developed by the present inventor. It is a block diagram of a semiconductor crystal growth apparatus. FIG. 5 is a comparison diagram of rising voltage characteristics of the pn junction diode formed by the device of the present invention and the conventional device. 1 ... Growth tank, 2 ... Gate valve, 3 ... Exhaust device,
4,5 …… Growth nozzle, 20 …… Etching nozzle, 6,
7,21 ...... Gas introduction valve, 8,9,22 ...... Gaseous compound raw material gas, 10 ...... Substrate support that doubles as a substrate heating heater, 11 ...... Temperature measuring thermocouple, 12 …… Substrate, 13 ……
Pressure gauge, 30 …… light source, 31 …… port.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 阿部 仁志 宮城県仙台市緑ヶ丘1−22―11 (56)参考文献 特開 昭55−113329(JP,A) 特開 昭55−130896(JP,A) 特開 昭58−98917(JP,A) 日経エレクトロニクス 1981年11月9日 号 第86〜91頁 ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Hitoshi Abe 1-2-22-11 Midorigaoka, Sendai City, Miyagi Prefecture (56) Reference JP-A-55-113329 (JP, A) JP-A-55-130896 (JP, A) ) JP-A-58-98917 (JP, A) Nikkei Electronics, November 9, 1981, pages 86-91

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】III−V族化合物半導体単結晶基板をその
上部に保持する基板支持台と、該基板支持台をその内部
に配置した成長槽と、該成長槽に接続されたバルブと、
該バルブに接続された排気装置と、前記成長槽の外部か
ら内部に導入されて先端が前記III−V族化合物半導体
単結晶基板表面近傍に向いて形成配置されたエッチング
用ノズルおよび少なく共2本の成長用ノズルと、前記成
長槽の外部において前記成長用ノズルのそれぞれに配設
されたガス導入用バルブと、前記III−V族化合物半導
体単結晶基板のみを加熱する加熱源と、前記III−V族
化合物半導体単結晶基板に光照射する機構とを備えた成
長装置により半導体の結晶を成長させる方法であって、 該方法は、前記成長槽を10-7Pa程度に排気した後に前記
III−V族化合物半導体結晶基板を350℃以下に加熱し、
前記エッチング用ノズルからC1,F,Br等の元素を含むガ
スからなるエッチングガスを導入し、光エッチングを行
なった後前記排気装置により真空排気し、その後基板温
度を300〜600℃となし、前記ガス導入用バルブの開閉
と、前記排気装置による真空排気のみにより、少なく共
2種類の原料ガスの前記III−V族化合物半導体単結晶
基板表面上の交換表面反応を前記原料ガスの導入圧力10
-1〜10-7Paの範囲において実現し、該交換表面反応の1
サイクルに付き前記III−V族化合物半導体単結晶薄膜
を1分子層単位で形成することを繰り返すことにより所
望の分子層数の単結晶エピタキシャル成長層を単分子層
の単位で形成することを特徴とする半導体単結晶成長方
法。
1. A substrate support for holding a III-V group compound semiconductor single crystal substrate thereon, a growth tank in which the substrate support is arranged, and a valve connected to the growth tank.
An exhaust device connected to the valve, an etching nozzle that is introduced from the outside of the growth tank into the inside and has its tip facing toward the surface of the III-V compound semiconductor single crystal substrate, and at least two nozzles. Growth nozzle, a gas introduction valve provided in each of the growth nozzles outside the growth tank, a heating source for heating only the III-V compound semiconductor single crystal substrate, and the III- A method for growing a semiconductor crystal using a growth apparatus equipped with a mechanism for irradiating a group V compound semiconductor single crystal substrate with light, the method comprising: evacuating the growth tank to about 10 -7 Pa;
Heating the III-V group compound semiconductor crystal substrate to 350 ° C. or lower,
Introducing an etching gas consisting of a gas containing an element such as C1, F, Br from the etching nozzle, evacuated by the evacuation device after performing photoetching, then the substrate temperature is 300 ~ 600 ° C., The exchange surface reaction of at least two kinds of source gases on the surface of the group III-V compound semiconductor single crystal substrate with at least two kinds of source gases is performed only by opening / closing the gas introducing valve and evacuating by the evacuation device.
-1 to 10 -7 Pa, which is one of the exchange surface reactions.
A single crystal epitaxial growth layer having a desired number of molecular layers is formed in a unit of a single molecular layer by repeating the formation of the group III-V compound semiconductor single crystal thin film in a unit of one molecular layer for each cycle. Semiconductor single crystal growth method.
【請求項2】特許請求の範囲第1項記載において、前記
エッチング用ノズルの少なくとも一部を光照射する半導
体単結晶成長方法。
2. The method for growing a semiconductor single crystal according to claim 1, wherein at least a part of the etching nozzle is irradiated with light.
【請求項3】特許請求の範囲第2項又は第3項記載にお
いて、前記エッチング用ノズルの少なくとも一部が光学
的に透明である半導体単結晶成長方法。
3. The method for growing a semiconductor single crystal according to claim 2, wherein at least a part of the etching nozzle is optically transparent.
【請求項4】特許請求の範囲第1項記載において、前記
エッチング用ノズルの周辺の少なくとも一部に高周波コ
イルもしくは電極を設け、エッチングガスを活性化する
半導体単結晶成長方法。
4. The method for growing a semiconductor single crystal according to claim 1, wherein a high frequency coil or an electrode is provided on at least a part of the periphery of the etching nozzle to activate an etching gas.
JP59153976A 1984-07-26 1984-07-26 Semiconductor single crystal growth method Expired - Fee Related JPH0766908B2 (en)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP59153976A JPH0766908B2 (en) 1984-07-26 1984-07-26 Semiconductor single crystal growth method
GB8518842A GB2162207B (en) 1984-07-26 1985-07-25 Semiconductor crystal growth apparatus
DE19853526888 DE3526888A1 (en) 1984-07-26 1985-07-26 SEMICONDUCTOR CRYSTAL GROWING DEVICE
FR858511516A FR2582149B1 (en) 1984-07-26 1985-07-26 APPARATUS FOR GROWING A SEMICONDUCTOR CRYSTAL
GB8718943A GB2200138B (en) 1984-07-26 1987-08-11 Semiconductor crystal growth apparatus
GB8718942A GB2200137B (en) 1984-07-26 1987-08-11 Semiconductor crystal growth apparatus
US07/357,695 US4975252A (en) 1984-07-26 1989-05-26 Semiconductor crystal growth apparatus
US08/212,551 US5443033A (en) 1984-07-26 1994-03-11 Semiconductor crystal growth method
US08/396,589 US6464793B1 (en) 1984-07-26 1995-03-01 Semiconductor crystal growth apparatus
US08/904,347 US20010001952A1 (en) 1984-07-26 1997-07-31 Semiconductor crystal growth apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59153976A JPH0766908B2 (en) 1984-07-26 1984-07-26 Semiconductor single crystal growth method

Publications (2)

Publication Number Publication Date
JPS6134926A JPS6134926A (en) 1986-02-19
JPH0766908B2 true JPH0766908B2 (en) 1995-07-19

Family

ID=15574190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59153976A Expired - Fee Related JPH0766908B2 (en) 1984-07-26 1984-07-26 Semiconductor single crystal growth method

Country Status (1)

Country Link
JP (1) JPH0766908B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5139606A (en) * 1989-12-05 1992-08-18 Massachusetts Institute Of Technology Laser bilayer etching of GaAs surfaces
US5407531A (en) * 1994-02-15 1995-04-18 At&T Corp. Method of fabricating a compound semiconductor device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55113329A (en) * 1979-02-23 1980-09-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Light dry etching
FI57975C (en) * 1979-02-28 1980-11-10 Lohja Ab Oy OVER ANCHORING VIDEO UPDATE FOR AVAILABILITY

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
日経エレクトロニクス1981年11月9日号第86〜91頁

Also Published As

Publication number Publication date
JPS6134926A (en) 1986-02-19

Similar Documents

Publication Publication Date Title
US4975252A (en) Semiconductor crystal growth apparatus
JPH0766910B2 (en) Semiconductor single crystal growth equipment
JPH0766909B2 (en) Element semiconductor single crystal thin film growth method
JPH0766906B2 (en) GaAs epitaxial growth method
JPH0782991B2 (en) Method of growing compound semiconductor single crystal thin film
JPH0766908B2 (en) Semiconductor single crystal growth method
WO2006038567A1 (en) METHOD FOR PRODUCING P-TYPE Ga2O3 FILM AND METHOD FOR PRODUCING PN JUNCTION-TYPE Ga2O3 FILM
JP2577542B2 (en) Semiconductor crystal growth equipment
JP2577544B2 (en) Method for manufacturing semiconductor device
JP2704931B2 (en) Method for forming selective growth mask and method for removing same
JP2821557B2 (en) Method for growing compound semiconductor single crystal thin film
JPH0787179B2 (en) Method for manufacturing superlattice semiconductor device
JP2577543B2 (en) Single crystal thin film growth equipment
JPH05206520A (en) Method for manufacturing p-type II-VI compound semiconductor
JP3090232B2 (en) Compound semiconductor thin film formation method
JPS61260622A (en) Growth for gaas single crystal thin film
JP3574494B2 (en) Nitride compound semiconductor crystal growth method and growth apparatus
JP2567331B2 (en) Method of growing compound semiconductor single crystal thin film
JPH0728079B2 (en) Method for manufacturing semiconductor laser
JP3668802B2 (en) Thin film formation method by atomic layer growth
JPH0713966B2 (en) Method for manufacturing GaAs semiconductor diode
JP2654608B2 (en) Method for manufacturing GaAs semiconductor diode
JPH0817161B2 (en) Method for manufacturing superlattice semiconductor device
JP2793939B2 (en) Method for growing compound semiconductor crystal
JPH0715884B2 (en) Selective crystal growth method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees