JPH0766920B2 - Ic素子における配線接続方法及びその装置 - Google Patents

Ic素子における配線接続方法及びその装置

Info

Publication number
JPH0766920B2
JPH0766920B2 JP61245215A JP24521586A JPH0766920B2 JP H0766920 B2 JPH0766920 B2 JP H0766920B2 JP 61245215 A JP61245215 A JP 61245215A JP 24521586 A JP24521586 A JP 24521586A JP H0766920 B2 JPH0766920 B2 JP H0766920B2
Authority
JP
Japan
Prior art keywords
wiring
thin film
forming
film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP61245215A
Other languages
English (en)
Other versions
JPS63100746A (ja
Inventor
幹雄 本郷
秀造 佐野
克郎 水越
淳三 東
進 相内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP61245215A priority Critical patent/JPH0766920B2/ja
Publication of JPS63100746A publication Critical patent/JPS63100746A/ja
Publication of JPH0766920B2 publication Critical patent/JPH0766920B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、試作してほぼ完成されたIC素子の保護膜(絶
縁膜)上の表面に付加配線を布設して絶縁膜の下に存在
する配線間を接続して不良個所を特定し、又は不良個所
を補修し、IC素子の特性評価や設計変更の迅速化を実現
できるようにしたIC素子における配線接続方法及びその
装置に関する。
〔従来の技術〕
半導体装置の高性能化,高速化をめざして、半導体装置
の微細化,高集積化が行われている。これに伴い、半導
体装置の開発が難かしくなつて居り、開発期間の長期化
を招いている。かかる情況は、LSI設計にもカツトアン
ドトライなる回路製作技法が必要であることを示してい
る。即ち、従来の設計で十分に動作しないチツプ上の不
良部分を特定し、当該部分に存在する配線を切断した
り、任意の箇所に布線を施したり、不良配線を補修し
て、暫定的に完全な動作が得られる半導体装置を製造す
れば、それに引き続く特性評価や、設計変更が迅速に行
えることとなる。
一方、従来技術としては、例えば、ジヤーナル・オブ・
エレクトロケミカル・ソサエテイー,128巻,9号(1981)
第2039頁から第2041頁(Journal of Electrochemical S
ociety vol,128,No.9,(1981)pp.2039〜1041)、ある
いは、エクステンデド・アブストラクツ・オブ・ザ・セ
ブンテイーンス・コンフアレンス・オン・ソリツドステ
イト・デバイセズ・アンド・マテリアルズ(1985年)第
193頁から第196頁(Extended Abstracts of the 17th C
onference on Solid State Devices and Materials,Tok
yo,1985,pp.193〜196)などに述べられているように、
レーザCVD技術を用いてSiO2で被覆されたSi基板上にMo
配線を形成する技術が示されている。しかし、現実の半
導体装置上に配線を布設するには、配線材料として十分
に低抵抗なものを、高速に形成することが必要であり、
かかる観点のみに立脚しても、従来技術は、そのままで
は適用できない。
配線布設が現実的な速度で行えたとしても、更に配線と
下地との密着強度が十分であること、十分な断面積を有
する配線形状が得られること等が要請される。
上記の従来技術には、CVD原料ガス圧を増加させるこ
と、レーザ出力を増加させること、レーザ光照射の相対
的走査速度を減少させることに依つて、形成する配線材
料の膜厚を増加できる旨の記載がある。
しかし本件出願に係る発明者らの実験によれば、レーザ
CVDで形成した配線の膜厚を増加させると、当該配線が
剥離したり、クラツク(ひび割れ)が生じてしまうこと
が明らかになつた。また、レーザ出力を増加させると下
地、特に拡散層や接合部分が過熱され特性が劣化するの
みならず、下地の構造、例えばAl配線が存在、パシベー
シヨン膜の膜厚の大小により部分的熱容量が異なるた
め、形成しようとする配線材料の膜厚及び配線幅が著し
く変化すことも明らかになつた。かかる問題点が解決さ
れない限り、半導体装置上への配線布設は実現不可能で
ある。
更に別の従来技術として、例えば特開昭60−236214号公
報,特開昭60−236215号公報に開示されているように、
レーザ光を吸収する核として、100Å以下の薄い膜を成
膜した後にレーザ光を照射してCVDを行わせ配線材料を
成膜する技術がある。しかし本件出願に係る発明者らの
実験によれば、100Å以下の薄い膜では配線材料と下地
との密着強度が不十分であり、レーザ光の吸収が不十分
で下地が過熱され特性の劣化を生じさせることが明らか
になつている。
〔発明が解決しようとする問題点〕
従来技術においては次の様な具体的問題点が未解決であ
る。即ち、 (1) 析出させ布設した配線が、半導体装置表面から
剥離してしまつたり、ひび割れ(クラツク)が生じてし
まう。
(2) 配線布設の際に、レーザ光を照射しているが、
レーザ光照射が配線の下地となる下層を過熱してしま
う。
(3) (2)の結果、析出過程が下地となる下層の熱
容量に依存することになり、下層に熱容量の小さい材質
からなる下地構造があると、布設したい配線の厚み及び
幅が極端に太くなり、配線幅を均一に保つのが困難であ
る。
本発明の目的は、上記従来の課題を解決すべく、試作し
てほぼ完成したIC素子の保護膜(絶縁膜)上の表面に、
下層にダメージを及ぼすことなく付加配線を高速に布設
して絶縁膜の下に存在する配線間を確実に、且つ低抵抗
で接続して不良個所を特定し、又は不良個所を補修し、
IC素子の特性評価や設計変更の迅速化を実現できるよう
にしたIC素子における配線接続方法及びその装置を提供
することにある。
〔問題点を解決するための手段〕
本発明は、上記目的を達成するために、接続を必要とす
る複数個所の各々における上層の絶縁膜に各配線表面が
露出するように穿設された微細な穴を有するIC素子に対
して、少なくとも該各穴内部及び各穴の間の絶縁膜上
に、導電性を有し、レーザ光を吸収する100Å〜1000Å
の厚さの薄膜を形成する薄膜形成工程と、該薄膜形成工
程で各穴内部に形成された薄膜上及び各穴の間の絶縁膜
上に形成された薄膜上の所望の経路に沿つて、金属カル
ボニル化合物ガスまたは金属ハロゲン化合物ガスを供給
しながらレーザビームを照射して導電性金属を析出させ
て前記露出した配線間を接続する付加配線を形成する付
加配線形成工程と、該付加配線形成工程によって付加配
線を形成した後、前記薄膜の不要部分をエッチングによ
って除去する除去工程とを有することを特徴とするIC素
子における配線接続方法である。
また本発明は、接続を必要とする複数個所の各々におけ
る上層の絶縁膜に各配線表面が露出するように穿設され
た微細な穴を有するIC素子に対して、クリーニングを施
して酸化物及び汚染物を除去するクリーニング工程と、
該クリーニング工程によってクリーニングが施されたIC
素子に対して、少なくとも該各穴内部及び各穴の間の絶
縁膜上に、導電性を有し、レーザ光を吸収する100Å〜1
000Åの厚さの薄膜を形成する薄膜形成工程と、該薄膜
形成工程で各穴内部に形成された薄膜上及び各穴の間の
絶縁膜上に形成された薄膜上の所望の経路に沿って、金
属カルボニル化合物ガスまたは金属ハロゲン化合物ガス
を供給しながらレーザビームを照射して導電性金属を析
出させて前記露出した配線間を接続する付加配線を形成
する付加配線形成工程と、該付加配線形成工程によって
付加配線を形成した後、前記薄膜の不要部分をエッチン
グによって除去する除去工程とを有することを特徴とす
るIC素子における配線接続方法である。
また本発明は、前記IC素子における配線接続方法におけ
る前記薄膜形成工程において、前記薄膜として、スパッ
タリングによって金属を主成分とする金属薄膜を形成す
ることを特徴とする。
また本発明は、接続を必要とする複数個所の各々におけ
る上層の絶縁膜に各配線表面が露出するように穿設され
た微細な穴を有するIC素子に対して、クリーニングを施
して酸化物及び汚染物を除去するクリーニング手段と、
該クリーニング手段によってクリーニングが施されたIC
素子に対して、少なくとも該各穴内部及び各穴の間の絶
縁膜上に、導電性を有し、レーザ光を吸収する100Å〜1
000Åの厚さの薄膜を形成する薄膜形成手段と、該薄膜
形成手段で各穴内部に形成された薄膜上及び各穴の間の
絶縁膜上に形成された薄膜上の所望の経路に沿って、金
属カルボニル化合物ガスまたは金属ハロゲン化合物ガス
を供給しながらレーザビームを照射して導電性金属を析
出させて前記露出した配線間を接続する付加配線を形成
する付加配線形成手段と、該付加配線形成手段によって
付加配線を形成した後、前記薄膜の不要部分をエッチン
グによって除去する除去手段とを備えたことを特徴とす
るIC素子における配線接続装置である。
〔作用〕
前記構成により、試作してほぼ完成したIC素子の保護膜
(絶縁膜)上の表面に、下層(特に拡散領域等)にダメ
ージを及ぼすことなく、付加配線を高速に布設して保護
膜(絶縁膜)の下に存在する配線間を確実に、且つ低抵
抗で接続して不良個所を特性し、又は不良個所を補修
し、IC素子の特性評価や設計変更の迅速化を実現するこ
とができる。
〔実施例〕
第1図は本発明の一実施例である配線布設装置の全体構
成を示している。
ロードロツク室1はゲートバルブ2を介してメインチヤ
ンバ3と連結されており、各々、真空ポンプ4,4′によ
り、配管5,5′及びバルブ6,6′を介して排気できる構成
となつている。ロードロツク室1にはウエハ7(あるい
は必要に応じてチツプ)を記載するための試料台8及び
上部電極9が設けられ、更には流量調整用のバルブ10,
配管11を介してArガスボンベ12に接続されている。ま
た、メインチヤンバ3内にはウエハ7′を載置しX−Y
−Z−θに移動可能なステージ13が設置され、流量調整
用のバルブ14,配管15を介してCVD原料ガスボンベ16に接
続されている。さらに、メインチヤンバ3にはレーザ光
透過用の窓17が設けられ、Arイオンレーザ発振器18から
発信されたレーザ光19がレーザ光学系20を介して対物レ
ンズ21で集光してウエハ7′に照射できる構成となつて
いる。レーザ光学系20にはTVカメラ22が取付けられてお
りモニタ23によりウエハ7′の表面が観察できる構成と
なつている。
次に各部の機能および本発明に係る配線形成の手順につ
いて説明する。
ウエハ7には予め、配線を布設して接続したい部分のパ
シベーシヨン膜,層間絶縁膜に窓あけが施されている。
ウエハ7をロードロツク室1内の試料台8上に載置し、
密閉した後、バルブ6′を開けて、真空ポンプ4′によ
りロードロツク室1内を1×10-7Torr以下まで排気す
る。このときの真空度は1×10-5Torrでも、場合によつ
ては許容される。
その後、流量調整用バルブ10を開き、Arガスボンベ12か
らArガスをロードロツク室1内に導入し、Arガス圧が数
mTorrとなる様にバルブ10を調整する。この状態で高周
波電源(図示せず)からの高周波電力を試料台8に印加
する。この時、上部電極9はアースレベルに保たれる。
これにより試料台8およびウエハ7と上部電極9の間に
Arプラズマが発生し、Ar+イオンがウエハ7表面をスパ
ツタリングする。これにより、ウエハ7表面に付着して
いる汚染源(水分,ゴミ,よごれ)を除去するととも
に、大気に露出されたために配線表面に生成した酸化膜
も除去する。
その後、高周波電力を上部電極9に印加し、試料台8を
アースレベルに切換える。なお、上部電極にはCrターゲ
ツトが設置されており、高周波電力印加により発生した
Arプラズマ中のAr+イオンがCrターゲツトをスパツタリ
ングすることによりCr原子が飛び出し、ウエハ7表面に
付着する。これにより数100〜1000Å程度のCr膜を形成
できる。この緩衝膜としてのCrの膜厚は300Å程度でそ
の効果を奏することができ、1μm程度まで厚くしても
下地(半導体装置表面)との密着性は良好である。後の
工程で緩衝膜の除去が必要な場合には、下地である半導
体装置表面上のパツシベーシヨン膜(SiO2)および半導
体装置表面上に形成した補修配線の膜厚が、後のエツチ
ング工程でどこまで削られてもかまわないかに依存し
て、緩衝膜の膜厚を決めることとなる。
尚、半導体装置全面に緩衝膜を付ける必要はなく、適
宜、マスク手段を設けて、配線の布設が必要な箇所及び
その近辺のみに緩衝膜を成膜すれば、後のエツチング工
程が多少、楽になろう。
本実施例では、パツシベーシヨン膜が1〜2μmおよび
後で説明するMo等の補修配線の膜厚が0.2〜2μm、緩
衝膜としてのCrが500Åであるので、多少強めにエツチ
ングを施しても、半導体装置の特性に影響はない。
上部電極9にMoターゲツトを用いれば緩衝膜としてMoを
成膜できる。この場合のMo膜厚も後のエツチング工程に
いかなる手段を用いるかで、数100〜1000Å程度とする
必要がある。
緩衝膜を成膜後、バルブ10を閉じてロードロツク室1内
を1×10-7Torr程度まで排気し、ゲートバルブ2を開
き、Cr膜の形成されたウエハ7をメインチヤンバ3内の
X−Y−Z−θステージ13上に移動させ、ゲートバルブ
2を閉じる。窓17を介して、レーザ集光用の対物レンズ
21およびTVカメラ22,モニタ23により、Z方向に移動し
てピントを合わせるとともに、θ方向の調整も行う。そ
の後、配線布設を行うべき半導体装置上の一定位置(例
えばターゲツトマーク)とモニタ23上のマーカ(例えば
電子ラインの交点)を一致させ、設計上の寸法に従つて
X−Yステージ13を駆動して、接続を要する部分、即ち
パツシベーシヨン膜および必要に応じて層間絶縁膜に窓
が形成され配線が露出した部分、とマーカを一致させ
る。このマーカは、レーザ光19を照射した場合の集光位
置である。
本発明で用いられるレーザCVD技術は、レーザ光の照射
位置に発生する熱エネルギーにより、当該発熱位置近傍
に浮遊するCVD用原料ガスを分解して堆積させるもので
ある。本実施例では半導体装置を加熱(予熱)していな
いため、レーザCVDにより付設される配線材料の膜厚
は、せいぜい2μm程度である。
バルブ14を開き、CVD原料ガスボンベ16から配管15を介
してCVDガスをメインチヤンバ3に導入するとともに、
バルブ6を閉じてCVDガスを一定圧力で閉じ込める。こ
こではCVDガスとしてMo(CO)(モリブデンカルボニ
ル)を用い、0.1Torr前後の圧力になる様に調整する。
なお、必要に応じてAr,He等の不活性ガスを導入して大
気圧付近まで圧力を上げても良い。また、Mo(CO)
室温では白色固体であり昇華による蒸気圧が低いため、
ボンベ16,バルブ14,配管15を加熱する必要がある(図示
せず)。
ここでArレーザ発振器18よりArレーザ19を発振させレー
ザ光学系20,対物レンズ21により集光しつつ、窓17を介
してウエハ7′上の穴あけされ配線が露出している部分
(以下、窓内部と称す)に当該レーザ光を照射する。レ
ーザ出力にもよるが、数秒〜数10秒で窓内部にMoを析出
させることできる。完全に窓内部に埋め込んだ後、シヤ
ツタ(図示せず)によりレーザ光19を遮断し、制御装置
(図示せず)により設計寸法、あるいは予め設定された
寸法だけステージ13を移動させ、対をなす接続すべき部
分(配線が露出している部分)とマーカを一致させる。
位置合せ終了後、シヤツタを開いてレーザ光19を照射
し、窓内部をMoで埋め込む。
レーザCVDに用いる原料ガスにも依るが、布設後の配線
材料に不純物として炭素Cが混入することがあるが、こ
れは焼なまし(アニール)をすることで改善される。析
出した配線材料はレーザ光を十分に吸収しうる表面状態
となつており、アニールはCVD用の原料ガスを排出して
から行われる。
複数箇所の接続を行う場合は上記動作を繰返し、全ての
窓内部の穴埋めを終了すると、次に穴埋めした部分と穴
埋めした部分の接続、即ち配線形成を行う。まず、一方
の穴埋めした部分に位置合せを行つた後、レーザ光19を
照射しながら、ステージ13を予め設定された経路に従つ
て一定速度で移動させ、Mo配線を形成する。そして他方
の穴埋め部分までMo配線を形成しながら到達した時点
で、レーザ光19の照射を停止する。複数の配線を布設す
る場合は上記動作を繰り返えす。なお、これらの穴埋
め,配線形成はレーザ光19のON.OFFおよびステージ13の
移動により達成されるが、接続すべき点を予め座標とし
て入力しておくことにより、通常のシーケンス制御,数
値制御あるいはその組合せにより、自動的に行うことが
できる。
本実施例ではCVD原料ガスとしてMo(CO)を用い、Mo
配線を付設する例を示したが、ガスとしてCr(CO)6,W
(CO)6,Ni(CO)といつた金属カルボニル化合物、Mo
F6,WF6といった金属ハロゲン化合物を用いることがで
き、とくにプロセスは変わらない。
配線布設が全て終了した後、バルブ6を開きMo(CO)
を排出する。10-7Torr程度まで排気して、ゲートバルブ
2を開きウエハ7′をロードロツク室1内の試料台8上
に移動させる。ゲートバルブ2を閉じた後、Arガスボン
ベ12のバルブ10を開いてArガスをロードロツク室に導入
し、Arガス圧が数mTorrに保たれる様に調整する。その
後、上部電極をアースレベルにし、試料台8に高周波電
力を印加してArプラズマを発生させ、Ar+イオンでウエ
ハ7表面をスパツタリングする。これにより、ウエハ7
表面に形成されていた緩衝膜としてのCr膜を除去するこ
とができる。なお、レーザCVDにより形成されたMo膜も
表面がスパツタリングによりけずられるが、通常Mo配線
は0.2〜2μmの膜厚に形成するので、数100〜1000Å程
度のCr膜を除去する条件であれば問題にならない。
尚、密着性を向上させるには、緩衝膜として、100Å以
上の膜厚が必要なことが経験的に得られている。
これらの処理を終了することにより、ウエハ上に必要と
する配線を布設することができた。
ここで、さらに第2図によつて本発明の配線布設方向に
ついて詳しく説明する。第2図(a)は配線布設を要す
る半導体装置を搭載したウエハの断面を示している。
尚、本発明は、半導体装置を多数搭載したウエハを直接
の配線布設対象としても良いし、半導体装置1つを搭載
したチツプを対象としても良い。
Si基板30(第2図(a))上にSiO2膜31を介して1層目
のAl配線34が形成され、さらにその上にウエハを保護す
るためのパシベーシヨン膜35が形成されている。さらに
接続すべき部分は、Al配線が露出する様にパシベーシヨ
ン膜35,層間絶縁膜33の一部分が除去され穴(窓部)36,
36′が形成されている。これらの穴36,36′はレジスト
工程を用いたエツチング、あるいはイオンビーム照射手
段(図示せず)によりイオンビームを集束して照射する
ことによるスパツタリング加工により形成される。な
お、露出したAl配線の表面は大気にさらされることによ
り、酸化膜37,37′が生成され、また他のプロセス中に
生じた反応生成物,よごれ,あるいは水分等の汚染源3
8,38′が表面に付着している。酸化膜37,37′は配線の
接続抵抗増加,接続不良の原因となり、また汚染源38,3
8′は布設した配線の密着性を低下させる原因となる。
そこで第2図(b)に示す様にスパツタ・クリーニング
により、酸化膜37,37′および汚染源38,38′を除去す
る。その後、大気にさらすことなく第2図(c)に示す
様にパシベーシヨン膜35に対して密着性が良く、導電性
を有し、かつレーザ光の吸収率の高い膜39(具体的には
クロム膜)をスパツタにより数100〜1000Åの厚さで全
面に成膜する。しかる後、Mo(CO)(モリブデンカル
ボニル)ガス雰囲気中でArレーザを集光照射することに
より、まず穴36,36′をMoで埋め込む。ついで、穴36と
穴37′の間をArレーザ光を照射しながらウエハを移動す
ることにより、第2図(d)に示す様にMo配線40を形成
する。そして不要なCr膜を除去することにより第2図
(e)に示す様に布設が完了する。
ここでレーザ高源としてArレーザ光が用いられている
が、緩衝膜に吸収されて熱に変わり得る波長のレーザ高
原であれば使用可能である。但し、連続発振の方が望ま
しい。例えばクリプトンKrレーザ,YAGレーザ(高調波発
振も含む),加工部分の寸法が許せばCO2レーザが挙げ
られる。
またCr膜39はArレーザー光に対し、その膜厚が300Åで
は約14%,600Åのとき約2%の透過率であり、他のレー
ザ光源に対しても透過率は極端に変わらないので、下地
へのレーザ照射による熱影響を防止することができる。
また、Cr膜39がレーザ光を吸収して発熱し、そこで分解
反応が起きてMo膜が析出するため、パシベーション膜
厚,Al配線の有無等の下層の影響が小さく、Mo配線40の
膜厚,配線幅の変化も小さい。さらには、Cr膜自体がAl
配線と比較して反射率が低く、また熱伝導率も小さいの
で、Cr膜39がない場合に比べて低いレーザ出力でもMo配
線40が形成できるし、同じ出力の場合にはより高速で形
成できる。また、一連の工程を同一装置内で処理できる
のでAl配線32表面の酸化物、あるいはCr膜39表面の酸化
物が新たに生成することもなく、接続抵抗の小さい良好
な配線を布設できる。
なお、本実施例では予め全面に形成したCr膜のうち不要
部分を除去するためにスパツ・エツチングを行つたが、
第2図(d)に示す状態で大気中に取り出しても、特に
不都合はない。このため、ウエツトエツチングの手法に
より不要Cr膜を除去することできる。即ち、例えばエツ
チング液として水1に硝酸第2セリウム・アンモンCe
(NO342NH4NO3200gを溶解させたものを用い、室温で
約30秒間浸漬することにより、500ÅのCr膜を除去する
ことができる。
次に本発明の配線布設装置の別な実施例を第3図に示
す。なお第1図と同じ部分は同一番号で示してある。
ロードロツク室45はゲートバルブ2によりメインチヤン
バ46に連結されている。真空ポンプ4,4′により配管5,
5′およびバルブ6,6′を介して排気できる構成となつて
いる。ロードロツク室45にはウエハ7を載置するための
試料台47および上部電極48が設けられ、さらには流量調
整用のバルブ10,配管11を介してArガスボンベ12に接続
されている。またメインチヤンバ46内にはウエハ7′を
載置し、X−Y−Z−θに移動可能なステージ49が設置
され、流量調整用のバルブ10′,配管11′を介してArガ
スボンベ12′に、またバルブ14,配管15を介してCVD原料
ガスボンベ16に接続されている。さらに、メインチヤン
バ46にはレーザ光透過用の窓17が設けられ、Arイオンレ
ーザ発振器18から発振されたレーザ光19がレーザ光学系
を介して対物レンズ21で集光してウエハ7′に照射でき
る構成となつている。またメインチヤンバ46にはスパツ
タ用ターゲツトを有する上部電極50が設けられている。
なお、Arガスボンベ12′はArガスボンベ12と共用しても
良い。
上記構成において、ウエハ7をロードロツク室45内の試
料台47に載置し、密閉後排気し、数mTorrの圧力となる
様にArガスを流しながら、上部電極48をアースレベル
に、試料台47に高周波電力を印加し、Ar+イオンのスパ
ツタリングによりウエハ7の表面をクリーニングする。
同時に接続のために露出しているAl配線の表面の酸化膜
も除去する。その後、バルブ10を閉じ、バルブ6′を開
いて真空ポンプ4′により十分に排気する。その後、ゲ
ートバルブ2を開き、ウエハ7をメインチヤンバ46内の
ステージ49上に搬送手段(図示せず)により移動する。
この時、ステージ49はスパツタ用ターゲツトを備えた上
部電極50の下に位置している。
ここでゲートバルブ2を閉じ、バルブ11′を開いてArガ
スボンベ12′よりArガスを導入し、数mTorrの圧力に調
整しながら上部電極50に高周波電力を印加する。ステー
ジ49はアースレベルにある。これによりAr+イオンがタ
ーゲツトをスパツタリングし、これによりターゲツトの
Cr原子がウエハ7′上に付着して、Cr膜を成膜する。
そして所定の厚さ(数100〜1000Å)に成膜した後、バ
ルブ11′を閉じ、Arガスを排気したあとバルブ14を開い
てCVD原料ガスボンベ16よりMo(CO)ガスをメインチ
ヤンバ内に導入し、一定ガス圧としてバルブ14を閉じ
る。ステージ49は窓17の下に移動し、対物レンズ21,TV
カメラ22,モニタ23でウエハ7′の表面が観察できる。
ここで、ステージ49により、Z方向,θ方向の調整を行
つた後、レーザの集光位置と、配線布設を行うチツプ内
のターゲツトマークを、X−Yに移動して一致させた
後、設計上の寸法に従つてステージ49を移動させて接続
を要する部分、即ちパシベーシヨン膜および必要に応じ
て層間絶縁膜に窓(穴)が形成され配線が露出した部分
とレーザ照射位置を一致させる。
ここでArレーザ発振器18よりレーザ光19を発振させ、レ
ーザ光学系20,対物レンズ21により集光しつつ、窓17を
介して穴内部にレーザ19を照射する。これにより穴内部
にMoを析出させ、埋め込む。必要に応じて全ての接続を
要する穴を埋め込んだ後、設計寸法,あるいは予め設定
された寸法に従い、埋め込まれた部分と埋め込まれた部
分の間を、ステージ49により移動しながらレーザ光19を
照射して接続、即ちMo配線の布設を行う。
全ての配線を布設した後、バルブ6を開きMo(CO)
排出し、ステージ49をゲートバルブ2側へ移動した後、
ゲートバルブ2を開いてウエハ7′をロードロツク室45
内の試料台47上に移動させる。ゲートバルブ2を閉じた
後、Arガスボンベ12よりArガスをロードロツク室45内に
導入しつつ、Arガス圧を数mTorrに保たれる様に調整す
る。
その後、試料台47に高周波電力を印加し、Ar+イオンに
よるスパツタリングでウエハ7表面に形成されていたCr
膜を除去する。当然、Mo配線表面もスパツタリングされ
るが、通常Mo配線は0.2〜2μmの膜厚に形成するの
で、数100〜1000Å程度のCr膜を除去する条件であれば
問題にならない。
第3図に示した装置による各工程での断面形状も第2図
での説明と全く同じであり、同様の効果が得られるばか
りでなく、ウエツトエツチング工程が不要となる効果が
ある。
次に、第4図に本発明の第3の実施例である配線布設装
置の全体構成を示す。第4図において、メインチヤンバ
3およびレーザ発振器18を含めた光学系は第1図と同じ
である。
ロードロツク室55には試料台47および上部電極48が設置
され、Arガス導入系12,56,57および真空排気系4′,
5′,6′が備えられ、Arスパツタによるクリーニングお
よび最終工程のエツチングが行なえる構成となつてい
る。ロードロツク室55はゲートバルブ2′を介してスパ
ツタ室62に連結されている。スパツタ室62はアースレベ
ルに固定された試料台60、高周波電力を印加してスパツ
タリング作用を行う上部電極61であつて、スパツタ用タ
ーゲツトを備えた上部電極Arガスを供給する配管58及び
バルブ59が、真空ポンプ4″による排気を行うための構
成となつている。
ロードロツク室55でAr+イオンによるスパツタリングを
利用したウエハ7表面のクリーニング,および配線表面
の酸化物除去後、ゲートバルブ2′を用いてウエハ7を
スパツタ室62内に移動し、緩衝膜として上部電極に付加
したターゲツト材質に応じた膜を成膜する。その後、ゲ
ートバルブ2″を介して連結されているステージ13上に
ウエハ7′を移動し、レーザCVDにより配線を布設す
る。この手順については第1図及び第3図の説明で述べ
た手順と同じである。配線形成後、ウエハ7″はゲート
バルブ2″および2′を通つてロードロツク室55の試料
台47上に移動し、スパツタリグ加工により不要膜を除去
する。これらの工程により、必要な配線布設が完了す
る。
本実施例では、スパツタ成膜機構,クリーニング機構を
それぞれ専用の真空室で行うため、相互に汚染されにく
い効果がある。又、各機構を分割しているため半導体装
置を1チツプとして扱うか、ウエハーごと扱うかにより
各機構を設ける上で自由度が増す効果がある。
次に第5図に緩衝膜を成膜する機構部分の別の実施例を
示す。これは、第1図ではロードロツク室1に、第3図
では上部電極50に、第4図ではスパツタ室62に、それぞ
れ対応する機構部分であり、成膜手段として真空蒸着室
65を用いるものである。
即ち、電子銃66から放射される電子線67により、るつぼ
68内に設置された蒸着材料69を加熱・蒸発させて試料台
70に固定されたウエハ表面に金属あるいは半導体膜を形
成するものである。試料台70は回転軸71により回転可能
な構造をしており、ロードロツク室55でスパツタクリー
ニングされたウエハはゲートバルブ2″を介して試料台
70上に移動固定される。その後で試料台70は180゜回転
し、ウエハ表面が下向きの状態でシヤツタ72を開いて、
蒸着を行う。
当然のことながら、蒸着室65内は真空ポンプ73により、
バルブ74,配管75を介して十分な真空度に保たれてい
る。ウエハ表面への蒸着が終了するとシヤツタ72を閉
じ、試料台65を回転させてウエハを上向きとし、ゲート
バルブ2″を介してメインチヤンバ内に移動する。
また第6図に緩衝膜を成膜する機構部分の別の実施例を
CVD室80として示す。第4図に示すスパツタ室62のかわ
りに使用することができる。即ち、ヒータを有する試料
台81とCVD原料ガスボンベ82,バルブ83,配管84,ノズル85
を備え、また排気系として真空ポンプ86,バルブ87,配管
88を備えている。
ロードロツク室55でスパツタクリーニングされたウエハ
7はゲートバルブ2′を介して試料台81上に移動され
る。試料台81のヒータによりウエハ7が必要な温度に加
熱されてから、CVD原料ガスボンベ82から当該ガスを調
整バルブ83,配管84を介してノズル85からウエハ7上に
流しながら金属あるいは半導体膜を形成する。必要な膜
厚が形成されるとバルブ83を閉じ、十分に排気した後、
ゲートバルブ2″を介してメインチヤンバにウエハ7を
移動する。この後の配線形成工程、および不要膜の除去
工程は第1図および第3図における工程と同一である。
これらにより第1図,第3図に示した配線布設装置とほ
ぼ同じ効果が得られる。
また本発明の実施例においては、それぞれの装置の構成
および機能を説明したが、たとえばバルブを電磁バルブ
あるいは電気作動バルブに、流量調整用バルブを上記電
磁バルブあるいは空気作動バルブと流量制御装置(マス
・フロー・コントローラ)を使用することにより、ウエ
ハをロードロツク室に挿入してから、配線布設が完了す
るまでを、シーケンス制御、あるいは数値制御等により
完全に自動的に行い得る。
また、表面クリーニングにはArプラズマによるスパツタ
リングで説明して来たが、紫外光照射による汚染源除
去,エツチングガスを利用した反応性イオンエツチン
グ、さらには露出した配線表面の酸化物除去のため、集
束イオンビームによる除去加工を適用することもでき
る。
また、密着性向上,熱影響低減のための膜形成には、ス
パツタ成膜,熱CVD,真空蒸着の他、紫外光、あるいは赤
外光照射によるCVDによつても実現可能である。
また、レーザCVDによつて配線を布設する際にステージ
の移動によつて行つたが、光学系を移動することによつ
ても同じ配線布設を行うことができる。なお、前記緩衝
膜39としては、具体的に、Mo,Cr,W,Niといった金属、或
いは活性不純物を含んだSi,Ge,GaAs,ポリシリコンとい
った半導体、金属とシリコンとの合金であるシリサイド
がある。これらの物質は、半導体装置の表面を覆うSiO2
パシベーション膜や、レーザCVDで布設される付加配線
との密着性が優れている。このため半導体装置の表面か
ら付加配線が剥離することなく、布設後の付加配線にク
ラックが生じることもない。また前記緩衝膜は、レーザ
CVD現象を生じさせるレーザ光に対して吸収率が高いの
で、レーザ出力を増加せずとも付加配線の析出が可能と
なり、制御性の良いレーザCVDを行うことができる。換
言すれば、レーザ光を高速で走査しても所望の幅及び膜
厚をもった付加配線を布設することができる。また緩衝
膜は、レーザ光に対して吸収率が高いので、下地の材質
構造の影響を緩和でき、布設する付加配線の幅及び膜厚
を一定に保ちやすくなると共に下地への熱的影響を大幅
に減少することができる。
〔発明の効果〕
本発明によれば、試作してほぼ完成したIC素子の保護膜
(絶縁膜)上の表面に、下層にダメージを及ぼすことな
く付加配線を高速に布設して絶縁膜の下に存在する配線
間を確実に、且つ低抵抗で接続して不良個所を特定し、
又は不良個所を補修し、IC素子の特性評価や設計変更を
迅速に実現することができる効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例である配線布設装置の全体構
成図、第2図は本発明の配線布設方法の各工程を説明す
るための図、第3図は本発明の他の実施例である配線布
設装置の全体構成図、第4図は本発明の第3の実施例で
ある配線布設装置の全体構成図、第5図は緩衝膜成膜機
構の実施例を示す図、第6図は緩衝膜成膜機構の他の実
施例を示す図である。 1……ロードロツク室、2……ゲートバルブ、 3,46……メインチヤンバ、 4,4′……真空ポンプ、7,7′……ウエハ、 12,12′……Arガスボンベ、 16……CVD材料ガスボンベ、 18……レーザ発振器、 9,48,50……上部電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 東 淳三 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (72)発明者 相内 進 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭60−211860(JP,A) 特開 昭61−147549(JP,A) 特開 昭60−216555(JP,A)

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】接続を必要とする複数個所の各々における
    上層の絶縁膜に各配線表面が露出するように穿設された
    微細な穴を有するIC素子に対して、少なくとも該各穴内
    部及び各穴の間の絶縁膜上に、導電性を有し、レーザ光
    を吸収する100Å〜1000Åの厚さの薄膜を形成する薄膜
    形成工程と、該薄膜形成工程で各穴内部に形成された薄
    膜上及び各穴の間の絶縁膜上に形成された薄膜上の所望
    の経路に沿って、金属カルボニル化合物ガスまたは金属
    ハロゲン化合物ガスを供給しながらレーザビームを照射
    して導電性金属を析出させて前記露出した配線間を接続
    する付加配線を形成する付加配線形成工程と、該付加配
    線形成工程によって付加配線を形成した後、前記薄膜の
    不要部分をエッチングによって除去する除去工程とを有
    することを特徴とするIC素子における配線接続方法。
  2. 【請求項2】前記薄膜形成工程において、前記薄膜とし
    て、スパッタリングによって金属を主成分とする金属薄
    膜を形成することを特徴とする特許請求の範囲第1項記
    載のIC素子における配線接続方法。
  3. 【請求項3】接続を必要とする複数個所の各々における
    上層の絶縁膜に各配線表面が露出するように穿設された
    微細な穴を有するIC素子に対して、クリーニングを施し
    て酸化物及び汚染物を除去するクリーニング工程と、該
    クリーニング工程によってクリーニングが施されたIC素
    子に対して、少なくとも該各穴内部及び各穴の間の絶縁
    膜上に、導電性を有し、レーザ光を吸収する100Å〜100
    0Åの厚さの薄膜を形成する薄膜形成工程と、該薄膜形
    成工程で各穴内部に形成された薄膜上及び各穴の間の絶
    縁膜上に形成された薄膜上の所望の経路に沿って、金属
    カルボニル化合物ガスまたは金属ハロゲン化合物ガスを
    供給しながらレーザビームを照射して導電性金属を析出
    させて前記露出した配線間を接続する付加配線を形成す
    る付加配線形成工程と、該付加配線形成工程によって付
    加配線を形成した後、前記薄膜の不要部分をエッチング
    によって除去する除去工程とを有することを特徴とする
    IC素子における配線接続方法。
  4. 【請求項4】前記薄膜工程において、前記薄膜として、
    スパッタリングによって金属を主成分とする金属薄膜を
    形成することを特徴とすることを特許請求の範囲第3項
    記載のIC素子における配線接続方法。
  5. 【請求項5】接続を必要とする複数個所の各々における
    上層の絶縁膜に各配線表面が露出するように穿設された
    微細な穴を有するIC素子に対して、クリーニングを施し
    て酸化物及び汚染物を除去するクリーニング手段と、該
    クリーニング手段によってクリーニングが施されたIC素
    子に対して、少なくとも該各穴内部及び各穴の間の絶縁
    膜上に、導電性を有し、レーザ光を吸収する100Å〜100
    0Åの厚さの薄膜を形成する薄膜形成手段と、該薄膜形
    成手段で各穴内部に形成された薄膜上及び各穴の間の絶
    縁膜上に形成された薄膜上の所望の経路に沿って、金属
    カルボニル化合物ガスまたは金属ハロゲン化合物ガスを
    供給しながらレーザビームを照射して導電性金属を析出
    させて前記露出した配線間を接続する付加配線を形成す
    る付加配線形成手段と、該付加配線形成手段によって付
    加配線を形成した後、前記薄膜の不要部分をエッチング
    によって除去する除去手段とを備えたことを特徴とする
    IC素子における配線接続装置。
JP61245215A 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置 Expired - Fee Related JPH0766920B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61245215A JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61245215A JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP6326618A Division JP2604992B2 (ja) 1994-12-28 1994-12-28 Ic素子における付加配線形成方法

Publications (2)

Publication Number Publication Date
JPS63100746A JPS63100746A (ja) 1988-05-02
JPH0766920B2 true JPH0766920B2 (ja) 1995-07-19

Family

ID=17130343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61245215A Expired - Fee Related JPH0766920B2 (ja) 1986-10-17 1986-10-17 Ic素子における配線接続方法及びその装置

Country Status (1)

Country Link
JP (1) JPH0766920B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02312237A (ja) * 1989-05-29 1990-12-27 Hitachi Ltd 半導体装置とその配線修正方法および配線修正装置
US5182231A (en) * 1988-04-07 1993-01-26 Hitachi, Ltd. Method for modifying wiring of semiconductor device
JP2682011B2 (ja) * 1988-05-28 1997-11-26 ソニー株式会社 半導体装置の製造方法
JP3009157B2 (ja) * 1989-07-07 2000-02-14 株式会社日立製作所 配線膜形成方法及びその装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60211860A (ja) * 1984-04-05 1985-10-24 Fuji Electric Corp Res & Dev Ltd 多層導電膜パタ−ンの形成方法
JPS60216555A (ja) * 1984-04-12 1985-10-30 Fuji Electric Corp Res & Dev Ltd 半導体装置の製造方法
JPS61147549A (ja) * 1984-12-21 1986-07-05 Toshiba Corp 半導体装置

Also Published As

Publication number Publication date
JPS63100746A (ja) 1988-05-02

Similar Documents

Publication Publication Date Title
US5182231A (en) Method for modifying wiring of semiconductor device
US5173441A (en) Laser ablation deposition process for semiconductor manufacture
US5380397A (en) Method of treating samples
US6344115B1 (en) Pattern forming method using charged particle beam process and charged particle beam processing system
JP2004537758A (ja) 電子ビーム処理
US5026664A (en) Method of providing a semiconductor IC device with an additional conduction path
CN1839349B (zh) 利用电子束的薄层高分辨率加工方法
US7473496B2 (en) Method for repairing opaque defects in photolithography masks
US4532401A (en) Apparatus and method for cutting a wiring pattern
US7786403B2 (en) Method for high-resolution processing of thin layers using electron beams
EP0304969A2 (en) Process for forming a pattern film
JPH0766920B2 (ja) Ic素子における配線接続方法及びその装置
US20050109278A1 (en) Method to locally protect extreme ultraviolet multilayer blanks used for lithography
JP2604998B2 (ja) Ic素子における配線接続方法
JPH0713961B2 (ja) 半導体装置における配線形成方法およびその装置
JP2604992B2 (ja) Ic素子における付加配線形成方法
JPH0644564B2 (ja) 配線形成方法
JP3523346B2 (ja) 半導体装置における配線修正方法
JP2594972B2 (ja) 配線形成方法およびその装置
WO1989007285A1 (en) Integrated circuit micro-fabrication using dry lithographic processes
JPH08213322A (ja) イオン衝撃増強リフロー
JP2708560B2 (ja) 半導体装置への接続配線形成方法
JP2937380B2 (ja) 配線形成方法およびその装置
JP3186237B2 (ja) 配線形成方法および装置および配線形成用試料ホルダ
JPH0717148Y2 (ja) 基板装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees