JPH0766932B2 - 集積回路用エッチング配線 - Google Patents

集積回路用エッチング配線

Info

Publication number
JPH0766932B2
JPH0766932B2 JP3203204A JP20320491A JPH0766932B2 JP H0766932 B2 JPH0766932 B2 JP H0766932B2 JP 3203204 A JP3203204 A JP 3203204A JP 20320491 A JP20320491 A JP 20320491A JP H0766932 B2 JPH0766932 B2 JP H0766932B2
Authority
JP
Japan
Prior art keywords
wiring
frame
integrated circuits
etching
etched
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3203204A
Other languages
English (en)
Other versions
JPH05109832A (ja
Inventor
ザイデル ウオルフガング
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JIIMENSU NITSUKUSUDORUFU INFUORUMACHIOONSUJISUTEEME AG
Original Assignee
JIIMENSU NITSUKUSUDORUFU INFUORUMACHIOONSUJISUTEEME AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JIIMENSU NITSUKUSUDORUFU INFUORUMACHIOONSUJISUTEEME AG filed Critical JIIMENSU NITSUKUSUDORUFU INFUORUMACHIOONSUJISUTEEME AG
Publication of JPH05109832A publication Critical patent/JPH05109832A/ja
Publication of JPH0766932B2 publication Critical patent/JPH0766932B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing of the conductive pattern
    • H05K3/241—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
    • H05K3/242—Reinforcing of the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/453—Leadframes comprising flexible metallic tapes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09263—Meander
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1545—Continuous processing, i.e. involving rolls moving a band-like or solid carrier along a continuous production path
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0097—Processing two or more printed circuits simultaneously, e.g. made from a common substrate, or temporarily stacked circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Wire Bonding (AREA)
  • Laminated Bodies (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、周囲に延在して多数の
個所で配線に接続される電気的接続および短絡用の金属
フレームを備えた集積回路、特にフィルムマウント形集
積回路用のエッチング配線（スパイダ）に関する。
【０００２】
【従来の技術】自動テープボンディング技術における例
えばフィルムマウントのスパイダのようなエッチング配
線を金メッキし得るようにするために、ガルバニックフ
レームの形態のカソード端子が使用される。このフレー
ムは同時に全ての導線の短絡を行なうものであるが、プ
リント回路の製造後は再び分離されなければならない。
【０００３】このようなフレームは例えばドイツ連邦共
和国特許第３２３４７４５号明細書によって公知であ
る。この特許明細書においてはかかるフレームは特にフ
ィルムマウント形集積回路の搬送中に静電帯電が生じる
のを回避するために短絡フレームとして使用されてい
る。例えばフィルムマウントのスパイダのようなエッチ
ング配線からこの種のフレームを分離することは、金メ
ッキを施した後に、それぞれ２つの集積回路間で搬送用
ミシン孔区域の長さ（約４ｍｍ）のフィルム・テープ部
分が切り離されて投棄されることによって行われる。
【０００４】
【発明が解決しようとする課題】しかしながら、その場
合、例えばフィルムのような支持材料の総面積の１０％
の量の材料が無駄になってしまう。
【０００５】従って本発明の課題は、集積回路用のエッ
チング配線（スパイダ）が支持材料から投棄されるのを
低減し得るようにすることにある。
【０００６】
【課題を解決するための手段】この課題は本発明によれ
ば、集積回路用のエッチング配線における電気的接続お
よび短絡用フレームにおいて、隣接する集積回路の配線
とのフレームの接続点に至るリード線が蛇行状に形成さ
れることによって解決される。
【０００７】
【発明の効果】このような本発明によれば、隣接する集
積回路は切られて材料の無駄を生じることなく分離され
る。その際、蛇行は、切断によって全ての短絡結合が分
離され得るように、集積回路に至るリード線として形成
される。
【０００８】
【実施例】次に本発明の一実施例を図面に基づいて詳細
に説明する。
【０００９】図１はフィルムテープ３上に並んで配置さ
れた多数のエッチング配線４を示す。エッチング配線の
導体路は配線の中心部において、後で金属化区域５を切
断した後に集積回路が設置される個所に突き当たってい
る。ガルバニックフレームはエッチング配線との接続点
２に至るリード線１と、エッチング配線の両側の金属化
ミシン目条帯部６とから構成されている。リード線１は
エッチング配線の間に位置しており、その場合、切断に
よってエッチング配線がリード線１から切断個所７で分
離され得るように種々の個所において蛇行状に形成され
ている。
【図面の簡単な説明】
【図１】本発明の一実施例を示す概略図である。
【符号の説明】
１ リード線 ２ 接続点 ３ フィルムテープ ４ エッチング配線 ５ 金属化区域 ６ ミシン目条帯部 ７ 切断個所

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 周囲に延在して多数の個所で配線に接続
    される電気的接続および短絡用の金属フレームを備えた
    集積回路用エッチング配線において、隣接する集積回路
    の配線とのフレームの接続点（２）に至るリード線
    （１）が蛇行状に形成されることを特徴とする集積回路
    用エッチング配線。
JP3203204A 1990-07-23 1991-07-19 集積回路用エッチング配線 Expired - Lifetime JPH0766932B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4023385.5 1990-07-23
DE4023385 1990-07-23

Publications (2)

Publication Number Publication Date
JPH05109832A JPH05109832A (ja) 1993-04-30
JPH0766932B2 true JPH0766932B2 (ja) 1995-07-19

Family

ID=6410857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3203204A Expired - Lifetime JPH0766932B2 (ja) 1990-07-23 1991-07-19 集積回路用エッチング配線

Country Status (5)

Country Link
US (1) US5218172A (ja)
EP (1) EP0468275B1 (ja)
JP (1) JPH0766932B2 (ja)
AT (1) ATE139370T1 (ja)
DE (1) DE59107919D1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5467252A (en) * 1993-10-18 1995-11-14 Motorola, Inc. Method for plating using nested plating buses and semiconductor device having the same
EP0737025A4 (en) * 1993-12-24 1998-06-17 Ibiden Co Ltd PRINTED CIRCUIT BOARD
GB9515651D0 (en) * 1995-07-31 1995-09-27 Sgs Thomson Microelectronics A method of manufacturing a ball grid array package
DE19601388A1 (de) * 1996-01-16 1997-07-24 Siemens Ag Leiterplatten-Trägervorrichtung
US7069650B2 (en) * 2000-06-19 2006-07-04 Nortel Networks Limited Method for reducing the number of layers in a multilayer signal routing device
US6429385B1 (en) * 2000-08-08 2002-08-06 Micron Technology, Inc. Non-continuous conductive layer for laminated substrates
FR2836771B1 (fr) * 2002-03-04 2004-06-11 Alain Pierre Michel Benard Dispositif de centrage et de rappel a grande elongation pour haut-parleurs electro-dynamique avec suppression de la tresse conductrice

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3440027A (en) * 1966-06-22 1969-04-22 Frances Hugle Automated packaging of semiconductors
NL7101602A (ja) * 1971-02-05 1972-08-08
DE3234745C2 (de) * 1982-09-20 1986-03-06 Siemens AG, 1000 Berlin und 8000 München Verfahren zur Handhabung von filmmontierten integrierten Schaltkreisen und Vorrichtung zu seiner Durchführung
US4631100A (en) * 1983-01-10 1986-12-23 Pellegrino Peter P Method and apparatus for mass producing printed circuit boards
DE3809005A1 (de) * 1988-03-17 1989-09-28 Hitachi Semiconductor Europ Gm Chipmodul und seine herstellung und verwendung
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0468275A2 (de) 1992-01-29
DE59107919D1 (de) 1996-07-18
EP0468275B1 (de) 1996-06-12
JPH05109832A (ja) 1993-04-30
ATE139370T1 (de) 1996-06-15
US5218172A (en) 1993-06-08
EP0468275A3 (en) 1993-02-10

Similar Documents

Publication Publication Date Title
US4806409A (en) Process for providing an improved electroplated tape automated bonding tape and the product produced thereby
US5096852A (en) Method of making plastic encapsulated multichip hybrid integrated circuits
JP2857496B2 (ja) Ｔａｂ回路の製造方法
EP0220503A2 (en) Method and structure for effecting engineering changes in a multiple device module package
EP0396248B1 (en) Electrical pin and method for making same
US5061988A (en) Integrated circuit chip interconnect
US4587548A (en) Lead frame with fusible links
JPH0766932B2 (ja) 集積回路用エッチング配線
JP3093960B2 (ja) 半導体回路素子搭載基板フレームの製造方法
EP0563266A1 (en) Integrated circuit die-to-leadframe interconnect assembly system
JP2000150702A (ja) 半導体装置の製造方法
US6444494B1 (en) Process of packaging a semiconductor device with reinforced film substrate
KR970005724B1 (ko) 플라스틱 캡슐형 멀티칩 하이브리드 집적회로
JPS6246537A (ja) フィルムキャリヤ半導体装置の電気試験方法
JP2009147270A (ja) 配線基板の製造方法、配線基板、および半導体装置
JPH0445986B2 (ja)
JP2002164469A (ja) 半導体素子搭載用テープとそれを用いた半導体装置
JPS601968A (ja) 半導体装置
JPS63185035A (ja) 半導体装置
JP2500574B2 (ja) フィルムキャリヤ―を用いた半導体装置の製造方法
JPH118260A (ja) 樹脂封止型半導体装置の製造方法
JP3929302B2 (ja) 大型回路基板
JP3923651B2 (ja) テープキャリアパッケージの製造方法
JPH05315531A (ja) リードフレーム及びその製造方法
JP2005057120A (ja) 電子部品の製造方法