JPH0766948B2 - 半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置 - Google Patents
半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置Info
- Publication number
- JPH0766948B2 JPH0766948B2 JP63097581A JP9758188A JPH0766948B2 JP H0766948 B2 JPH0766948 B2 JP H0766948B2 JP 63097581 A JP63097581 A JP 63097581A JP 9758188 A JP9758188 A JP 9758188A JP H0766948 B2 JPH0766948 B2 JP H0766948B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- semiconductor device
- ceramics
- unbonded
- metallized
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置用セラミツクス基板に関し、特に放
熱板に半田付けされる裏面メタライズ部の構造に関する
ものである。
熱板に半田付けされる裏面メタライズ部の構造に関する
ものである。
〔従来の技術〕 従来、半導体装置用セラミツクス基板は第５図に示すよ
うに概ね構成されている。第５図は従来のセラミツクス
基板が放熱板上に半田付けされた状態を示す側断面図
で、同図において１はセラミツクス基板本体、２は半導
体素子（図示せず）や外部電極（図示せず）等が半田付
けされる表面パターン、３は前記セラミツクス基板本体
１の裏面に形成された裏面パターンで、これら表，裏面
パターン2,3は、セラミツクス基板本体１にMo−Mnから
なるメタライズ層を焼付けた後、Niメツキすることによ
つて形成されている。４は放熱板で、銅等の熱伝導性の
良い金属によつて形成されている。なお５は前記放熱板
４と裏面パターン３とを接合させる半田である。
うに概ね構成されている。第５図は従来のセラミツクス
基板が放熱板上に半田付けされた状態を示す側断面図
で、同図において１はセラミツクス基板本体、２は半導
体素子（図示せず）や外部電極（図示せず）等が半田付
けされる表面パターン、３は前記セラミツクス基板本体
１の裏面に形成された裏面パターンで、これら表，裏面
パターン2,3は、セラミツクス基板本体１にMo−Mnから
なるメタライズ層を焼付けた後、Niメツキすることによ
つて形成されている。４は放熱板で、銅等の熱伝導性の
良い金属によつて形成されている。なお５は前記放熱板
４と裏面パターン３とを接合させる半田である。
また、前記セラミツクス基板を製造するには、先ず第６
図に示すように焼成前のアルミナを主成分とするセラミ
ツクス材料を、一般にグリーンシートと呼ばれるシート
状に加工する。そしてこのグリーンシートに切断用スナ
ツプライン６を設け、焼成させる。なお、このスナツプ
ライン６は第７図に示すように側面視略Ｖ字状に形成さ
れたものが多い。しかる後前記スナツプライン６に沿つ
てグリーンシートを破砕させることによつて、第８図に
示すようにセラミツクス基板本体１が得られる。次い
で、このセラミツクス基板本体１の表裏両面にメタライ
ズ層を形成し、表，裏両パターン2,3を形成することに
よつてセラミツクス基板が形成されることになる。
図に示すように焼成前のアルミナを主成分とするセラミ
ツクス材料を、一般にグリーンシートと呼ばれるシート
状に加工する。そしてこのグリーンシートに切断用スナ
ツプライン６を設け、焼成させる。なお、このスナツプ
ライン６は第７図に示すように側面視略Ｖ字状に形成さ
れたものが多い。しかる後前記スナツプライン６に沿つ
てグリーンシートを破砕させることによつて、第８図に
示すようにセラミツクス基板本体１が得られる。次い
で、このセラミツクス基板本体１の表裏両面にメタライ
ズ層を形成し、表，裏両パターン2,3を形成することに
よつてセラミツクス基板が形成されることになる。
しかるに、このように構成されたセラミツクス基板にお
いては、セラミツクス基板本体１はグリーンシートを破
砕させることによつて形成されるため、第８図に示すよ
うにセラミツクス基板本体１の破砕分割面1aにマイクロ
クラツク７が発生しやすい。さらに、このセラミツクス
基板を半田５を介して放熱板４に接合させ、表面パター
ン２上に半導体素子あるいは外部電極等を半田付けする
と、放熱板４とセラミツクス基板本体１との熱膨張係数
の差により、加熱，冷却に応じてセラミツクス基板本体
１に引張り応力および圧縮応力が繰り返し加えられるこ
とになる。このため、セラミツクス基板は、その裏面全
面にわたり形成された裏面パターン３と放熱板４とが半
田付けされ、セラミツクス基板の端部まで半田５によつ
て拘束された状態で放熱板４に強固に接合されているか
ら、前記マイクロクラツク７に応力が集中することにな
り、第９図に示すようにクラツク８が生じ、半導体装置
の絶縁耐性が劣化するという問題があつた。
いては、セラミツクス基板本体１はグリーンシートを破
砕させることによつて形成されるため、第８図に示すよ
うにセラミツクス基板本体１の破砕分割面1aにマイクロ
クラツク７が発生しやすい。さらに、このセラミツクス
基板を半田５を介して放熱板４に接合させ、表面パター
ン２上に半導体素子あるいは外部電極等を半田付けする
と、放熱板４とセラミツクス基板本体１との熱膨張係数
の差により、加熱，冷却に応じてセラミツクス基板本体
１に引張り応力および圧縮応力が繰り返し加えられるこ
とになる。このため、セラミツクス基板は、その裏面全
面にわたり形成された裏面パターン３と放熱板４とが半
田付けされ、セラミツクス基板の端部まで半田５によつ
て拘束された状態で放熱板４に強固に接合されているか
ら、前記マイクロクラツク７に応力が集中することにな
り、第９図に示すようにクラツク８が生じ、半導体装置
の絶縁耐性が劣化するという問題があつた。
本発明に係る半導体装置用セラミツクス基板は、裏面の
メタライズ部を、セラミツクス基板本体における裏面の
周縁部を除く部位に形成し、周縁部にマイクロクラック
長さ以上の未接合部を設けたものである。
メタライズ部を、セラミツクス基板本体における裏面の
周縁部を除く部位に形成し、周縁部にマイクロクラック
長さ以上の未接合部を設けたものである。
また、未接合部を0.5mm以上としたものである。
また、本発明に係る半導体装置は、第１と第２の主面を
有しセラミックスからなるセラミックス基板本体、この
セラミックス基板本体の第１の主面の周縁部にマイクロ
クラック長さ以上の未接合部が形成されるようにこの周
縁部を除く部位に配設された半田付け用の第１のメタラ
イズ部及び第２の主面に配設された配線パターンとして
の第２のメタライズ部を有するセラミックス基板と、こ
のセラミックス基板の第２のメタライズ部に配設された
半導体素子と、を備えたものである。
有しセラミックスからなるセラミックス基板本体、この
セラミックス基板本体の第１の主面の周縁部にマイクロ
クラック長さ以上の未接合部が形成されるようにこの周
縁部を除く部位に配設された半田付け用の第１のメタラ
イズ部及び第２の主面に配設された配線パターンとして
の第２のメタライズ部を有するセラミックス基板と、こ
のセラミックス基板の第２のメタライズ部に配設された
半導体素子と、を備えたものである。
また、未接合部を0.5mm以上としたものである。
上記のように構成された半導体装置用セラミックス基板
は、セラミックス基板本体における裏面の周縁部が放熱
板に接合されないので、この周縁部においては半田付け
による熱応力の発生が阻止されることになる。
は、セラミックス基板本体における裏面の周縁部が放熱
板に接合されないので、この周縁部においては半田付け
による熱応力の発生が阻止されることになる。
また、上記のように構成された半導体装置はクラックの
発生率が低くなり、信頼性が高くなる。
発生率が低くなり、信頼性が高くなる。
以下、その構成等を図に示す実施例により詳細に説明す
る。
る。
第１図は本発明に係るセラミツクス基板を示す斜視図、
第２図は第１図中II−II線断面図、第３図は本発明に係
るセラミツクス基板が放熱板上に半田付けされた状態を
示す側断面図、第４図は未接合部の寸法とクラツク発生
率の関係を示すグラフである。これらの図において第５
図ないし第９図で説明したものと同一もしくは同等部材
については同一符号を付し、ここにおいて詳細な説明は
省略する。これらの図において、11は本発明に係るセラ
ミツクス基板で、このセラミツクス基板11はセラミツク
ス基板本体１と、表面パターン２と、裏面パターン３と
から構成されており、この裏面パターン３をセラミツク
ス基板本体１における裏面の周縁部を除く部位に形成す
ることによつて、この周縁部に未接合部12が設けられて
いる。すなわち、このセラミツクス基板11を半田５を介
して放熱板４に半田付けすると、第３図に示すように半
田５は裏面パターン３以外の部分には接合しないため、
未接合部12と半田５との間に間隙13が生じることにな
る。また、前記未接合部12の幅寸法Ａは、銅からなる放
熱板にＡ寸法の異なるセラミツクス基板を半田付けした
サンプルを複数製作し、急激に加熱，冷却させてテスト
した結果、第４図に示すように、0.5mm以上であればク
ラツクの発生率が激減されることが判明した。
第２図は第１図中II−II線断面図、第３図は本発明に係
るセラミツクス基板が放熱板上に半田付けされた状態を
示す側断面図、第４図は未接合部の寸法とクラツク発生
率の関係を示すグラフである。これらの図において第５
図ないし第９図で説明したものと同一もしくは同等部材
については同一符号を付し、ここにおいて詳細な説明は
省略する。これらの図において、11は本発明に係るセラ
ミツクス基板で、このセラミツクス基板11はセラミツク
ス基板本体１と、表面パターン２と、裏面パターン３と
から構成されており、この裏面パターン３をセラミツク
ス基板本体１における裏面の周縁部を除く部位に形成す
ることによつて、この周縁部に未接合部12が設けられて
いる。すなわち、このセラミツクス基板11を半田５を介
して放熱板４に半田付けすると、第３図に示すように半
田５は裏面パターン３以外の部分には接合しないため、
未接合部12と半田５との間に間隙13が生じることにな
る。また、前記未接合部12の幅寸法Ａは、銅からなる放
熱板にＡ寸法の異なるセラミツクス基板を半田付けした
サンプルを複数製作し、急激に加熱，冷却させてテスト
した結果、第４図に示すように、0.5mm以上であればク
ラツクの発生率が激減されることが判明した。
したがつて、セラミツクス基板11における裏面の周縁部
が放熱板４に接合されないので、この周縁部においては
半田付けによる熱応力の発生が阻止されることになる。
が放熱板４に接合されないので、この周縁部においては
半田付けによる熱応力の発生が阻止されることになる。
また、セラミツクス基板本体１を焼成前のグリーンシー
ト状態で全周を金型（図示せず）により打ち抜くことに
よつて成形すれば、破砕分割させる必要がなくなるた
め、マイクロクラツク発生を防止することができる。こ
のようにして成形されたセラミツクス基板本体１を使用
して本発明のセラミツクス基板を製作すると、クラツク
の発生率がより低くなり、信頼性の高い半導体装置を得
ることができる。
ト状態で全周を金型（図示せず）により打ち抜くことに
よつて成形すれば、破砕分割させる必要がなくなるた
め、マイクロクラツク発生を防止することができる。こ
のようにして成形されたセラミツクス基板本体１を使用
して本発明のセラミツクス基板を製作すると、クラツク
の発生率がより低くなり、信頼性の高い半導体装置を得
ることができる。
なお本実施例では、セラミツクス基板本体１にMo−Mnか
らなるメタライズ層が形成されたセラミツクス基板につ
いて説明したが、メタライズ層の種類はどのようなもの
でも同等の効果が得られ、また、セラミツクス基板本体
１の表面に電極を直接接合する型式のセラミツクス基板
であつてもよく、同等の効果が得られる。
らなるメタライズ層が形成されたセラミツクス基板につ
いて説明したが、メタライズ層の種類はどのようなもの
でも同等の効果が得られ、また、セラミツクス基板本体
１の表面に電極を直接接合する型式のセラミツクス基板
であつてもよく、同等の効果が得られる。
以上説明したように本発明の半導体装置用セラミツクス
基板は、裏面のメタライズ部をセラミツクス基板本体に
おける裏面の周縁部を除く部位に形成し、周縁部に未接
合部を設けたため、セラミツクス基板本体における裏面
の周縁部が放熱板に接合されないので、この周縁部にお
いては半田付けによる熱応力の発生が阻止されることに
なる。したがつて、セラミツクス基板本体の周縁部から
クラツクの発生が減少されることになり、絶縁耐性が高
く信頼性の高い半導体装置が得られる。
基板は、裏面のメタライズ部をセラミツクス基板本体に
おける裏面の周縁部を除く部位に形成し、周縁部に未接
合部を設けたため、セラミツクス基板本体における裏面
の周縁部が放熱板に接合されないので、この周縁部にお
いては半田付けによる熱応力の発生が阻止されることに
なる。したがつて、セラミツクス基板本体の周縁部から
クラツクの発生が減少されることになり、絶縁耐性が高
く信頼性の高い半導体装置が得られる。
第１図は本発明に係るセラミツクス基板を示す斜視図、
第２図は第１図中II−II線断面図、第３図は本発明に係
るセラミツクス基板が放熱板上に半田付けされた状態を
示す側断面図、第４図は未接合部の寸法とクラツク発生
率の関係を示すグラフ、第５図は従来のセラミツクス基
板が放熱板上に半田付けされた状態を示す側断面図、第
６図は従来のセラミツクス基板を成形するためのグリー
ンシートを示す平面図、第７図は第６図中VII−VII線断
面図、第８図は従来のセラミツクス基板本体を示す平面
図、第９図は従来のセラミツクス基板が放熱板上に半田
付けされた状態を示す平面図である。 １……セラミツクス基板本体、３……裏面パターン、４
……放熱板、５……半田、11……セラミツクス基板、12
……未接合部。
第２図は第１図中II−II線断面図、第３図は本発明に係
るセラミツクス基板が放熱板上に半田付けされた状態を
示す側断面図、第４図は未接合部の寸法とクラツク発生
率の関係を示すグラフ、第５図は従来のセラミツクス基
板が放熱板上に半田付けされた状態を示す側断面図、第
６図は従来のセラミツクス基板を成形するためのグリー
ンシートを示す平面図、第７図は第６図中VII−VII線断
面図、第８図は従来のセラミツクス基板本体を示す平面
図、第９図は従来のセラミツクス基板が放熱板上に半田
付けされた状態を示す平面図である。 １……セラミツクス基板本体、３……裏面パターン、４
……放熱板、５……半田、11……セラミツクス基板、12
……未接合部。
Claims (4)
- 【請求項１】裏面のメタライズ部が放熱板に半田付けさ
れる半導体装置用セラミックス基板において、前記メタ
ライズ部を、セラミックス基板本体における裏面の周縁
部を除く部位に形成し、周縁部にマイクロクラック長さ
以上の未接合部を設けたことを特徴とする半導体装置用
セラミックス基板。 - 【請求項２】請求項１記載の半導体装置用セラミックス
基板において、マイクロクラック長さ以上の未接合部に
替えて0.5mm以上の未接合部を備えた半導体装置用セラ
ミックス基板。 - 【請求項３】第１と第２の主面を有しセラミックスから
なるセラミックス基板本体、このセラミックス基板本体
の第１の主面の周縁部にマイクロクラック長さ以上の未
接合部が形成されるようにこの周縁部を除く部位に配設
された半田付け用の第１のメタライズ部及び上記第２の
主面に配設された配線パターンとしての第２のメタライ
ズ部を有するセラミックス基板と、 このセラミックス基板の第２のメタライズ部に配設され
た半導体素子と、 を備えた半導体装置。 - 【請求項４】請求項３記載の半導体装置において、マイ
クロクラック長さ以上の未接合部に替えて0.5mm以上の
未接合部を備えた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097581A JPH0766948B2 (ja) | 1988-04-20 | 1988-04-20 | 半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63097581A JPH0766948B2 (ja) | 1988-04-20 | 1988-04-20 | 半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01268158A JPH01268158A (ja) | 1989-10-25 |
| JPH0766948B2 true JPH0766948B2 (ja) | 1995-07-19 |
Family
ID=14196211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63097581A Expired - Lifetime JPH0766948B2 (ja) | 1988-04-20 | 1988-04-20 | 半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0766948B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62103266U (ja) * | 1985-12-19 | 1987-07-01 |
-
1988
- 1988-04-20 JP JP63097581A patent/JPH0766948B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01268158A (ja) | 1989-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0777246B2 (ja) | セラミックス回路基板 | |
| JPH05101902A (ja) | フイルム型の電力用抵抗器組立体 | |
| EP3648557A1 (en) | Power module substrate and power module | |
| JP2004134746A (ja) | 半導体装置 | |
| JPH05166969A (ja) | 半導体装置 | |
| JP6760158B2 (ja) | 金属−セラミックス接合基板及びその製造方法 | |
| JP2000269392A (ja) | 半導体モジュール及び放熱用絶縁板 | |
| JPH0766948B2 (ja) | 半導体装置用セラミックス基板とこのセラミックス基板を備えた半導体装置 | |
| JPH07105460B2 (ja) | 半導体装置 | |
| JP4295035B2 (ja) | チップ抵抗器の製造方法 | |
| JP2007019126A (ja) | セラミック回路基板集合体 | |
| KR20180024610A (ko) | 세라믹 기판 및 그 제조방법 | |
| KR20170060523A (ko) | 세라믹 기판 제조 방법 및 이 제조방법으로 제조된 세라믹 기판 | |
| JP2002373955A (ja) | パワーモジュール基板 | |
| JP3250213B2 (ja) | リードフレーム及びその製造方法並びに樹脂封止型半導体装置及びその製造方法 | |
| JP6810095B2 (ja) | チップ抵抗器、チップ抵抗器の実装構造 | |
| JPH0570256A (ja) | セラミツクス接合基板 | |
| JPH11329893A (ja) | 金属端子付き積層セラミックコンデンサ及びその製造方法 | |
| JPH0558569B2 (ja) | ||
| JP4115377B2 (ja) | 配線基板の製造方法 | |
| JP4839461B2 (ja) | 酸化アルミニウム回路基板の製造方法 | |
| JP2965965B2 (ja) | 耐熱衝撃性に優れたセラミックス−金属接合基板 | |
| JP2000031359A (ja) | 耐熱衝撃性に優れたセラミックス―金属接合基板 | |
| JP3895100B2 (ja) | 半導体素子用のパッケージ | |
| JPH04225296A (ja) | 銅回路付きセラミックス基板 |