JPH0767046A - ワイドアスペクトテレビジョン受像機 - Google Patents
ワイドアスペクトテレビジョン受像機Info
- Publication number
- JPH0767046A JPH0767046A JP5234052A JP23405293A JPH0767046A JP H0767046 A JPH0767046 A JP H0767046A JP 5234052 A JP5234052 A JP 5234052A JP 23405293 A JP23405293 A JP 23405293A JP H0767046 A JPH0767046 A JP H0767046A
- Authority
- JP
- Japan
- Prior art keywords
- clock
- output
- input
- signal
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 本発明は入力映像信号が本来表示されるべき
テレビジョン受像機のアスペクト比よりも大なるアスペ
クト比の画面を有するワイドアスペクトテレビジョン受
像機に関し、ディジタル信号処理により左右部分拡大画
像を得ることができるワイドアスペクトテレビジョン受
像機を提供することを目的とする。 【構成】 左右部分拡大モードが選択された場合、メモ
リ制御回路50は水平走査周期のうち画面の中央及びそ
の近傍の期間は出力クロックdの周波数に比例した傾き
で変化し、それ以外の左右の周辺部の期間ではこれより
も緩やかな傾きで変化する読み出しアドレス制御信号i
をメモリ回路60に入力する。メモリ制御回路50は、
水平走査期間の画面中央部分の期間は出力クロックdを
そのまま読み出しクロックgとして出力させ、残りの左
側と右側の各周辺部期間は、出力クロックdを間引いた
パルスを読み出しクロックgとして出力する。
テレビジョン受像機のアスペクト比よりも大なるアスペ
クト比の画面を有するワイドアスペクトテレビジョン受
像機に関し、ディジタル信号処理により左右部分拡大画
像を得ることができるワイドアスペクトテレビジョン受
像機を提供することを目的とする。 【構成】 左右部分拡大モードが選択された場合、メモ
リ制御回路50は水平走査周期のうち画面の中央及びそ
の近傍の期間は出力クロックdの周波数に比例した傾き
で変化し、それ以外の左右の周辺部の期間ではこれより
も緩やかな傾きで変化する読み出しアドレス制御信号i
をメモリ回路60に入力する。メモリ制御回路50は、
水平走査期間の画面中央部分の期間は出力クロックdを
そのまま読み出しクロックgとして出力させ、残りの左
側と右側の各周辺部期間は、出力クロックdを間引いた
パルスを読み出しクロックgとして出力する。
Description
【0001】
【産業上の利用分野】本発明はワイドアスペクトテレビ
ジョン受像機に係り、特に入力映像信号が本来表示され
るべきテレビジョン受像機のアスペクト比よりも大なる
アスペクト比の画面を有するワイドアスペクトテレビジ
ョン受像機に関する。
ジョン受像機に係り、特に入力映像信号が本来表示され
るべきテレビジョン受像機のアスペクト比よりも大なる
アスペクト比の画面を有するワイドアスペクトテレビジ
ョン受像機に関する。
【0002】
【従来の技術】NTSC方式やPAL方式などの通常の
カラー映像信号を表示する現行のテレビジョン受像機の
画面のアスペクト比は縦が3、横が4のいわゆる3:4
の構成である。しかし、近年、通常のカラー映像信号よ
りもより高精細度の高品位テレビジョン信号が各種提案
されており、そのうち画面のアスペクト比が9:16に
定められたハイビジョン方式が次世代のカラーテレビジ
ョン方式として普及し始めている。
カラー映像信号を表示する現行のテレビジョン受像機の
画面のアスペクト比は縦が3、横が4のいわゆる3:4
の構成である。しかし、近年、通常のカラー映像信号よ
りもより高精細度の高品位テレビジョン信号が各種提案
されており、そのうち画面のアスペクト比が9:16に
定められたハイビジョン方式が次世代のカラーテレビジ
ョン方式として普及し始めている。
【0003】このため、現在画面のアスペクト比が3:
4のそれまでのテレビジョン受像機に加えて、これより
も画面が横長の画面のアスペクト比が9:16のいわゆ
るワイドアスペクトテレビジョン受像機も混在すること
となった。そこで、このワイドアスペクトテレビジョン
受像機により、通常のカラー映像信号の画像を表示する
ことが考えられる。
4のそれまでのテレビジョン受像機に加えて、これより
も画面が横長の画面のアスペクト比が9:16のいわゆ
るワイドアスペクトテレビジョン受像機も混在すること
となった。そこで、このワイドアスペクトテレビジョン
受像機により、通常のカラー映像信号の画像を表示する
ことが考えられる。
【0004】ワイドアスペクトテレビジョン受像機によ
り、通常のカラー映像信号の画像を表示する場合、通常
のカラー映像信号とハイビジョン方式カラー映像信号と
は水平走査期間が同じであるため、通常のカラー映像信
号をそのまま表示した場合は、アスペクト比の割合の相
違だけ水平に拡大された、本来と異なる画像となる。こ
の第1のモードを一般にフルモードと呼ぶ。
り、通常のカラー映像信号の画像を表示する場合、通常
のカラー映像信号とハイビジョン方式カラー映像信号と
は水平走査期間が同じであるため、通常のカラー映像信
号をそのまま表示した場合は、アスペクト比の割合の相
違だけ水平に拡大された、本来と異なる画像となる。こ
の第1のモードを一般にフルモードと呼ぶ。
【0005】また、第2のモードとしてワイドアスペク
トテレビジョン受像機により、通常のカラー映像信号の
画像を正しい形で表示するため、水平圧縮と称し、画像
の水平方向をアスペクト比の割合の逆数だけ圧縮して表
示する方法がある。このモードを一般にノーマルモード
と呼ぶ。しかし、このモードでは画面の左右に無信号の
帯ができてしまい、画面全体を有効に使用しているとは
いえない。
トテレビジョン受像機により、通常のカラー映像信号の
画像を正しい形で表示するため、水平圧縮と称し、画像
の水平方向をアスペクト比の割合の逆数だけ圧縮して表
示する方法がある。このモードを一般にノーマルモード
と呼ぶ。しかし、このモードでは画面の左右に無信号の
帯ができてしまい、画面全体を有効に使用しているとは
いえない。
【0006】更に、上記の両モードを組み合わせた方法
として、画像の中央部では正しい形の画像が得られ周辺
部は水平方向が拡大されるものの画面全体に画像が表示
され画像の歪みをそれほど気にせずに臨場感を与えるよ
うにした第3のモードがある。
として、画像の中央部では正しい形の画像が得られ周辺
部は水平方向が拡大されるものの画面全体に画像が表示
され画像の歪みをそれほど気にせずに臨場感を与えるよ
うにした第3のモードがある。
【0007】
【発明が解決しようとする課題】ところで、第2のモー
ドにおいて水平圧縮を行うには、ブラウン管の偏向回路
の水平出力信号の振幅を調整し、水平走査範囲を狭める
方法がある。この方法はアナログ技術による方法で、安
価に実現することができる利点があるが、調整が必要な
ことと経年変化の影響を受け易いことなどの不利な点が
ある。
ドにおいて水平圧縮を行うには、ブラウン管の偏向回路
の水平出力信号の振幅を調整し、水平走査範囲を狭める
方法がある。この方法はアナログ技術による方法で、安
価に実現することができる利点があるが、調整が必要な
ことと経年変化の影響を受け易いことなどの不利な点が
ある。
【0008】そこで、従来、ディジタル信号処理により
一旦メモリに映像信号を書き込んだ後、水平圧縮比に応
じた、書き込み周波数よりも高い周波数でメモリからデ
ィジタル映像信号を読み出すことにより、映像信号自体
を圧縮する方法が知られている(特開平3−11891
号公報)。この方法によれば、前者に比べ調整が原理的
に不要である。
一旦メモリに映像信号を書き込んだ後、水平圧縮比に応
じた、書き込み周波数よりも高い周波数でメモリからデ
ィジタル映像信号を読み出すことにより、映像信号自体
を圧縮する方法が知られている(特開平3−11891
号公報)。この方法によれば、前者に比べ調整が原理的
に不要である。
【0009】しかるに、第3のモードについては従来は
テレビジョン受像機の偏向回路の水平出力信号を画面の
中央及び左右で波形を変化させ実現していた。これはア
ナログ技術による方法であり、調整が必要で、画面の中
央及び左右で走査速度が異なるため、画面の周辺部の明
るさが低下してしまうという問題がある。
テレビジョン受像機の偏向回路の水平出力信号を画面の
中央及び左右で波形を変化させ実現していた。これはア
ナログ技術による方法であり、調整が必要で、画面の中
央及び左右で走査速度が異なるため、画面の周辺部の明
るさが低下してしまうという問題がある。
【0010】本発明は上記の点に鑑みなされたもので、
ディジタル信号処理により第3のモードを実現すること
により、上記の課題を解決したワイドアスペクトテレビ
ジョン受像機を提供することを目的とする。
ディジタル信号処理により第3のモードを実現すること
により、上記の課題を解決したワイドアスペクトテレビ
ジョン受像機を提供することを目的とする。
【0011】
【課題を解決するための手段】本発明は上記の目的を達
成するため、入力映像信号を入力映像信号の第1のアス
ペクト比の縦及び横の割合のうち縦方向を基準にしたと
き横方向が大である、第2のアスペクト比の画面により
表示するワイドアスペクトテレビジョン受像機におい
て、入力映像信号の水平同期信号に基づき入力クロック
を生成する入力クロック発生回路と、入力クロックが書
き込みクロックとして入力され、入力映像信号を書き込
むメモリ回路と、出力クロック発生回路及びメモリ制御
手段とより構成したものである。
成するため、入力映像信号を入力映像信号の第1のアス
ペクト比の縦及び横の割合のうち縦方向を基準にしたと
き横方向が大である、第2のアスペクト比の画面により
表示するワイドアスペクトテレビジョン受像機におい
て、入力映像信号の水平同期信号に基づき入力クロック
を生成する入力クロック発生回路と、入力クロックが書
き込みクロックとして入力され、入力映像信号を書き込
むメモリ回路と、出力クロック発生回路及びメモリ制御
手段とより構成したものである。
【0012】上記の出力クロック発生回路は上記入力ク
ロックが入力され、入力クロック周波数よりも上記第1
のアスペクト比に対する上記第2のアスペクト比の大な
る割合だけ高周波数の第1の出力クロックと、第1の出
力クロックを所定の一又は互いに異なる二以上の間引き
パターンで間引いた一又は二以上の第2の出力クロック
とをそれぞれ発生する。メモリ制御手段は、第1及び第
2の出力クロックが入力され、前記入力映像信号のうち
画面中央部及びその近傍で表示される信号部分は第1の
出力クロックでメモリ回路より映像信号を読み出し、画
面周辺部分で表示される信号部分は前記第2の出力クロ
ックに基づきメモリ回路より映像信号を読み出す。
ロックが入力され、入力クロック周波数よりも上記第1
のアスペクト比に対する上記第2のアスペクト比の大な
る割合だけ高周波数の第1の出力クロックと、第1の出
力クロックを所定の一又は互いに異なる二以上の間引き
パターンで間引いた一又は二以上の第2の出力クロック
とをそれぞれ発生する。メモリ制御手段は、第1及び第
2の出力クロックが入力され、前記入力映像信号のうち
画面中央部及びその近傍で表示される信号部分は第1の
出力クロックでメモリ回路より映像信号を読み出し、画
面周辺部分で表示される信号部分は前記第2の出力クロ
ックに基づきメモリ回路より映像信号を読み出す。
【0013】また、本発明では前記メモリ回路から読み
出された映像信号が入力されて映像信号の隣接画素間に
周辺の画素から生成したデータを画素として内挿する内
挿フィルタと、メモリ回路に第1の出力クロックが読み
出しクロックとして入力されるときはメモリ回路の読み
出し映像信号をそのまま通過させ、第2の出力クロック
が読み出しクロックとして入力されるときは、内挿フィ
ルタを通したメモリ回路の読み出し映像信号を選択する
選択手段とを有する。
出された映像信号が入力されて映像信号の隣接画素間に
周辺の画素から生成したデータを画素として内挿する内
挿フィルタと、メモリ回路に第1の出力クロックが読み
出しクロックとして入力されるときはメモリ回路の読み
出し映像信号をそのまま通過させ、第2の出力クロック
が読み出しクロックとして入力されるときは、内挿フィ
ルタを通したメモリ回路の読み出し映像信号を選択する
選択手段とを有する。
【0014】
【作用】本発明では、メモリ制御手段により、前記入力
映像信号のうち画面中央部及びその近傍で表示される信
号部分は、書き込みクロック周波数よりも上記第1のア
スペクト比に対する上記第2のアスペクト比の大なる割
合だけ高周波数の第1の出力クロックでメモリ回路より
水平圧縮して読み出されるため、画面中央部及びその近
傍では入力映像信号本来の形の画像が表示される。
映像信号のうち画面中央部及びその近傍で表示される信
号部分は、書き込みクロック周波数よりも上記第1のア
スペクト比に対する上記第2のアスペクト比の大なる割
合だけ高周波数の第1の出力クロックでメモリ回路より
水平圧縮して読み出されるため、画面中央部及びその近
傍では入力映像信号本来の形の画像が表示される。
【0015】また、画面周辺部分で表示される信号部分
は、前記第1の出力クロックを所定の一又は互いに異な
る二以上の間引きパターンで間引いた第2の出力クロッ
クに基づきメモリ回路より映像信号を読み出すようにし
ているため、画面周辺部分では、水平方向に拡大された
画像が表示される。すなわち、本発明によりディジタル
信号処理により左右部分拡大画像を得ることができる。
は、前記第1の出力クロックを所定の一又は互いに異な
る二以上の間引きパターンで間引いた第2の出力クロッ
クに基づきメモリ回路より映像信号を読み出すようにし
ているため、画面周辺部分では、水平方向に拡大された
画像が表示される。すなわち、本発明によりディジタル
信号処理により左右部分拡大画像を得ることができる。
【0016】また、本発明では内挿フィルタと選択手段
を有することにより、メモリ回路から画面周辺部分で表
示される信号部分が水平拡大されて読み出されたとき
は、内挿フィルタを通して出力されるため、水平拡大に
よる画質劣化を補正することができる。
を有することにより、メモリ回路から画面周辺部分で表
示される信号部分が水平拡大されて読み出されたとき
は、内挿フィルタを通して出力されるため、水平拡大に
よる画質劣化を補正することができる。
【0017】
【実施例】図1は本発明の一実施例のブロック図を示
す。本実施例は画面の縦と横との長さの割合であるアス
ペクト比が9:16のワイドアスペクトテレビジョン受
像機の例で、画面のアスペクト比が9:16のハイビジ
ョン信号を表示することができることはもちろんのこ
と、画面のアスペクト比が3:4であるNTSC方式映
像信号をも、図2(A)に示すフルモード、同図(B)
に示すノーマルモード、及び同図(C)に示す左右部分
拡大モードの3つのモードのうち、任意の一つのモード
を選択してディジタル信号処理により表示することがで
きるようにしたものである。
す。本実施例は画面の縦と横との長さの割合であるアス
ペクト比が9:16のワイドアスペクトテレビジョン受
像機の例で、画面のアスペクト比が9:16のハイビジ
ョン信号を表示することができることはもちろんのこ
と、画面のアスペクト比が3:4であるNTSC方式映
像信号をも、図2(A)に示すフルモード、同図(B)
に示すノーマルモード、及び同図(C)に示す左右部分
拡大モードの3つのモードのうち、任意の一つのモード
を選択してディジタル信号処理により表示することがで
きるようにしたものである。
【0018】ここで、フルモードはNTSC方式映像信
号をそのままの時間軸で表示した場合のモードで、図2
(A)に示すように、画面の横方向(水平方向)に伸び
た画像が表示される。このモードは、画面全体に画像を
表示することができるが、その形状が本来の形とは異な
ってしまう。また、ノーマルモードは表示する画面のア
スペクト比が9:16で、NTSC方式映像信号のそれ
の9:12(=3:4)よりも画面横方向が長いため、
その分だけ水平圧縮して表示するモードで、図2(B)
に示すように、画面には本来の形状で画像が表示される
が、画面の左右に無信号部分が生じる。
号をそのままの時間軸で表示した場合のモードで、図2
(A)に示すように、画面の横方向(水平方向)に伸び
た画像が表示される。このモードは、画面全体に画像を
表示することができるが、その形状が本来の形とは異な
ってしまう。また、ノーマルモードは表示する画面のア
スペクト比が9:16で、NTSC方式映像信号のそれ
の9:12(=3:4)よりも画面横方向が長いため、
その分だけ水平圧縮して表示するモードで、図2(B)
に示すように、画面には本来の形状で画像が表示される
が、画面の左右に無信号部分が生じる。
【0019】一方、左右部分拡大モードは、図2(C)
に示す如く画面中央部ではノーマルモードと同様に水平
圧縮によりNTSC方式映像信号が本来の形状で表示さ
れ、かつ、画面周辺部分では水平拡大により本来の形状
と若干異なるものの画面全体に画像を表示するモードで
ある。
に示す如く画面中央部ではノーマルモードと同様に水平
圧縮によりNTSC方式映像信号が本来の形状で表示さ
れ、かつ、画面周辺部分では水平拡大により本来の形状
と若干異なるものの画面全体に画像を表示するモードで
ある。
【0020】図1において、入力端子10に入力された
NTSC方式映像信号aは、周知の如く2種類の色信号
で3.58MHzの色副搬送波を平衡変調して得た搬送
色信号がベースバンドの輝度信号に帯域共用多重化され
た信号であり、NTSCデコーダ20に入力され、ここ
で輝度信号と2種類の色信号とに分離及び復調された後
更にディジタル信号に変換されて、メモリ回路60にそ
れぞれ並列に入力される(なお、NTSCデコーダ20
からこのメモリ回路60に入力される信号を総称してN
TSCデコード信号bというものとする)。
NTSC方式映像信号aは、周知の如く2種類の色信号
で3.58MHzの色副搬送波を平衡変調して得た搬送
色信号がベースバンドの輝度信号に帯域共用多重化され
た信号であり、NTSCデコーダ20に入力され、ここ
で輝度信号と2種類の色信号とに分離及び復調された後
更にディジタル信号に変換されて、メモリ回路60にそ
れぞれ並列に入力される(なお、NTSCデコーダ20
からこのメモリ回路60に入力される信号を総称してN
TSCデコード信号bというものとする)。
【0021】また、NTSCデコーダ20は、上記の輝
度信号から水平同期信号HDを分離して入力クロック発
生回路30及びメモリ制御回路50にそれぞれ供給す
る。入力クロック発生回路30は入力水平同期信号HD
に基づき、その周波数の整数倍の周波数の入力クロック
を水平同期信号HDに位相同期して発生する回路で、例
えば図3に示す如き位相同期ループ回路構成とされてい
る。
度信号から水平同期信号HDを分離して入力クロック発
生回路30及びメモリ制御回路50にそれぞれ供給す
る。入力クロック発生回路30は入力水平同期信号HD
に基づき、その周波数の整数倍の周波数の入力クロック
を水平同期信号HDに位相同期して発生する回路で、例
えば図3に示す如き位相同期ループ回路構成とされてい
る。
【0022】図3において、入力クロック発生回路30
は水平同期信号HDと分周器34の出力信号との位相比
較及び前値保持を行う位相比較・前値保持回路31と、
この位相比較・前値保持回路31の出力位相誤差信号を
平滑化する積分回路32と、積分回路32の出力電圧を
制御電圧として受け、出力発振周波数が可変制御される
電圧制御発振器33と、この電圧制御発振器33の出力
発振周波数を分周して位相比較・前値保持回路31へ出
力する分周器34とよりなる。これにより、電圧制御発
振器33からは入力水平同期信号HDに位相同期し、か
つ、水平走査周波数を分周器34の分周比分だけ逓倍し
た高周波数のパルスが発振出力され、これが入力クロッ
クcとして出力される。
は水平同期信号HDと分周器34の出力信号との位相比
較及び前値保持を行う位相比較・前値保持回路31と、
この位相比較・前値保持回路31の出力位相誤差信号を
平滑化する積分回路32と、積分回路32の出力電圧を
制御電圧として受け、出力発振周波数が可変制御される
電圧制御発振器33と、この電圧制御発振器33の出力
発振周波数を分周して位相比較・前値保持回路31へ出
力する分周器34とよりなる。これにより、電圧制御発
振器33からは入力水平同期信号HDに位相同期し、か
つ、水平走査周波数を分周器34の分周比分だけ逓倍し
た高周波数のパルスが発振出力され、これが入力クロッ
クcとして出力される。
【0023】上記の入力クロックcは図1に示すよう
に、出力クロック発生回路40とメモリ制御回路50と
にそれぞれ供給される。出力クロック発生回路40は例
えば図4に示す如き構成とされており、ノーマルモード
における水平圧縮比が得られる周波数のパルスを出力ク
ロックdとして発生出力する。後述する如くノーマルモ
ード時は入力クロックcは書き込みクロックとして、ま
た、出力クロックdは読み出しクロックとしてメモリ回
路60に入力されるため、入力クロックcと出力クロッ
クdの周波数比が上記の水平圧縮比となる。
に、出力クロック発生回路40とメモリ制御回路50と
にそれぞれ供給される。出力クロック発生回路40は例
えば図4に示す如き構成とされており、ノーマルモード
における水平圧縮比が得られる周波数のパルスを出力ク
ロックdとして発生出力する。後述する如くノーマルモ
ード時は入力クロックcは書き込みクロックとして、ま
た、出力クロックdは読み出しクロックとしてメモリ回
路60に入力されるため、入力クロックcと出力クロッ
クdの周波数比が上記の水平圧縮比となる。
【0024】ここで、NTSC信号の画面のアスペクト
比は9:12であり、ワイドアスペクトテレビジョン受
像機の9:16の画面にノーマルモードで表示するとき
には、水平圧縮比は3/4(=12/16)となる。従
って、出力クロックdの周波数は入力クロックcの周波
数の4/3倍とされる。
比は9:12であり、ワイドアスペクトテレビジョン受
像機の9:16の画面にノーマルモードで表示するとき
には、水平圧縮比は3/4(=12/16)となる。従
って、出力クロックdの周波数は入力クロックcの周波
数の4/3倍とされる。
【0025】図4において、出力クロック発生回路40
は入力クロックcを1/3分周する分周器41と、この
分周器41の出力信号と分周器45の出力信号とを位相
比較する位相比較・前値保持回路42と、位相比較・前
値保持回路42の出力位相誤差信号を平滑化する積分回
路43と、積分回路43の出力電圧を制御電圧として受
け、出力発振周波数が可変制御される電圧制御発振器4
4と、この電圧制御発振器44の出力発振周波数を1/
4分周して位相比較・前値保持回路42へ出力する分周
器45と、セレクタ46とよりなる。
は入力クロックcを1/3分周する分周器41と、この
分周器41の出力信号と分周器45の出力信号とを位相
比較する位相比較・前値保持回路42と、位相比較・前
値保持回路42の出力位相誤差信号を平滑化する積分回
路43と、積分回路43の出力電圧を制御電圧として受
け、出力発振周波数が可変制御される電圧制御発振器4
4と、この電圧制御発振器44の出力発振周波数を1/
4分周して位相比較・前値保持回路42へ出力する分周
器45と、セレクタ46とよりなる。
【0026】位相比較・前値保持回路42、積分回路4
3、電圧制御発振器44及び、分周器45は位相同期ル
ープを構成しており、分周器41の出力信号に位相同期
した、周波数が入力クロックcの周波数の4/3倍のク
ロックが電圧制御発振器44より取り出されてセレクタ
46に入力される。
3、電圧制御発振器44及び、分周器45は位相同期ル
ープを構成しており、分周器41の出力信号に位相同期
した、周波数が入力クロックcの周波数の4/3倍のク
ロックが電圧制御発振器44より取り出されてセレクタ
46に入力される。
【0027】セレクタ46はモード切替信号eにより選
択動作を行い、モード切替信号eがノーマルモードを示
すときは電圧制御発振器44の出力信号を選択して出力
クロックdとして取り出し、モード切替信号eがフルモ
ードを示すときは入力クロックcを選択してそのまま出
力クロックdとして取り出す。
択動作を行い、モード切替信号eがノーマルモードを示
すときは電圧制御発振器44の出力信号を選択して出力
クロックdとして取り出し、モード切替信号eがフルモ
ードを示すときは入力クロックcを選択してそのまま出
力クロックdとして取り出す。
【0028】この出力クロックdは前記入力クロックc
及びモード切替信号eと共に図1に示す如くメモリ制御
回路50に入力される。このメモリ制御回路50は図5
に示す如く、書き込み位置決定回路51、読み出し位置
決定回路52、リード・オンリ・メモリ(ROM)53
及び2入力AND回路54よりなり、入力クロックcは
そのまま書き込みクロックfとして出力し、書き込み位
置決定回路51により水平同期信号HDと入力クロック
cとに基づき書き込みアドレス制御信号hを発生する。
及びモード切替信号eと共に図1に示す如くメモリ制御
回路50に入力される。このメモリ制御回路50は図5
に示す如く、書き込み位置決定回路51、読み出し位置
決定回路52、リード・オンリ・メモリ(ROM)53
及び2入力AND回路54よりなり、入力クロックcは
そのまま書き込みクロックfとして出力し、書き込み位
置決定回路51により水平同期信号HDと入力クロック
cとに基づき書き込みアドレス制御信号hを発生する。
【0029】読み出し位置決定回路52は水平同期信号
HD、出力クロックd及びモード切り替え信号eとに基
づいて、読み出しアドレス制御信号iを生成して出力す
る。この読み出しアドレス制御信号iはROM53にア
ドレス制御信号として入力され、各モードに対応したR
OMデータを選択する。ROM53は水平圧縮及び水平
拡大のための間引きパターンのデータが予め書き込まれ
ており、その出力データと出力クロックdとをAND回
路54で論理積をとった信号が読み出しクロックgとし
て出力される。
HD、出力クロックd及びモード切り替え信号eとに基
づいて、読み出しアドレス制御信号iを生成して出力す
る。この読み出しアドレス制御信号iはROM53にア
ドレス制御信号として入力され、各モードに対応したR
OMデータを選択する。ROM53は水平圧縮及び水平
拡大のための間引きパターンのデータが予め書き込まれ
ており、その出力データと出力クロックdとをAND回
路54で論理積をとった信号が読み出しクロックgとし
て出力される。
【0030】また、ROM53の他のデータビットに
は、セレクタ制御信号jが書き込まれており、水平拡大
時に”1”のセレクタ制御信号jを出力して後述の内挿
フィルタ70の出力をセレクタ80により選択させる。
同様に、ROM53に格納されている他のデータビット
により水平拡大時の拡大率に対応した内挿方法を選択す
る内挿制御信号kが出力される。
は、セレクタ制御信号jが書き込まれており、水平拡大
時に”1”のセレクタ制御信号jを出力して後述の内挿
フィルタ70の出力をセレクタ80により選択させる。
同様に、ROM53に格納されている他のデータビット
により水平拡大時の拡大率に対応した内挿方法を選択す
る内挿制御信号kが出力される。
【0031】再び図1に戻って説明するに、メモリ回路
60は上記の書き込みアドレス制御信号h及び書き込み
クロックfに基づいてNTSCデコード信号bを書き込
み、また、読み出しアドレス制御信号i及び読み出しク
ロックgに基づいて各画素を構成する記憶データを読み
出す。
60は上記の書き込みアドレス制御信号h及び書き込み
クロックfに基づいてNTSCデコード信号bを書き込
み、また、読み出しアドレス制御信号i及び読み出しク
ロックgに基づいて各画素を構成する記憶データを読み
出す。
【0032】内挿フィルタ70は、水平拡大でデータレ
ートが低下した部分を内挿補間し画質を改善するための
もので、内挿方法は内挿制御信号kにより選択するよう
になされている。セレクタ80はセレクタ制御信号jに
基づきメモリ回路60の読み出し信号と、内挿フィルタ
70の出力信号の一方を選択して出力端子90へ出力す
る。
ートが低下した部分を内挿補間し画質を改善するための
もので、内挿方法は内挿制御信号kにより選択するよう
になされている。セレクタ80はセレクタ制御信号jに
基づきメモリ回路60の読み出し信号と、内挿フィルタ
70の出力信号の一方を選択して出力端子90へ出力す
る。
【0033】次に、本実施例の動作について説明する。
入力端子10に入力された図6(A)に示すNTSC方
式映像信号aはNTSCデコーダ20により分離及び復
調されてNTSCデコード信号bとされてメモリ回路6
0に供給される一方、水平同期信号HDが図6(B)に
示す如く抽出再生されて入力クロック発生回路30及び
メモリ制御回路50にそれぞれ供給される。
入力端子10に入力された図6(A)に示すNTSC方
式映像信号aはNTSCデコーダ20により分離及び復
調されてNTSCデコード信号bとされてメモリ回路6
0に供給される一方、水平同期信号HDが図6(B)に
示す如く抽出再生されて入力クロック発生回路30及び
メモリ制御回路50にそれぞれ供給される。
【0034】メモリ制御回路50はこの入力水平同期信
号HDを基準として入力クロック発生回路30よりの水
平走査周波数の整数倍の周波数の入力クロックcに同期
した書き込みアドレス制御信号hを発生する。この書き
込みアドレス制御信号hは図6(C)に示すように、水
平走査周期内で単調増加するアドレス信号である。メモ
リ回路60はこの書き込みアドレス制御信号hと書き込
みクロックfとに基づいてNTSCデコード信号bを書
き込む。
号HDを基準として入力クロック発生回路30よりの水
平走査周波数の整数倍の周波数の入力クロックcに同期
した書き込みアドレス制御信号hを発生する。この書き
込みアドレス制御信号hは図6(C)に示すように、水
平走査周期内で単調増加するアドレス信号である。メモ
リ回路60はこの書き込みアドレス制御信号hと書き込
みクロックfとに基づいてNTSCデコード信号bを書
き込む。
【0035】このようにしてNTSCデコード信号bが
書き込まれたメモリ回路60の読み出し動作は前記した
3つのモードのそれぞれにより異なる。まず、フルモー
ドが選択された場合の動作について説明するに、このと
きはモード切り替え信号eは出力クロック発生回路40
内の図4に示したセレクタ46に供給されて入力クロッ
クcを出力クロックdとして選択させる一方、メモリ制
御回路50内の図5に示した読み出し位置決定回路52
に供給され、これより図6(D)に示すように、書き込
みアドレス制御信号hと同一の周期、同一の傾きで変化
する読み出しアドレス制御信号iを生成出力させる。
書き込まれたメモリ回路60の読み出し動作は前記した
3つのモードのそれぞれにより異なる。まず、フルモー
ドが選択された場合の動作について説明するに、このと
きはモード切り替え信号eは出力クロック発生回路40
内の図4に示したセレクタ46に供給されて入力クロッ
クcを出力クロックdとして選択させる一方、メモリ制
御回路50内の図5に示した読み出し位置決定回路52
に供給され、これより図6(D)に示すように、書き込
みアドレス制御信号hと同一の周期、同一の傾きで変化
する読み出しアドレス制御信号iを生成出力させる。
【0036】この読み出しアドレス制御信号iはROM
53のアドレス端子に入力されて、これより”1”の値
のデータをAND回路54へ出力させる。これにより、
AND回路54より出力クロックdがそのまま読み出し
クロックgとしてメモリ回路60へ出力される。従っ
て、このフルモード時はメモリ回路60は書き込みクロ
ックfと同一周波数の読み出しクロックgにより書き込
み時と同一の順番で読み出されるため、メモリ回路60
からは水平圧縮及び水平拡大のいずれも行われていない
NTSCデコード信号が読み出され、セレクタ80を通
して出力端子90へ出力される。これにより、図2
(A)の右側に示したような水平方向に拡大した画像が
表示される。
53のアドレス端子に入力されて、これより”1”の値
のデータをAND回路54へ出力させる。これにより、
AND回路54より出力クロックdがそのまま読み出し
クロックgとしてメモリ回路60へ出力される。従っ
て、このフルモード時はメモリ回路60は書き込みクロ
ックfと同一周波数の読み出しクロックgにより書き込
み時と同一の順番で読み出されるため、メモリ回路60
からは水平圧縮及び水平拡大のいずれも行われていない
NTSCデコード信号が読み出され、セレクタ80を通
して出力端子90へ出力される。これにより、図2
(A)の右側に示したような水平方向に拡大した画像が
表示される。
【0037】次に、ノーマルモードが選択された場合の
動作について説明する。このときはモード切り替え信号
eは出力クロック発生回路40内の図4に示したセレク
タ46に供給されて電圧制御発振器44の出力信号を出
力クロックdとして選択させる。また、これと同時にモ
ード切り替え信号eは、メモリ制御回路50内の図5に
示した読み出し位置決定回路52に供給され、これより
図6(E)に示すように、水平走査周期のうち水平圧縮
し表示する期間のみ(画面の左右周辺部を除いた期
間)、電圧制御発振器44からの出力クロックdの周波
数に比例した傾きで変化する読み出しアドレス制御信号
iを生成出力させる。
動作について説明する。このときはモード切り替え信号
eは出力クロック発生回路40内の図4に示したセレク
タ46に供給されて電圧制御発振器44の出力信号を出
力クロックdとして選択させる。また、これと同時にモ
ード切り替え信号eは、メモリ制御回路50内の図5に
示した読み出し位置決定回路52に供給され、これより
図6(E)に示すように、水平走査周期のうち水平圧縮
し表示する期間のみ(画面の左右周辺部を除いた期
間)、電圧制御発振器44からの出力クロックdの周波
数に比例した傾きで変化する読み出しアドレス制御信号
iを生成出力させる。
【0038】この読み出しアドレス制御信号iはメモリ
回路60に供給される一方、ROM53のアドレス端子
に入力されて、これより水平走査周期のうち水平圧縮し
表示する期間のみ(画面の左右周辺部を除いた期
間)、”1”の値のデータをAND回路54へ出力さ
せ、それ以外の期間は”0”のデータを出力させる。こ
れにより、AND回路54は図7(A)に示す出力クロ
ックdとROM53からの同図(B)の上側に示す”
1”の値のデータとの論理積をとることにより、同図
(B)の下側に示す如く出力クロックdをそのまま読み
出しクロックgとしてメモリ回路60へ出力する。
回路60に供給される一方、ROM53のアドレス端子
に入力されて、これより水平走査周期のうち水平圧縮し
表示する期間のみ(画面の左右周辺部を除いた期
間)、”1”の値のデータをAND回路54へ出力さ
せ、それ以外の期間は”0”のデータを出力させる。こ
れにより、AND回路54は図7(A)に示す出力クロ
ックdとROM53からの同図(B)の上側に示す”
1”の値のデータとの論理積をとることにより、同図
(B)の下側に示す如く出力クロックdをそのまま読み
出しクロックgとしてメモリ回路60へ出力する。
【0039】従って、このノーマルモード時はメモリ回
路60は、水平走査周期のうち画面の左右周辺部を除い
た期間は書き込みクロックfの4/3倍の周波数の読み
出しクロックgにより記憶NTSCデコード信号を水平
方向の時間軸を3/4倍に圧縮して読み出す。この読み
出し信号はセレクタ制御信号jにより内挿フィルタ70
をバイパスされて直接セレクタ80を通して出力端子9
0へ出力される。
路60は、水平走査周期のうち画面の左右周辺部を除い
た期間は書き込みクロックfの4/3倍の周波数の読み
出しクロックgにより記憶NTSCデコード信号を水平
方向の時間軸を3/4倍に圧縮して読み出す。この読み
出し信号はセレクタ制御信号jにより内挿フィルタ70
をバイパスされて直接セレクタ80を通して出力端子9
0へ出力される。
【0040】これにより、このノーマルモード時は図2
(B)の右側に示したように、画面の左右周辺部を除い
た期間は画像が本来と同じ形で(等倍で)表示される。
ただし、画面の左右の周辺部の期間はメモリ回路60の
読み出しは行っていないので、画像は表示されない。
(B)の右側に示したように、画面の左右周辺部を除い
た期間は画像が本来と同じ形で(等倍で)表示される。
ただし、画面の左右の周辺部の期間はメモリ回路60の
読み出しは行っていないので、画像は表示されない。
【0041】次に、左右部分拡大モードが選択された場
合の動作について説明する。このときはモード切り替え
信号eは出力クロック発生回路40内の図4に示したセ
レクタ46に供給されて電圧制御発振器44の出力信号
を出力クロックdとして選択させる。また、これと同時
にモード切り替え信号eは、メモリ制御回路50内の図
5に示した読み出し位置決定回路52に供給され、これ
より図6(F)に示すアドレス制御信号iを生成出力さ
せる。
合の動作について説明する。このときはモード切り替え
信号eは出力クロック発生回路40内の図4に示したセ
レクタ46に供給されて電圧制御発振器44の出力信号
を出力クロックdとして選択させる。また、これと同時
にモード切り替え信号eは、メモリ制御回路50内の図
5に示した読み出し位置決定回路52に供給され、これ
より図6(F)に示すアドレス制御信号iを生成出力さ
せる。
【0042】すなわち、図6(F)に示すように、アド
レス制御信号iは水平走査周期のうち画面の中央及びそ
の近傍の期間はノーマルモードと同じ電圧制御発振器4
4からの出力クロックdの周波数に比例した傾きで変化
し、それ以外の左右の周辺部の期間ではこれよりも緩や
かな傾きで変化する。左右の周辺部の期間の傾きがノー
マルモードよりも緩やかなのは、後述する如く出力クロ
ックdがROMデータによって間引かれ、読み出しクロ
ックgの周波数が低くなっていることによる。
レス制御信号iは水平走査周期のうち画面の中央及びそ
の近傍の期間はノーマルモードと同じ電圧制御発振器4
4からの出力クロックdの周波数に比例した傾きで変化
し、それ以外の左右の周辺部の期間ではこれよりも緩や
かな傾きで変化する。左右の周辺部の期間の傾きがノー
マルモードよりも緩やかなのは、後述する如く出力クロ
ックdがROMデータによって間引かれ、読み出しクロ
ックgの周波数が低くなっていることによる。
【0043】この読み出しアドレス制御信号iはメモリ
回路60に供給される一方、ROM53のアドレス端子
に入力されて、これより水平走査周期のうち画面の中央
及びその近傍の期間は”1”の値のデータをAND回路
54へ出力させ、それ以外の画面の左右周辺部を除いた
期間は所定の水平拡大のための間引きパターンのデータ
を出力させる。
回路60に供給される一方、ROM53のアドレス端子
に入力されて、これより水平走査周期のうち画面の中央
及びその近傍の期間は”1”の値のデータをAND回路
54へ出力させ、それ以外の画面の左右周辺部を除いた
期間は所定の水平拡大のための間引きパターンのデータ
を出力させる。
【0044】ここで、図8(A)に示す如く本来アスペ
クト比が3:4(=9:12)の画面に表示されるべき
入力NTSC信号aを、本実施例のアスペクト比9:1
6のワイド画面に左右部分拡大モードで表示する場合、
図8(A)に示す画面の水平方向において中心部分を含
む画面中央部分8/12は水平圧縮して等倍表示し、残
りの左側と右側の各2/12ずつはそれぞれ3等分して
画面中央側から画面の端に向かって順次等倍、2倍拡
大、3倍拡大で表示するものとすると、本実施例のアス
ペクト比9:16のワイド画面には図8(B)に示す如
き倍率で画像表示が行われる。
クト比が3:4(=9:12)の画面に表示されるべき
入力NTSC信号aを、本実施例のアスペクト比9:1
6のワイド画面に左右部分拡大モードで表示する場合、
図8(A)に示す画面の水平方向において中心部分を含
む画面中央部分8/12は水平圧縮して等倍表示し、残
りの左側と右側の各2/12ずつはそれぞれ3等分して
画面中央側から画面の端に向かって順次等倍、2倍拡
大、3倍拡大で表示するものとすると、本実施例のアス
ペクト比9:16のワイド画面には図8(B)に示す如
き倍率で画像表示が行われる。
【0045】この場合、上記のメモリ制御回路50内の
ROM53は、水平走査期間の画面中央部分8/12の
期間は図7(B)に示す”1”の値のデータをAND回
路54へ出力して、AND回路54より同図(C)に示
すように出力クロックd(同図(A))をそのまま読み
出しクロックgとして出力させる。
ROM53は、水平走査期間の画面中央部分8/12の
期間は図7(B)に示す”1”の値のデータをAND回
路54へ出力して、AND回路54より同図(C)に示
すように出力クロックd(同図(A))をそのまま読み
出しクロックgとして出力させる。
【0046】そして、ROM53は水平走査期間の残り
の左側と右側の各2/12ずつの期間のうち、最も中央
よりの1/18の期間は上記同様”1”のデータを出力
し、間の1/18の期間は図7(D)に示す如き第1の
間引きパターンを出力して、AND回路54より同図
(E)に示すように出力クロックdを1個おきに間引い
たパルスを読み出しクロックgとして出力させ、更に最
も画面の端の1/18の期間は図7(F)に示す如き第
2の間引きパターンを出力して、AND回路54より同
図(G)に示すように出力クロックdを3個当り2個間
引いたパルスを読み出しクロックgとして出力させる。
の左側と右側の各2/12ずつの期間のうち、最も中央
よりの1/18の期間は上記同様”1”のデータを出力
し、間の1/18の期間は図7(D)に示す如き第1の
間引きパターンを出力して、AND回路54より同図
(E)に示すように出力クロックdを1個おきに間引い
たパルスを読み出しクロックgとして出力させ、更に最
も画面の端の1/18の期間は図7(F)に示す如き第
2の間引きパターンを出力して、AND回路54より同
図(G)に示すように出力クロックdを3個当り2個間
引いたパルスを読み出しクロックgとして出力させる。
【0047】上記の読み出しクロックgによりメモリ回
路60から読み出されたNTSCデコード信号は図1の
内挿フィルタ70及びセレクタ80にそれぞれ入力され
る。この左右部分拡大モード時には、前記した等倍で表
示される水平走査期間の中央7/9{=(8/12)+
(2/36)+(2/36)}の期間は内挿フィルタ7
0をバイパスするようにセレクタ80が制御され、残り
の期間は内挿フィルタ70の出力を選択するようにセレ
クタ80が制御される。
路60から読み出されたNTSCデコード信号は図1の
内挿フィルタ70及びセレクタ80にそれぞれ入力され
る。この左右部分拡大モード時には、前記した等倍で表
示される水平走査期間の中央7/9{=(8/12)+
(2/36)+(2/36)}の期間は内挿フィルタ7
0をバイパスするようにセレクタ80が制御され、残り
の期間は内挿フィルタ70の出力を選択するようにセレ
クタ80が制御される。
【0048】内挿フィルタ70はROM53からの内挿
制御信号kにより拡大率に対応した内挿を入力信号に対
して施す。すなわち、2倍に拡大する部分では、図9
(A)に模式的に示すメモリ回路60の出力信号(画素
A、B、Cの時系列合成信号)に対して同図(B)に示
す如く隣接する二つの画素の間に隣接する二つの画素の
値の平均値の一つの画素を挿入する処理を行う。
制御信号kにより拡大率に対応した内挿を入力信号に対
して施す。すなわち、2倍に拡大する部分では、図9
(A)に模式的に示すメモリ回路60の出力信号(画素
A、B、Cの時系列合成信号)に対して同図(B)に示
す如く隣接する二つの画素の間に隣接する二つの画素の
値の平均値の一つの画素を挿入する処理を行う。
【0049】同様に、3倍に拡大する部分では、内挿フ
ィルタ70は図9(C)に模式的に示すメモリ回路60
の出力信号(画素A、B、Cの時系列合成信号)に対し
て同図(D)に模式的に示す如く隣接する二つの画素の
間に隣接する二つの画素の値から二つの画素を挿入す
る。例えば、AとBの各値の隣接する二つの画素の間に
は、(3A+B)/4で表される値の第1の画素と、
(A+3B)/4で表される値の第2の画素を挿入す
る。
ィルタ70は図9(C)に模式的に示すメモリ回路60
の出力信号(画素A、B、Cの時系列合成信号)に対し
て同図(D)に模式的に示す如く隣接する二つの画素の
間に隣接する二つの画素の値から二つの画素を挿入す
る。例えば、AとBの各値の隣接する二つの画素の間に
は、(3A+B)/4で表される値の第1の画素と、
(A+3B)/4で表される値の第2の画素を挿入す
る。
【0050】2倍拡大時及び3倍拡大時は内挿フィルタ
70の出力信号がセレクタ80を通して出力端子90へ
出力される。このようにして、この左右部分拡大モード
時は図2(C)の右側に示したように、入力映像信号の
うち画面中央部及びその近傍で表示される信号部分は水
平圧縮により画像が本来と同じ形で(等倍で)表示さ
れ、画面周辺部分で表示される信号部分は水平拡大画像
が表示され、無信号表示部分はなくなる。
70の出力信号がセレクタ80を通して出力端子90へ
出力される。このようにして、この左右部分拡大モード
時は図2(C)の右側に示したように、入力映像信号の
うち画面中央部及びその近傍で表示される信号部分は水
平圧縮により画像が本来と同じ形で(等倍で)表示さ
れ、画面周辺部分で表示される信号部分は水平拡大画像
が表示され、無信号表示部分はなくなる。
【0051】ここで、図8(A)と共に説明した割合で
上記の水平圧縮及び水平拡大処理をした場合は、ワイド
画面には同図(B)に示す如き割合で画像が表示され
る。この結果、正しい形で表示される部分はワイド画面
全体の58.3%(=9.3/16)、2倍に拡大され
る部分は16.7%(=2.7/16)、3倍に拡大さ
れる部分は25%(=4/16)となる。
上記の水平圧縮及び水平拡大処理をした場合は、ワイド
画面には同図(B)に示す如き割合で画像が表示され
る。この結果、正しい形で表示される部分はワイド画面
全体の58.3%(=9.3/16)、2倍に拡大され
る部分は16.7%(=2.7/16)、3倍に拡大さ
れる部分は25%(=4/16)となる。
【0052】このように、本実施例によれば、左右部分
拡大モードをディジタル信号処理により行うことができ
るため、調整を不要とすることができ、また、内挿フィ
ルタ70により水平拡大画像の画質を画面の中央とほぼ
同等とすることができ、画面の周辺部の明るさも画面中
央と同等とすることができる。
拡大モードをディジタル信号処理により行うことができ
るため、調整を不要とすることができ、また、内挿フィ
ルタ70により水平拡大画像の画質を画面の中央とほぼ
同等とすることができ、画面の周辺部の明るさも画面中
央と同等とすることができる。
【0053】なお、本発明は上記の実施例に限定される
ものではなく、例えば拡大パターンは図8の例に限定さ
れるものではなく、ROM53に対するアドレス信号を
選択することで複数種類の拡大パターン(出力クロック
間引きパターン)を容易に実現することができる。ま
た、アスペクト比3:4の画面に表示されるべきNTS
C映像信号をアスペクト比9:16のワイド画面に表示
する例について説明したが、本発明はこれに限定される
ものではなく、これ以外のアスペクト比の関係を有する
信号を表示する場合にも容易に応用することができるも
のである。
ものではなく、例えば拡大パターンは図8の例に限定さ
れるものではなく、ROM53に対するアドレス信号を
選択することで複数種類の拡大パターン(出力クロック
間引きパターン)を容易に実現することができる。ま
た、アスペクト比3:4の画面に表示されるべきNTS
C映像信号をアスペクト比9:16のワイド画面に表示
する例について説明したが、本発明はこれに限定される
ものではなく、これ以外のアスペクト比の関係を有する
信号を表示する場合にも容易に応用することができるも
のである。
【0054】
【発明の効果】以上説明したように、本発明によれば、
ディジタル信号処理により左右部分拡大画像を得ること
ができるため、水平走査範囲の調整を不要にすることが
でき、また拡大領域や拡大の倍率を容易に可変すること
ができ、また左右部分拡大モードにより画面全体を有効
利用することができるため、臨場感を増すことができ
る。
ディジタル信号処理により左右部分拡大画像を得ること
ができるため、水平走査範囲の調整を不要にすることが
でき、また拡大領域や拡大の倍率を容易に可変すること
ができ、また左右部分拡大モードにより画面全体を有効
利用することができるため、臨場感を増すことができ
る。
【0055】また、本発明によれば、左右部分拡大モー
ド時にメモリ回路から画面周辺部分で表示される信号部
分が水平拡大されて読み出されたときは、内挿フィルタ
を通して出力することにより、水平拡大による画質劣化
を補正するようにしたため、画面中央部と画面周辺部で
の明るさなどをほぼ一定にすることができ、以上よりワ
イドアスペクトテレビジョン受像機の商品価値を向上す
ることかできる。
ド時にメモリ回路から画面周辺部分で表示される信号部
分が水平拡大されて読み出されたときは、内挿フィルタ
を通して出力することにより、水平拡大による画質劣化
を補正するようにしたため、画面中央部と画面周辺部で
の明るさなどをほぼ一定にすることができ、以上よりワ
イドアスペクトテレビジョン受像機の商品価値を向上す
ることかできる。
【図1】本発明の一実施例のブロック図である。
【図2】本発明の一実施例における各モードの表示を説
明する図である。
明する図である。
【図3】図1中の入力クロック発生回路の一実施例のブ
ロック図である。
ロック図である。
【図4】図1中の出力クロック発生回路の一実施例のブ
ロック図である。
ロック図である。
【図5】図1中のメモリ制御回路の一実施例のブロック
図である。
図である。
【図6】本発明の要部の動作説明用タイムチャートであ
る。
る。
【図7】図5の動作説明用タイムチャートである。
【図8】本発明の一実施例における左右部分拡大モード
時の表示形態の一例を説明する図である。
時の表示形態の一例を説明する図である。
【図9】図1中の内挿フィルタの動作を説明する図であ
る。
る。
10 入力端子 20 NTSCデコーダ 30 入力クロック発生回路 33、44 電圧制御発振器 34、41、45 分周器 40 出力クロック発生回路 46、80 セレクタ 50 メモリ制御回路 51 書き込み位置決定回路 52 読み出し位置決定回路 53 リード・オンリ・メモリ(ROM) 54 2入力AND回路 60 メモリ回路 70 内挿フィルタ 90 出力端子
Claims (3)
- 【請求項1】 入力映像信号を該入力映像信号の第1の
アスペクト比の縦及び横の割合のうち縦方向を基準にし
たとき横方向が大である、第2のアスペクト比の画面に
より表示するワイドアスペクトテレビジョン受像機にお
いて、 該入力映像信号の水平同期信号に基づき入力クロックを
生成する入力クロック発生回路と、 該入力クロックが書き込みクロックとして入力され、該
入力映像信号を書き込むメモリ回路と、 該入力クロックが入力され、該入力クロック周波数より
も上記第1のアスペクト比に対する上記第2のアスペク
ト比の大なる割合だけ高周波数の第1の出力クロック
と、該第1の出力クロックを所定の一又は互いに異なる
二以上の間引きパターンで間引いた一又は二以上の第2
の出力クロックとをそれぞれ発生する出力クロック発生
回路と、 該第1及び第2の出力クロックが入力され、前記入力映
像信号のうち画面中央部及びその近傍で表示される信号
部分は該第1の出力クロックで該メモリ回路より映像信
号を読み出し、画面周辺部分で表示される信号部分は前
記第2の出力クロックに基づき該メモリ回路より映像信
号を読み出すメモリ制御手段とを有することを特徴とす
るワイドアスペクトテレビジョン受像機。 - 【請求項2】 前記メモリ回路から読み出された映像信
号が入力され、該映像信号の隣接画素間に周辺の画素か
ら生成したデータを画素として内挿する内挿フィルタ
と、前記メモリ回路に前記第1の出力クロックが該読み
出しクロックとして入力されるときは該メモリ回路の読
み出し映像信号をそのまま通過させ、前記第2の出力ク
ロックが読み出しクロックとして入力されるときは、該
内挿フィルタを通した該メモリ回路の読み出し映像信号
を選択する選択手段とを有することを特徴とする請求項
1記載のワイドアスペクトテレビジョン受像機。 - 【請求項3】 前記出力クロック発生回路は互いに周波
数の異なる二以上の第2の出力クロックを生成する回路
であり、前記メモリ制御手段は前記メモリ回路の出力映
像信号のうち表示位置が画面の左右両端側に近い信号部
分ほど低周波数の第2の出力クロックで読み出すよう、
二以上の該第2の出力クロックを順次切り換えることを
特徴とする請求項1記載のワイドアスペクトテレビジョ
ン受像機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234052A JPH0767046A (ja) | 1993-08-26 | 1993-08-26 | ワイドアスペクトテレビジョン受像機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5234052A JPH0767046A (ja) | 1993-08-26 | 1993-08-26 | ワイドアスペクトテレビジョン受像機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0767046A true JPH0767046A (ja) | 1995-03-10 |
Family
ID=16964824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5234052A Pending JPH0767046A (ja) | 1993-08-26 | 1993-08-26 | ワイドアスペクトテレビジョン受像機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767046A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0831646A1 (fr) * | 1996-09-20 | 1998-03-25 | STMicroelectronics S.A. | Dispositif de conversion non-linéaire de format d'images de télévision |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5351922A (en) * | 1976-10-21 | 1978-05-11 | Sony Corp | Television receiver |
| JPS6359185A (ja) * | 1985-08-30 | 1988-03-15 | アールシーエー トムソン ライセンシング コーポレイシヨン | ビデオ表示システム |
-
1993
- 1993-08-26 JP JP5234052A patent/JPH0767046A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5351922A (en) * | 1976-10-21 | 1978-05-11 | Sony Corp | Television receiver |
| JPS6359185A (ja) * | 1985-08-30 | 1988-03-15 | アールシーエー トムソン ライセンシング コーポレイシヨン | ビデオ表示システム |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0831646A1 (fr) * | 1996-09-20 | 1998-03-25 | STMicroelectronics S.A. | Dispositif de conversion non-linéaire de format d'images de télévision |
| FR2753867A1 (fr) * | 1996-09-20 | 1998-03-27 | Sgs Thomson Microelectronics | Dispositif de conversion non-lineaire de format d'images de television |
| US5943098A (en) * | 1996-09-20 | 1999-08-24 | Sgs-Thomson Microelectronics S.A. | Television image format non-linear conversion device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2520116B2 (ja) | ビデオ表示システム | |
| US5781241A (en) | Apparatus and method to convert computer graphics signals to television video signals with vertical and horizontal scaling requiring no frame buffers | |
| KR100195358B1 (ko) | 라인 메모리 및 제어 시스템 | |
| US6384868B1 (en) | Multi-screen display apparatus and video switching processing apparatus | |
| US5134479A (en) | NTSC high resolution television converting apparatus for converting television signals of an NTSC system into high resolution television signals | |
| US6441860B1 (en) | Video signal processing apparatus | |
| JPH05183833A (ja) | 表示装置 | |
| US6791623B1 (en) | Image display system | |
| KR100191408B1 (ko) | 수직 리세트 발생 시스템 | |
| JPH08228359A (ja) | カラー画像表示装置 | |
| US5608463A (en) | Oscillator circuit suitable for picture-in-picture system | |
| JPH0767046A (ja) | ワイドアスペクトテレビジョン受像機 | |
| KR100233900B1 (ko) | 화상표시시스템 | |
| JP3186994B2 (ja) | 画像表示装置 | |
| JP3550302B2 (ja) | 往復偏向式映像信号表示装置 | |
| KR100209849B1 (ko) | 와이드 스크린 텔레비젼용 수평 패닝 장치 | |
| KR0147580B1 (ko) | 와이드 텔레비젼에서의 두 화면 동시 시청회로 | |
| JP2993460B2 (ja) | 2画面表示機能付テレビジョン受信機 | |
| JP3129866B2 (ja) | アスペクト比変換装置 | |
| JPH08331470A (ja) | 多画面テレビ受像機 | |
| JPH07245742A (ja) | Ntsc−hdコンバータ | |
| JPH02237381A (ja) | 改良ntsc信号の走査変換回路 | |
| JPH0638649B2 (ja) | 2画面表示機能付高画質テレビジヨン受信機 | |
| JPH04351083A (ja) | マルチダウンコンバータ用同期信号発生回路 | |
| JPH0376493A (ja) | ハイビジョン受信機の時間軸圧縮装置 |