JPH0767048A - 表示制御装置 - Google Patents

Abstract

(57)【要約】 【目的】 メモリの大容量化に起因するコストの上昇を
招くことなく、水平方向に表示領域を拡大することがで
きる表示制御装置を提供する。 【構成】 表示制御装置は、コードメモリ１１と、コー
ドメモリ１１に対する読出しアドレスデータ３３を生成
する読出しアドレス発生回路４２とを備える。コードメ
モリ１１から読み出されたキャラクタコードデータ５２
はデコード回路４３で繰返し制御コードであるか否かを
判別される。キャラクタコードデータ５２が繰返し制御
コードに対応するとき、透明スペースに対するアドレス
がアドレスデータ５３として出力されるとともに、カウ
ントイネーブル信号５４および繰返し制御コードに続く
繰返し数が遅延データ５５として遅延カウンタ４４に出
力される。遅延カウンタ４４は、カウントイネーブル信
号５４が入力されると、水平位置カウンタを一時的に停
止させる遅延パルス５１を出力する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、テレビジョン受像機な
どの映像装置の画面に文字、図形などのキャラクタを表
示するための表示制御を行う表示制御装置に関する。

【０００２】

【従来の技術】一般に、テレビジョン受像機（以下、Ｔ
Ｖという）などの映像装置には、チャンネル表示、音量
表示、映像装置本体が有する機能に関する設定項目、お
よびその設定項目に関する設定量などを表示することに
よって各機能に対する設定を行う機能選択表示機能が設
けられている。この機能選択表示機能における設定項目
を構成する文字の表示方式として、表示される文字数分
の文字データを格納する文字メモリ（以下、コードメモ
リという）と、文字単位で文字の色付けをするためのカ
ラーメモリと、文字の形状が記憶されているパターンメ
モリとを使用し、各メモリからのデータに基づき文字表
示を行う方式がある。

【０００３】例えば、ＴＶ用マイクロコントローラＴＭ
Ｐ４７Ｃ４３４／６３４（（株）東芝製）には表示制御
装置が内蔵され、この表示制御装置は１６文字２行分の
文字表示が可能な装置である。

【０００４】この表示制御装置について図を参照しなが
ら説明する。図７は従来の表示制御装置の一例を示すブ
ロック図である。

【０００５】上述の表示制御装置は、図７に示すよう
に、発振子（図示せず）に接続されている端子２，３が
設けられている発振回路１を備える。発振回路１には端
子４を介して水平同期信号がトリガとして与えられ、発
振回路１は周波数が水平同期信号の周波数の整数倍であ
る表示クロック３８を発振する。

【０００６】発振回路１からの表示クロック３８は水平
表示位置検出回路６に与えらえる。水平表示位置検出回
路６は水平同期信号を検出し、この検出と同時に表示ク
ロック３８を含む制御信号２８を水平位置カウンタ７に
出力する。水平位置カウンタ７は制御信号２８に基づき
表示クロック３８を計数し、その計数値を示す計数デー
タ３０を生成する。

【０００７】端子５に取り込まれた垂直同期信号は、端
子４に取り込まれた水平同期信号とともに垂直表示位置
検出回路９に与えられる。垂直表示位置検出回路９は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号２９を垂直位置カウンタ８に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号２９の出力
を停止する。

【０００８】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【０００９】水平位置カウンタ７で生成された計数デー
タ３０および垂直位置カウンタ８で生成された計数デー
タ３１は読出しアドレス発生回路１０に与えられる。読
出しアドレス発生回路１０は、各計数データ３０，３１
に基づき読出しアドレスデータ３２，３３を生成する。

【００１０】読出しアドレスデータ３３はコードメモリ
１１に与えられる。コードメモリ１１には各キャラクタ
に対するコードデータが格納されている。コードメモリ
１１からは、読出しアドレスデータ３３に対応するアド
レスに格納されているコードデータがアドレスデータ３
４として出力される。アドレスデータ３４はパターンメ
モリ１４に与えられ、パターンメモリ１４からアドレス
データ３４に対応するアドレスに格納されているパター
ンデータ３７が読み出される。

【００１１】これに対し、読出しアドレスデータ３２は
前景色カラーメモリ１２および背景色カラーメモリ１３
に与えられる。前景色カラーメモリ１２からは読出しア
ドレスデータ３２に対応するアドレスに格納されている
色データ３５が読み出され、背景色カラーメモリ１３か
らは読出しアドレスデータ３２に対応するアドレスに格
納されている色データ３６が読み出される。

【００１２】パターンメモリ１４から読み出されたパタ
ーンデータ３７はパラレルシリアル変換回路（以下、Ｐ
／Ｓ変換回路という）１５に与えられ、Ｐ／Ｓ変換回路
１５は表示クロック３８に同期しながらパターンデータ
３７に対するパラレルシリアル変換を行い、その変換の
結果を切換回路１６に出力する。切換回路１６はＰ／Ｓ
変換回路１５からの変換結果に基づき前景色カラーメモ
リ１２からの色データ３５と背景色カラーメモリ１３か
らの色データ３６とを選択的にＲＧＢカラーテーブル１
７に出力する。

【００１３】ＲＧＢカラーテーブル１７は、各色信号３
５，３６をＲ（赤）、Ｇ（緑）、Ｂ（青）の各色信号に
変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，２１
からそれぞれ出力するとともに、輝度信号Ｙを端子１８
から出力する。

【００１４】近年、ＴＶに多くの機能を内蔵する多機能
化が図られ、この多機能化に伴い、利用者に対する操作
性をより分かり易くするための機能操作に関する表示機
能が要求されている。特に、ＴＶの機能選択表示機能で
は、ＴＶ画面に映し出された放送映像を出来る限り遮ら
ないような表示デザインが要求される。例えば、チャン
ネル番号は画面の右上隅の位置に表示され、音量の大き
さを表す表示は画面の中央下部の位置に行われる。

【００１５】しかし、上述の表示制御装置で画面の左右
両隅の位置に同時に表示を行うとき、画面の中央部に文
字、図形などが表示されないように左隅の位置に対応す
るコード情報と右隅の位置に対応するコード情報との間
に透明スペースを表す透明スペースコード情報を挿入す
る必要があり、画面の水平方向に表示可能な文字列数分
の容量を有するコードメモリが必要になる。よって、コ
ードメモリの容量は大容量化し、コストが上昇する。

【００１６】また、ＴＶの多機能化に加え、画面のアス
ペクト比が３：４から９：１６に拡大されているいわゆ
るワイド画面のＴＶが開発されている。このワイド画面
のＴＶにおいては、さらに多くの文字列が表示可能な表
示制御装置が必要になる。よって、コードメモリの容量
がさらに増加し、コストの上昇はさらに大きくなる。

【００１７】

【発明が解決しようとする課題】上述したように、従来
の表示制御装置で画面の左右両隅の位置に同時に表示を
行うとき、画面の中央部に文字、図形などが表示されな
いように左隅の位置に対応するコード情報と右隅の位置
に対応するコード情報との間に透明スペースを表す透明
スペースコード情報を挿入する必要があり、画面の水平
方向に表示可能な文字列数分の容量を有するコードメモ
リが必要になる。よって、コードメモリの容量は大容量
化し、コストが上昇する。

【００１８】また、ＴＶの多機能化に加え、画面のアス
ペクト比が３：４から９：１６に拡大されているいわゆ
るワイド画面のＴＶに対し、さらに多くの文字列表示が
要求されるから、コードメモリの容量がさらに増加し、
コストの上昇はさらに大きくなる。

【００１９】本発明は、メモリの大容量化に起因するコ
ストの上昇を招くことなく、水平方向に表示領域を拡大
することができる表示制御装置を提供することを目的と
する。

【００２０】

【課題を解決するための手段】本発明は、テレビジョン
受像機などの映像装置の画面に文字、図形などのキャラ
クタを表示するための表示制御を行う表示制御装置であ
って、前記キャラクタに対するキャラクタ情報およびこ
のキャラクタの繰返し表示回数を示す繰返し制御情報が
コード情報として格納されているコードメモリと、前記
映像装置の水平走査および垂直走査に同期しながら前記
コードメモリに対する行方向の表示読出しアドレスを生
成する行方向読出しアドレス生成動作と前記コードメモ
リに対する列方向の表示読出しアドレスを生成する列方
向読出しアドレス生成動作とを行う読出しアドレス発生
手段と、前記行方向の表示読出しアドレスおよび列方向
の表示読出しアドレスに基づき前記コードメモリから読
み出されたコード情報の中に、前記繰返し制御情報に対
応するコード情報が含まれているか否かを検出する検出
手段と、前記検出手段が前記繰返し制御情報に対応する
コード情報を検出すると、この検出された繰返し制御情
報から得られるキャラクタの繰返し回数分に対応するキ
ャラクタの表示期間を示す表示期間信号を発生する表示
期間信号発生手段と、前記表示期間信号が示す期間中、
前記読出しアドレス発生手段の前記列方向読出しアドレ
ス生成動作を、前記繰返し制御情報が示すキャラクタに
対するアドレスを保持させながら一時的に停止させ、前
記表示期間信号が示す表示期間が終了すると、前記読出
しアドレス発生手段の前記列方向読出しアドレス生成動
作を再開させる遅延手段とを備える。

【００２１】

【作 用】本発明の表示制御装置では、前記コードメモ
リから読み出されたコード情報の中に前記繰返し制御情
報に対応するコード情報が含まれていることを検出する
と、この検出された繰返し制御情報から得られるキャラ
クタの繰返し回数分に対応するキャラクタの表示期間を
示す表示期間信号を発生し、前記表示期間信号が示す期
間中、前記読出しアドレス発生手段の前記列方向読出し
アドレス生成動作を、前記繰返し制御情報が示すキャラ
クタに対するアドレスを保持させながら一時的に停止さ
せ、前記表示期間信号が示す表示期間が終了すると、前
記読出しアドレス発生手段の前記列方向読出しアドレス
生成動作を再開させる。

【００２２】前記コードメモリから読み出されたコード
情報の中に前記繰返し制御情報に対応するコード情報が
含まれていることが検出されると、この検出された繰返
し制御情報から得られるキャラクタの繰返し回数分に対
応するキャラクタの表示期間を示す表示期間信号が発生
され、この表示期間信号が示す期間中前記列方向読出し
アドレス生成動作が一時的に停止される。

【００２３】この表示期間中、前記列方向表示読出しア
ドレスは前記検出された繰返し制御情報から得られるキ
ャラクタのアドレスが保持されるから、このキャラクタ
を前記繰返し制御情報の繰返し回数分表示することがで
きる。よって、表示されるキャラクタの繰返し回数分に
対応するメモリ容量を用いることなく、前記列方向、す
なわち前記映像表示装置の画面水平方向に表示領域を拡
大することができる。

【００２４】

【実施例】以下に、本発明の実施例について図を参照し
ながら説明する。

【００２５】図１は本発明の表示制御装置の一実施例を
示すブロック図である。

【００２６】表示制御装置は、図１に示すように、発振
子（図示せず）に接続されている端子２，３が設けられ
ている発振回路１を備える。発振回路１には端子４を介
して水平同期信号がトリガとして与えられ、発振回路１
は周波数が水平同期信号の周波数の整数倍である表示ク
ロック３８を発振する。

【００２７】発振回路１からの表示クロック３８は水平
表示位置検出回路６に与えらえる。水平表示位置検出回
路６は水平同期信号を検出し、この検出と同時に表示ク
ロック３８を含む制御信号２８を水平位置カウンタ４１
に出力する。水平位置カウンタ４１は制御信号２８に基
づき表示クロック３８を計数し、その計数値を示す計数
データ３０を生成する。水平位置カウンタ４１の計数動
作は後述する遅延カウンタ４２からの遅延パルス５１が
入力されたときに一時停止し、遅延パルス５１の入力の
停止後に再開される。

【００２８】端子５に取り込まれた垂直同期信号は、端
子４に取り込まれた水平同期信号とともに垂直表示位置
検出回路９に与えられる。垂直表示位置検出回路９は垂
直同期信号の入力の開始および終了を検出し、垂直同期
信号の入力開始を検出すると同時に水平同期信号を含む
制御信号２９を垂直位置カウンタ８に出力し、垂直同期
信号の入力終了を検出すると同時に制御信号２９の出力
を停止する。

【００２９】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【００３０】水平位置カウンタ４１で生成された計数デ
ータ３０および垂直位置カウンタ８で生成された計数デ
ータ３１は読出しアドレス発生回路４２に与えられる。
読出しアドレス発生回路４２は、各計数データ３０，３
１に基づき読出しアドレスデータ３２，３３を生成す
る。なお、本実施例では、１文字を８つの表示クロック
分の幅（以下、１文字幅という）とし、水平位置カウン
タ４１の計数データ３０の８クロック分を１単位として
水平方向のアドレスを更新する。

【００３１】読出しアドレスデータ３３はコードメモリ
１１に与えられ、コードメモリ１１からは、読出しアド
レスデータ３３に対応するアドレスに格納されているキ
ャラクタコードデータ５２が読み出される。

【００３２】これに対し、読出しアドレスデータ３２は
前景色カラーメモリ１２および背景色カラーメモリ１３
に与えられる。前景色カラーメモリ１２からは読出しア
ドレスデータ３２に対応するアドレスに格納されている
色データ３５が読み出され、背景色カラーメモリ１３か
らは読出しアドレスデータ３２に対応するアドレスに格
納されている色データ３６が読み出される。

【００３３】キャラクタコードデータ５２はデコード回
路４３に与えられる。デコード回路４３は、キャラクタ
コードデータ５２が繰返し制御コードであるか否かを判
別し、その判別の結果に基づきパターンメモリ１４に対
するアドレスデータ５３を生成する。

【００３４】デコード回路４３の判別結果が通常の文字
コードに対応することを示すとき、キャラクタコードデ
ータ５２がそのままアドレスデータ５３として出力され
る。

【００３５】これに対し、デコード回路４３の判別結果
が繰返し制御コードに対応することを示すとき、透明ス
ペース（パターンがすべて０）のパターンに対するアド
レスがアドレスデータ５３として出力されるとともに、
カウントイネーブル信号５４および繰返し制御コードに
続く繰返し数が遅延データ５５として遅延カウンタ４４
に出力される。

【００３６】遅延カウンタ４４は、カウントイネーブル
信号５４が入力されると、水平表示位置検出回路６から
の制御信号２８に基づき表示クロックを計数し、１文字
幅を検出後、遅延パルス５１を水平位置カウンタ４１に
出力する。遅延パルス５１は遅延データ５５が示す繰返
し数分の表示期間中出力される。

【００３７】デコード回路４３からのアドレスデータ５
３はパターンメモリ１４に与えられる。パターンメモリ
１４にはキャラクタのドットパターンデータが格納され
ている。１文字のキャラクタのフォント構成は縦１６×
横８ドットであり、１画素単位の着色数は１６色（４ｂ
ｉｔ）である。

【００３８】パターメモリ１４からは、アドレスデータ
５３に対応するパターンデータ３７が読み出される。読
み出されたパターンデータ３７はＰ／Ｓ変換器１５に与
えられ、Ｐ／Ｓ変換回路１５は表示クロック３８に同期
しながらパターンデータ３７に対するパラレルシリアル
変換を行い、その変換の結果を切換回路１６に出力す
る。切換回路１６はＰ／Ｓ変換回路１５からの変換結果
に基づき前景色カラーメモリ１２からの色データ３５と
背景色カラーメモリ１３からの色データ３６とを選択的
にＲＢＧカラーテーブル１７に出力する。

【００３９】ＲＧＢカラーテーブル１７は、切換回路１
６からの出力をＲ（赤）、Ｇ（緑）、Ｂ（青）の各色信
号に変換し、Ｒ，Ｇ，Ｂの各色信号を端子１９，２０，
２１を介してそれぞれ出力するとともに、輝度信号Ｙを
端子１８から出力する。

【００４０】次に、表示制御装置の動作について図を参
照しながら説明する。図２は図１の表示制御装置の動作
を説明するための各メモリへのアクセスタイミングを示
す図である。

【００４１】まず、発振回路１が、図２（ａ）に示すよ
うに、表示クロック３８を発振する。発振回路１からの
表示クロック３８は水平表示位置検出回路６に与えらえ
る。水平表示位置検出回路６は、図２（ｂ）に示すよう
に、水平同期信号を検出し、この検出と同時に表示クロ
ック３８を含む制御信号２８を水平位置カウンタ４１に
出力する。水平位置カウンタ４１は、図２（ｃ）に示す
ように、制御信号２８に基づき表示クロック３８を計数
し、その計数値を示す計数データ３０を生成する。

【００４２】垂直表示位置検出回路９は垂直同期信号の
入力の開始および終了を検出し、垂直同期信号の入力開
始を検出すると同時に水平同期信号を含む制御信号２９
を垂直位置カウンタ８に出力し、垂直同期信号の入力終
了を検出すると同時に制御信号２９の出力を停止する。

【００４３】垂直位置カウンタ８は制御信号２９に基づ
き垂直走査期間における水平走査周波数を計数し、この
計数値を示す計数データ３１を生成する。

【００４４】水平位置カウンタ４１で生成された計数デ
ータ３０および垂直位置カウンタ８で生成された計数デ
ータ３１は読出しアドレス発生回路４２に与えられる。
読出しアドレス発生回路４２は、各計数データ３０，３
１に基づき読出しアドレスデータ３２，３３を生成す
る。読出しアドレスデータ３３はコードメモリ１１に与
えられ、コードメモリ１１からは、読出しアドレスデー
タ３３に対応するアドレスに格納されているキャラクタ
コードデータ５２が読み出される。

【００４５】読出しアドレスデータ４２は前景色カラー
メモリ１２および背景色カラーメモリ１３に与えられ
る。前景色カラーメモリ１２からは、図２（ｆ）に示す
ように、読出しアドレスデータ３２に対応するアドレス
に格納されている色データ３５が読み出され、背景色カ
ラーメモリ１３からは読出しアドレスデータ３２に対応
するアドレスに格納されている色データ３６が読み出さ
れる。

【００４６】キャラクタコードデータ５２はデコード回
路４３に与えられ、デコード回路４３はキャラクタコー
ドデータ５２が通常の文字コードであるか繰返し制御コ
ードであるかを判別し、この判別の結果に基づきパター
ンメモリ１４に対するアドレスデータ５３を生成する。

【００４７】パターンメモリ１４からは、図２（ｅ）に
示すように、アドレスデータ５３に対応するパターンデ
ータ３７が読み出される。パターンデータ３７はＰ／Ｓ
変換器１５に与えられ、Ｐ／Ｓ変換回路１５は表示クロ
ック３８に同期しながらパターンデータ３７に対するパ
ラレルシリアル変換を行い、その変換の結果を切換回路
１６に出力する。

【００４８】切換回路１６は、図２（ｇ）に示すよう
に、Ｐ／Ｓ変換回路１５からの変換結果に基づき前景色
カラーメモリ１２からの色データ３５と背景色カラーメ
モリ１３からの色データ３６とを選択的にＲＧＢカラー
テーブル２７に出力する。ＲＧＢカラーテーブル１７
は、各色信号３５，３６をＲ（赤）、Ｇ（緑）、Ｂ
（青）の各色信号に変換し、Ｒ，Ｇ，Ｂの各色信号を端
子１９，２０，２１を介してそれぞれ出力するとともに
輝度信号Ｙを端子１８を介して出力する。各色信号は単
独に、または映像信号に重畳された後に表示手段に供給
され、この表示手段の画面には１文字単位で着色された
文字が表示される。

【００４９】次に、繰返し制御コードの検出後に遅延カ
ウンタ４４のカウント値が所定の繰返し数に到達する場
合における読出しアドレスおよびコードメモリ１１への
アクセスタイミングについて図を参照しながら説明す
る。図３は図１の表示制御装置の遅延動作の開始および
終了時における動作を説明するためのタイミングを示す
図である。

【００５０】水平位置カウンタ４１は発振回路１からの
表示クロック３８を計数し、計数データ３０を出力す
る。１文字幅が８クロックであるから、図３（ｂ）に示
すように、８クロック単位毎に読出しアドレスが更新さ
れる。

【００５１】例えば、コードメモリ１１のアドレスｎに
繰返し制御コードが格納され、アドレス（ｎ＋１）に繰
返し数が格納されているとき、図３（ｃ）に示すよう
に、読出しアドレス発生回路４１はｎを示すアドレスデ
ータ３３を出力し、このアドレスデータ３３に対応する
コードメモリ１１のアドレスに格納されている繰返し制
御コードが読み出される。読み出された繰返し制御コー
ドはデコード回路４３に与えられる。デコード回路４３
は、図３（ｄ）に示すように、カウントイネーブル信号
５４を出力する。

【００５２】カウントイネーブル信号５４が与えられた
遅延カウンタ４４は、図３（ｅ）に示すように、読出し
アドレスｎの位置から表示クロック３８を基準にカウン
ト動作を開始する。１文字幅である８単位のカウント
後、図３（ｆ）に示すように、遅延パルス５１が出力さ
れる。遅延パルス５１が水平位置カウンタ４１に入力さ
れると、水平位置カウンタ４１は（ｎ＋１）でカウント
動作を一時的に停止する。

【００５３】読出しアドレス発生回路４２が（ｎ＋１）
のアドレスデータ３３を出力すると、コードメモリ１１
から繰返し数を示す遅延データ５５が遅延カウンタ４４
に出力される。遅延カウンタ４４は遅延データ５５と８
クロック単位の計数データとを比較し、遅延データ５５
が示す繰返し数とその計数データとが一致するまで遅延
パルスを連続的に出力する。

【００５４】遅延データ５５が示す繰返し数と８クロッ
ク単位の計数データとが一致すると、図３（ｄ）に示す
ように、遅延パルス５１の出力は停止される。遅延パル
ス５１の出力の停止に伴い水平位置カウンタ４１のカウ
ント動作は再開され、８クロック経過後に読出しアドレ
ス３３が（ｎ＋２）に更新される。

【００５５】次いで、コードメモリ１１がアドレス（ｎ
＋２）に対応する通常の文字コード５３を出力すると、
図３（ｄ）に示すように、カウントイネーブル信号の出
力は停止される。

【００５６】よって、コードメモリ１１の容量を大きく
することなく透明スペースの繰返しを行うことができ、
水平方向に表示領域を拡大することができる。例えば、
アスペクト比３：４の映像が映し出されているアスペク
ト比９：１６の画面の左右部分に形成されたブランキン
グ領域に時刻およびチャンネル表示を行うとき、図４
（ａ）に示すように、繰返し表示される透明スペースの
数を設定することによって、コードメモリの容量は大き
くならず、テレビジョン受像機画面には、図４（ｂ）に
示すように、水平方向に拡大された表示が行われる。

【００５７】なお、本実施例では、繰返し制御コードに
基づく透明スペースの繰返し数が１文字幅（８クロック
単位）毎に行われているが、任意のクロック単位に設定
する方法を用いることもできる。この方法では、遅延カ
ウンタで任意のクロック単位の１単位を計数した後に遅
延パルスを出力し、任意のクロック単位で計数データと
繰返し数との比較を行う。

【００５８】また、本実施例では、透明スペースの繰返
し数を規定することによってコードメモリの大容量化を
阻止しているが、透明スペースのキャラクタと異なる他
のキャラクタ（例えば、文字、図形など）の繰返し数を
設定することによってコードメモリの大容量化を阻止す
ることができる。例えば、コードメモリに繰返し制御コ
ードおよび繰返し数を任意のアドレスに格納し、かつそ
れに続くアドレスに繰返し表示を希望する文字コードを
格納することによって、メモリの大容量化を招くことな
く希望の文字を繰返し表示することができる。

【００５９】この方法による読出しアドレスおよびコー
ドメモリへのアクセスのタイミングについて図を参照し
ながら説明する。図５は他の表示制御装置における遅延
動作の開始および終了時の動作を説明するためのタイミ
ングを示す図である。

【００６０】例えば、コードメモリのアドレスｎに繰返
し制御コードが、アドレス（ｎ＋１）に繰返し数が、ア
ドレス（ｎ＋２）に文字コードが格納されているとき、
図５（ｃ）に示すように、読出しアドレス発生回路はｎ
を示すアドレスデータが出力され、このアドレスデータ
に対応するコードメモリのアドレスに格納されている繰
返し制御コードが読み出される。読み出された繰返し制
御コードはデコード回路に与えられる。デコード回路
は、図５（ｄ）に示すように、カウントイネーブル信号
を出力する。

【００６１】カウントイネーブル信号が与えられた遅延
カウンタは、図５（ｅ）に示すように、読出しアドレス
ｎの位置から発振回路からの表示クロックを基準にカウ
ント動作を開始する。２文字幅である１６クロック単位
のカウント後、図５（ｆ）に示すように、遅延パルスが
出力される。遅延パルスが水平位置カウンタに入力され
ると、水平位置カウンタは（ｎ＋１）でカウント動作を
一時的に停止する。

【００６２】読出しアドレス発生回路が（ｎ＋１）のア
ドレスデータを出力すると、コードメモリから繰返し数
が遅延カウンタに出力される。遅延カウンタは繰返し数
と８クロック単位の計数データとを比較し、繰返し数と
その計数データとが一致するまで遅延パルスを連続的に
出力する。

【００６３】繰返し数と８クロック単位の計数データと
が一致すると、図５（ｄ）に示すように、遅延パルスの
出力は停止される。遅延パルスの出力の停止に伴い水平
位置カウンタのカウント動作は再開され、８クロック経
過後に読出しアドレスが（ｎ＋３）に更新される。

【００６４】次いで、コードメモリがアドレス（ｎ＋
３）に対応する文字コードを出力すると、図５（ｄ）に
示すように、カウントイネーブル信号の出力は停止され
る。

【００６５】よって、コードメモリの容量を大きくする
ことなく任意の文字の繰返しを行うことができ、水平方
向に表示領域を拡大することができる。例えば、音量表
示を行うとき、図６（ａ）に示すように、繰返し表示さ
れるキャラクタを細長い棒グラフと透明スペースとする
ことによって、コードメモリの容量は大きくならず、テ
レビジョン受像機画面には、図６（ｂ）に示すように、
水平方向に拡大された表示が行われる。

【００６６】

【発明の効果】以上に説明したように、本発明の表示制
御装置によれば、メモリの大容量化に起因するコストの
上昇を招くことなく、水平方向に表示領域を拡大するこ
とができる。

【図面の簡単な説明】

【図１】本発明の表示制御装置の一実施例を示すブロッ
ク図である。

【図２】図１の表示制御装置の動作を説明するための各
メモリへのアクセスタイミングを示す図である。

【図３】図１の表示制御装置の遅延動作の開始および終
了時における動作を説明するためのタイミングを示す図
である。

【図４】図１の表示制御装置のコードメモリの内容とそ
れに対応する画面表示の例を示す図である。

【図５】本発明の表示制御装置の他の実施例の遅延動作
の開始および終了時における動作を説明するためのタイ
ミングを示す図である。

【図６】図５の表示制御装置のコードメモリの内容とそ
れに対応する画面表示の例を示す図である。

【図７】従来の表示制御装置を示すブロック図である。

【符号の説明】

１１…コードメモリ、１４…パターンメモリ、４１…水
平位置カウンタ、４２…読出しアドレス発生回路、４３
…デコード回路、４４…遅延カウンタ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】テレビジョン受像機などの映像装置の画面
   に文字、図形などのキャラクタを表示するための表示制
   御を行う表示制御装置であって、 前記キャラクタに対するキャラクタ情報およびこのキャ
   ラクタの繰返し表示回数を示す繰返し制御情報がコード
   情報として格納されているコードメモリと、 前記映像装置の水平走査および垂直走査に同期しながら
   前記コードメモリに対する行方向の表示読出しアドレス
   を生成する行方向読出しアドレス生成動作と前記コード
   メモリに対する列方向の表示読出しアドレスを生成する
   列方向読出しアドレス生成動作とを行う読出しアドレス
   発生手段と、 前記行方向の表示読出しアドレスおよび列方向の表示読
   出しアドレスに基づき前記コードメモリから読み出され
   たコード情報の中に、前記繰返し制御情報に対応するコ
   ード情報が含まれているか否かを検出する検出手段と、 前記検出手段が前記繰返し制御情報に対応するコード情
   報を検出すると、この検出された繰返し制御情報から得
   られるキャラクタの繰返し回数分に対応するキャラクタ
   の表示期間を示す表示期間信号を発生する表示期間信号
   発生手段と、 前記表示期間信号が示す期間中、前記読出しアドレス発
   生手段の前記列方向読出しアドレス生成動作を、前記繰
   返し制御情報が示すキャラクタに対するアドレスを保持
   させながら一時的に停止させ、前記表示期間信号が示す
   表示期間が終了すると、前記読出しアドレス発生手段の
   前記列方向読出しアドレス生成動作を再開させる遅延手
   段とを備えることを特徴とする表示制御装置。
2. 【請求項２】前記繰返し制御情報は、透明スペースのキ
   ャラクタに対する繰返し回数を示す情報であることを特
   徴とする請求項１に記載の表示制御装置。