JPH0767055B2 - 高周波半導体装置 - Google Patents
高周波半導体装置Info
- Publication number
- JPH0767055B2 JPH0767055B2 JP1314440A JP31444089A JPH0767055B2 JP H0767055 B2 JPH0767055 B2 JP H0767055B2 JP 1314440 A JP1314440 A JP 1314440A JP 31444089 A JP31444089 A JP 31444089A JP H0767055 B2 JPH0767055 B2 JP H0767055B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- bridge
- insulating substrate
- dissipation plate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/601—Capacitive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/924—Active solid-state devices, e.g. transistors, solid-state diodes with passive device, e.g. capacitor, or battery, as integral part of housing or housing element, e.g. cap
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Microwave Amplifiers (AREA)
- Amplifiers (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ この発明は、高周波半導体装置、特に、無線装置等の電
力増幅部において高周波トランジスタを用いる厚膜混成
集積回路に関するものである。
力増幅部において高周波トランジスタを用いる厚膜混成
集積回路に関するものである。
［従来の技術］ 近年、無線通信装置の電力増幅部をバイブリッド型の集
積回路装置として、モジュール化したものが多く提案さ
れ、集積回路装置をより小型化する傾向にある。以下、
この種の半導体装置について図面を参照して説明する。
積回路装置として、モジュール化したものが多く提案さ
れ、集積回路装置をより小型化する傾向にある。以下、
この種の半導体装置について図面を参照して説明する。
第3A図は従来の高周波半導体装置例えば厚膜混成集積回
路の半導体素子部の構成を概略的に示す平面図であり、
第3B図は第3A図のＢ−Ｂ線に沿った断面図、第3C図は第
3A図のＣ−Ｃ線に沿った断面図、第3D図は第3A図のＤ−
Ｄ線に沿った断面図である。これらの図において、アル
ミナ等のセラミック材からなる絶縁基板（１）の表面に
は、メタライズされた導体膜である入力用導体膜
（２）、出力用導体膜（３）及び接地用導体膜（４）が
それぞれ形成されている。入力用導体膜（２）は、ワイ
ヤ（5a）によって入力用ボンディングパッド（６）を介
して半導体素子（７）例えばnpn型トランジスタに接続
されている。接地用導体膜（４）は、同様にワイヤ（5
b）によって接地用ボンディングパッド（８）を介して
半導体素子（７）に接続されている。
路の半導体素子部の構成を概略的に示す平面図であり、
第3B図は第3A図のＢ−Ｂ線に沿った断面図、第3C図は第
3A図のＣ−Ｃ線に沿った断面図、第3D図は第3A図のＤ−
Ｄ線に沿った断面図である。これらの図において、アル
ミナ等のセラミック材からなる絶縁基板（１）の表面に
は、メタライズされた導体膜である入力用導体膜
（２）、出力用導体膜（３）及び接地用導体膜（４）が
それぞれ形成されている。入力用導体膜（２）は、ワイ
ヤ（5a）によって入力用ボンディングパッド（６）を介
して半導体素子（７）例えばnpn型トランジスタに接続
されている。接地用導体膜（４）は、同様にワイヤ（5
b）によって接地用ボンディングパッド（８）を介して
半導体素子（７）に接続されている。
半導体素子（７）は、高周波領域での大電力増幅に使用
するため、発熱量が大きい。従って、半導体素子（７）
の放熱を良くするために、出力用導体膜（３）上に放熱
プレート（９）が設けられている。この放熱プレート
（９）上に、半導体素子（７）がろう材等により固着さ
れている。接地用導体膜（４）上にはMOS（金属酸化物
半導体）容量素子（10）が設けられており、これは、一
般に高周波トランジスタの入出力インピーダンスが極め
て低いために用いられている素子である。このMOS容量
素子（10）上には、MOS容量素子（10）用のパッド（11
a）及び底面が接地されたパッド（11b）が設けられてい
る。
するため、発熱量が大きい。従って、半導体素子（７）
の放熱を良くするために、出力用導体膜（３）上に放熱
プレート（９）が設けられている。この放熱プレート
（９）上に、半導体素子（７）がろう材等により固着さ
れている。接地用導体膜（４）上にはMOS（金属酸化物
半導体）容量素子（10）が設けられており、これは、一
般に高周波トランジスタの入出力インピーダンスが極め
て低いために用いられている素子である。このMOS容量
素子（10）上には、MOS容量素子（10）用のパッド（11
a）及び底面が接地されたパッド（11b）が設けられてい
る。
接地用ボンディングパッド（８）とパッド（11b）とは
ワイヤ（5b）により接続されているが、高周波領域での
動作では、ワイヤ（5a），（5b）が長くなると、リアク
タンス成分の影響で高い性能が得られなくなる。そこ
で、リアクタンス低減のために接地用ボンディングパッ
ド（８）とパッド（11b）間を並列に接続するために接
地用導体ブリッジ（12）が設けられ、接地用ボンディン
グパッド（８）と接地用導体ブリッジ（12）とが接続さ
れている。また、半導体素子（７）の放熱効果を改善す
る放熱板（13）例えば銅板が絶縁基板（１）の裏面に設
けられている。
ワイヤ（5b）により接続されているが、高周波領域での
動作では、ワイヤ（5a），（5b）が長くなると、リアク
タンス成分の影響で高い性能が得られなくなる。そこ
で、リアクタンス低減のために接地用ボンディングパッ
ド（８）とパッド（11b）間を並列に接続するために接
地用導体ブリッジ（12）が設けられ、接地用ボンディン
グパッド（８）と接地用導体ブリッジ（12）とが接続さ
れている。また、半導体素子（７）の放熱効果を改善す
る放熱板（13）例えば銅板が絶縁基板（１）の裏面に設
けられている。
従来の高周波半導体装置は上述したように構成され、ワ
イヤ（5a），（5b）の長さを短くして高周波特性を向上
させようとしているため、半導体素子（７）は放熱プレ
ート（９）の端部にダイボンド等により固着されるよう
な構成となっている。ここで、熱は約45度の広がり角度
をもって伝わることが知られており、放熱プレート
（９）の片側のみにしか熱は伝導しない。このため、半
導体素子（７）及び放熱板（13）の熱抵抗を小さくする
ためには、放熱プレート（９）と絶縁基板（１）との接
触面積を大きくする必要がある。しかし、放熱プレート
（９）を大きくすると、絶縁基板（１）の小型化が困難
になる。また、ワイヤ（5a），（5b）のボンディングパ
ッドは、接着強度の点から同一平面上にある方が望まし
い。
イヤ（5a），（5b）の長さを短くして高周波特性を向上
させようとしているため、半導体素子（７）は放熱プレ
ート（９）の端部にダイボンド等により固着されるよう
な構成となっている。ここで、熱は約45度の広がり角度
をもって伝わることが知られており、放熱プレート
（９）の片側のみにしか熱は伝導しない。このため、半
導体素子（７）及び放熱板（13）の熱抵抗を小さくする
ためには、放熱プレート（９）と絶縁基板（１）との接
触面積を大きくする必要がある。しかし、放熱プレート
（９）を大きくすると、絶縁基板（１）の小型化が困難
になる。また、ワイヤ（5a），（5b）のボンディングパ
ッドは、接着強度の点から同一平面上にある方が望まし
い。
［発明が解決しようとする課題］ 上述したような高周波半導体装置では、MOS容量素子（1
0）があるために半導体素子（７）と絶縁基板（１）と
の接触面積が大きくすることができないので、半導体素
子（７）及び放熱板（13）の熱抵抗を小さくすることが
できず絶縁基板（１）を小型化することができないとい
う問題点があった。さらに、MOS容量素子（10）上のパ
ッド（11a），（11b）のボンディングパッド、半導体素
子（７）のボンディングパッド（６），（８）、及び接
地用導体ブリッジ（12）のボンディングパッド（12a）
の高さがそれぞれ異なっているため、接着されたワイヤ
ボンディングの信頼性に欠けるという問題点があった。
0）があるために半導体素子（７）と絶縁基板（１）と
の接触面積が大きくすることができないので、半導体素
子（７）及び放熱板（13）の熱抵抗を小さくすることが
できず絶縁基板（１）を小型化することができないとい
う問題点があった。さらに、MOS容量素子（10）上のパ
ッド（11a），（11b）のボンディングパッド、半導体素
子（７）のボンディングパッド（６），（８）、及び接
地用導体ブリッジ（12）のボンディングパッド（12a）
の高さがそれぞれ異なっているため、接着されたワイヤ
ボンディングの信頼性に欠けるという問題点があった。
この発明は、このような問題点を解決するためになされ
たもので、ワイヤを長くすることなく半導体素子及び放
熱板の熱抵抗を小さくすることができる高周波半導体装
置を得ることを目的とする。
たもので、ワイヤを長くすることなく半導体素子及び放
熱板の熱抵抗を小さくすることができる高周波半導体装
置を得ることを目的とする。
［課題を解決するための手段］ この発明に係る高周波半導体装置は、放熱プレートの厚
さを薄くしてその一部に設けられた凸部上に半導体素子
を配置すると共に、MOS容量素子を上部に配置した接地
用導体ブリッジを備えたものである。
さを薄くしてその一部に設けられた凸部上に半導体素子
を配置すると共に、MOS容量素子を上部に配置した接地
用導体ブリッジを備えたものである。
［作 用］ この発明においては、放熱プレートを接地用導体ブリッ
ジの下部まで延ばすことができるので、半導体素子及び
放熱プレートの熱抵抗を小さくすることができ、絶縁基
板を小型化することができる。
ジの下部まで延ばすことができるので、半導体素子及び
放熱プレートの熱抵抗を小さくすることができ、絶縁基
板を小型化することができる。
［実施例］ 第1A図はこの発明の一実施例による高周波半導体装置例
えば厚膜混成集積回路の半導体素子部の構成を概略的に
示す平面図であり、第1B図は第1A図のＢ−Ｂ線に沿った
断面図、第1C図は第1A図のＣ−Ｃ線に沿った断面図であ
る。これらの図において、（１）〜（13）は上述した従
来の高周波半導体装置におけるものと全く同一である。
但し、接地用導体ブリッジ（12）は第１の接地用導体ブ
リッジ（12）とする。
えば厚膜混成集積回路の半導体素子部の構成を概略的に
示す平面図であり、第1B図は第1A図のＢ−Ｂ線に沿った
断面図、第1C図は第1A図のＣ−Ｃ線に沿った断面図であ
る。これらの図において、（１）〜（13）は上述した従
来の高周波半導体装置におけるものと全く同一である。
但し、接地用導体ブリッジ（12）は第１の接地用導体ブ
リッジ（12）とする。
放熱プレート（9A）は、従来のものよりも薄く、その一
部例えば中央部に凸部（9B）が設けられている。この凸
部（9B）上に半導体素子（７）がろう付等により固着さ
れている。この放熱プレート（9A）の上部を囲んで接地
用導体膜（４）上に第２の接地用導体ブリッジ（14）が
設けられており、この第２の接地用導体ブリッジ（14）
上にMOS容量素子（10）がろう付等により固着されてい
る。
部例えば中央部に凸部（9B）が設けられている。この凸
部（9B）上に半導体素子（７）がろう付等により固着さ
れている。この放熱プレート（9A）の上部を囲んで接地
用導体膜（４）上に第２の接地用導体ブリッジ（14）が
設けられており、この第２の接地用導体ブリッジ（14）
上にMOS容量素子（10）がろう付等により固着されてい
る。
上記のように構成された高周波半導体装置では、第２の
接地用導体ブリッジ（14）の下部まで放熱プレート（9
A）を広げて設置することができる。従って、半導体素
子（７）部分の面積を広げることなく、熱抵抗を改善す
ることができる。なお、凸部（9B）の形状は、放熱を考
慮して45度以上の角度を持った裾広がりな形状とするの
が望ましい。また、凸部（9B）の高さを調節することに
よって、半導体素子（７）のボンディングパッド
（６），（８）と、第１の接地用導体ブリッジ（12）の
ボンディングパッド（12a）及びボンディングパッド（1
1c），（11d）のいずれか一方との高さを等しくするこ
とができる。これにより、同一水平面上でワイヤボンデ
ィングを行うことが可能となるので、ワイヤの断線不良
等を抑止することができ、信頼性の高いワイヤボンディ
ングが可能となる。
接地用導体ブリッジ（14）の下部まで放熱プレート（9
A）を広げて設置することができる。従って、半導体素
子（７）部分の面積を広げることなく、熱抵抗を改善す
ることができる。なお、凸部（9B）の形状は、放熱を考
慮して45度以上の角度を持った裾広がりな形状とするの
が望ましい。また、凸部（9B）の高さを調節することに
よって、半導体素子（７）のボンディングパッド
（６），（８）と、第１の接地用導体ブリッジ（12）の
ボンディングパッド（12a）及びボンディングパッド（1
1c），（11d）のいずれか一方との高さを等しくするこ
とができる。これにより、同一水平面上でワイヤボンデ
ィングを行うことが可能となるので、ワイヤの断線不良
等を抑止することができ、信頼性の高いワイヤボンディ
ングが可能となる。
なお、上述した実施例では、第１の接地用導体ブリッジ
（12）と第２の接地用導体ブリッジ（14）とは、別々に
接地用導体膜（４）に載置されているが、第２図に示す
ように、例えばこれらの側部をつなぐことにより一体化
して一体化ブリッジ（15）としてもよく、上記と同様の
効果を奏する。この場合、第１の接地用導体ブリッジ
（12）と第２の接地用導体ブリッジ（14）とを別々に接
地用導体膜（４）上に設ける必要はなく、一度で一体化
ブリッジ（15）を設けることができるので、製造工程を
簡略化することができる。
（12）と第２の接地用導体ブリッジ（14）とは、別々に
接地用導体膜（４）に載置されているが、第２図に示す
ように、例えばこれらの側部をつなぐことにより一体化
して一体化ブリッジ（15）としてもよく、上記と同様の
効果を奏する。この場合、第１の接地用導体ブリッジ
（12）と第２の接地用導体ブリッジ（14）とを別々に接
地用導体膜（４）上に設ける必要はなく、一度で一体化
ブリッジ（15）を設けることができるので、製造工程を
簡略化することができる。
［発明の効果］ この発明は、絶縁基板と、この絶縁基板の一方の面に形
成された入力用導体膜と、上記絶縁基板の一方の面に形
成された出力用導体膜と、上記絶縁基板の一方の面に形
成された少なくとも２つの接地用導体膜と、上記少なく
とも２つの接地用導体膜間に設けられた接地用導体ブリ
ッジと、このブリッジ上に配置された容量素子と、厚さ
を薄くされた端部が上記ブリッジ下部に延在し、上記出
力用導体膜上に設けられた放熱プレートと、この放熱プ
レートの凸部上に配置された半導体素子とを備えたの
で、半導体素子及び放熱プレートの熱抵抗を小さくする
ことができるので、絶縁基板を小型化することができ、
また、同一水平面上でワイヤボンディングを行うことに
より、ワイヤの断線不良等を抑止することができ、信頼
性の高いワイヤボンディングが可能となるという効果を
奏する。
成された入力用導体膜と、上記絶縁基板の一方の面に形
成された出力用導体膜と、上記絶縁基板の一方の面に形
成された少なくとも２つの接地用導体膜と、上記少なく
とも２つの接地用導体膜間に設けられた接地用導体ブリ
ッジと、このブリッジ上に配置された容量素子と、厚さ
を薄くされた端部が上記ブリッジ下部に延在し、上記出
力用導体膜上に設けられた放熱プレートと、この放熱プ
レートの凸部上に配置された半導体素子とを備えたの
で、半導体素子及び放熱プレートの熱抵抗を小さくする
ことができるので、絶縁基板を小型化することができ、
また、同一水平面上でワイヤボンディングを行うことに
より、ワイヤの断線不良等を抑止することができ、信頼
性の高いワイヤボンディングが可能となるという効果を
奏する。
第1A図はこの発明の一実施例による高周波半導体装置の
構成を概略的に示す平面図、第1B図は第1A図のＢ−Ｂ線
に沿った断面図、第1C図は第1A図のＣ−Ｃ線に沿った断
面図、第２図はこの発明の他の実施例による高周波半導
体装置の構成を概略的に示す平面図、第3A図は従来の高
周波半導体装置の構成を概略的に示す平面図、第3B図は
第3A図のＢ−Ｂ線に沿った断面図、第3C図は第3A図のＣ
−Ｃ線に沿った断面図、第3D図は第3A図のＤ−Ｄ線に沿
った断面図である。 図において、（１）は絶縁基板、（２）は入力用導体
膜、（３）は出力用導体膜、（４）は接地用導体膜、
（5a）、（5b）はワイヤ、（６）は入力用ボンディング
パッド、（７）は半導体素子、（８）は接地用ボンディ
ングパッド、（9A）は放熱プレート、（9B）は凸部、
（10）はMOS容量素子、（11a），（11b）はパッド、（1
1c），（11d）はボンディングパッド、（12）は第１の
接地用導体ブリッジ、（13）は放熱板、（14）は第２の
接地用導体ブリッジ、（15）は一体化ブリッジである。 なお、各図中、同一符号は同一または相当部分を示す。
構成を概略的に示す平面図、第1B図は第1A図のＢ−Ｂ線
に沿った断面図、第1C図は第1A図のＣ−Ｃ線に沿った断
面図、第２図はこの発明の他の実施例による高周波半導
体装置の構成を概略的に示す平面図、第3A図は従来の高
周波半導体装置の構成を概略的に示す平面図、第3B図は
第3A図のＢ−Ｂ線に沿った断面図、第3C図は第3A図のＣ
−Ｃ線に沿った断面図、第3D図は第3A図のＤ−Ｄ線に沿
った断面図である。 図において、（１）は絶縁基板、（２）は入力用導体
膜、（３）は出力用導体膜、（４）は接地用導体膜、
（5a）、（5b）はワイヤ、（６）は入力用ボンディング
パッド、（７）は半導体素子、（８）は接地用ボンディ
ングパッド、（9A）は放熱プレート、（9B）は凸部、
（10）はMOS容量素子、（11a），（11b）はパッド、（1
1c），（11d）はボンディングパッド、（12）は第１の
接地用導体ブリッジ、（13）は放熱板、（14）は第２の
接地用導体ブリッジ、（15）は一体化ブリッジである。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】絶縁基板と、この絶縁基板の一方の面に形
成された入力用導体膜と、上記絶縁基板の一方の面に形
成された出力用導体膜と、上記絶縁基板の一方の面に形
成された少なくとも２つの接地用導体膜と、上記少なく
とも２つの接地用導体膜間に設けられた接地用導体ブリ
ッジと、このブリッジ上に配置された容量素子と、厚さ
を薄くされた端部が上記ブリッジ下部に延在し、上記出
力用導体膜上に設けられた放熱プレートと、この放熱プ
レートの凸部上に配置された半導体素子とを備えたこと
を特徴とする高周波半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314440A JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
| GB9009041A GB2238908B (en) | 1989-12-05 | 1990-04-23 | High-frequency semiconductor device |
| US07/643,099 US5161000A (en) | 1989-12-05 | 1991-01-22 | High-frequency thick-film semiconductor circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1314440A JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175805A JPH03175805A (ja) | 1991-07-30 |
| JPH0767055B2 true JPH0767055B2 (ja) | 1995-07-19 |
Family
ID=18053383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1314440A Expired - Lifetime JPH0767055B2 (ja) | 1989-12-05 | 1989-12-05 | 高周波半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5161000A (ja) |
| JP (1) | JPH0767055B2 (ja) |
| GB (1) | GB2238908B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2292003A (en) * | 1994-07-29 | 1996-02-07 | Ibm Uk | Direct chip attach |
| US5939739A (en) * | 1996-05-31 | 1999-08-17 | The Whitaker Corporation | Separation of thermal and electrical paths in flip chip ballasted power heterojunction bipolar transistors |
| WO1998020553A1 (en) * | 1996-11-05 | 1998-05-14 | Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
| US5841184A (en) * | 1997-09-19 | 1998-11-24 | The Whitaker Corporation | Integrated emitter drain bypass capacitor for microwave/RF power device applications |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3387190A (en) * | 1965-08-19 | 1968-06-04 | Itt | High frequency power transistor having electrodes forming transmission lines |
| GB1396680A (en) * | 1972-11-30 | 1975-06-04 | Power Hybrids Inc | Hermetically sealed semi-conductor device |
| US4161740A (en) * | 1977-11-07 | 1979-07-17 | Microwave Semiconductor Corp. | High frequency power transistor having reduced interconnection inductance and thermal resistance |
| US4400711A (en) * | 1981-03-31 | 1983-08-23 | Rca Corporation | Integrated circuit protection device |
-
1989
- 1989-12-05 JP JP1314440A patent/JPH0767055B2/ja not_active Expired - Lifetime
-
1990
- 1990-04-23 GB GB9009041A patent/GB2238908B/en not_active Expired - Fee Related
-
1991
- 1991-01-22 US US07/643,099 patent/US5161000A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| GB9009041D0 (en) | 1990-06-20 |
| JPH03175805A (ja) | 1991-07-30 |
| GB2238908B (en) | 1993-09-22 |
| US5161000A (en) | 1992-11-03 |
| GB2238908A (en) | 1991-06-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3674780B2 (ja) | 高周波半導体装置 | |
| JP2938344B2 (ja) | 半導体装置 | |
| JPS5931042A (ja) | 高周波高出力半導体装置 | |
| JP2000504490A (ja) | 絶縁基板上に高周波バイポーラトランジスタを備える半導体装置 | |
| JPH0767055B2 (ja) | 高周波半導体装置 | |
| JPH07142283A (ja) | コンデンサ及びこれを用いた実装構造 | |
| JPH0563454A (ja) | 半導体装置 | |
| CN1007477B (zh) | 具有倾斜外围电路的集成电路器件 | |
| JP2942363B2 (ja) | 半導体集積回路装置 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| CN111900144B (zh) | 高速互连的接地参考形状 | |
| JPH0936617A (ja) | 高周波モジュール | |
| JP2520511B2 (ja) | 高周波半導体装置 | |
| JP3436595B2 (ja) | 半導体装置 | |
| JPH09298218A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2007324499A (ja) | 高周波用半導体装置 | |
| JPH06260857A (ja) | 半導体装置 | |
| JPH07321150A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH0376237A (ja) | 高周波半導体装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH08264592A (ja) | フィルタ及び、又は共振子のための構造体 | |
| JPH08288340A (ja) | 高密度半導体装置および該装置用集積回路チップ | |
| JP2795245B2 (ja) | 樹脂封止型半導体装置 | |
| JP2846987B2 (ja) | 高周波用半導体装置 |