JPH0767126A - 非標準信号検出回路 - Google Patents

非標準信号検出回路

Info

Publication number
JPH0767126A
JPH0767126A JP5207796A JP20779693A JPH0767126A JP H0767126 A JPH0767126 A JP H0767126A JP 5207796 A JP5207796 A JP 5207796A JP 20779693 A JP20779693 A JP 20779693A JP H0767126 A JPH0767126 A JP H0767126A
Authority
JP
Japan
Prior art keywords
signal
circuit
color
phase
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5207796A
Other languages
English (en)
Inventor
Tomonori Ohashi
知典 大橋
Masumi Oi
真澄 大井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP5207796A priority Critical patent/JPH0767126A/ja
Publication of JPH0767126A publication Critical patent/JPH0767126A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Processing Of Color Television Signals (AREA)

Abstract

(57)【要約】 【目的】 ＮＴＳＣテレビジョン方式に準拠していない
非標準信号を、正確で誤動作無く検出することができる
非標準信号検出回路を得る。 【構成】 カラーバースト信号に位相同期したカラーサ
ブキャリア信号を発生させるＰＬＬ回路３と、このＰＬ
Ｌ回路３の出力から４ｎ逓倍のクロックを発生させる逓
倍器４と、上記ＰＬＬ回路３からのカラーサブキャリア
信号と逓倍器４からのクロックと映像信号からの分離さ
れた同期信号を入力して１フレームで１周期分のカラー
サブキャリア信号を記憶してフレーム間で同位相か否か
を位相検出回路５で検出するようにした。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はカラ−テレビジョン受像
機やＶＣＲ等のＮＴＳＣ方式映像信号を扱ってフレーム
間で信号処理を行う回路に関する。
【０００２】
【従来の技術】ＮＴＳＣ方式映像信号は式（１）のよう
に搬送色信号の位相がフレーム間で逆相の関係にあるの
で、 ｆｓｃ＝４５５×５２５×ｆＦ／２ ・・・（１） ｆＦ：フレーム周波数、ｆｓｃ：カラーサブキャリア周
波数 ３次元ＹＣ分離回路などのフレーム間で信号処理を行う
回路ではフレーム間で加算減算（３次元処理）を行えば
輝度信号と色信号とに精度良く分離できる。
【０００３】しかし、扱う信号はＮＴＳＣ方式に準拠し
たものに限られ、それ以外の信号の場合は逆に悪くなる
ので、この場合は２次元処理（走査線間処理）に切り換
えられる。特にレーザーディスク（ＣＡＶ方式）の特殊
再生は１フレームを単位として構成されているのでフレ
ーム間で搬送色信号の位相が同相となっている。従っ
て、扱う信号がＮＴＳＣ方式に準拠しているか否かを自
動検出する回路が必要であり、この回路は非標準信号検
出回路と呼ばれている。
【０００４】従来のレーザーディスク（ＣＡＶ方式）特
殊再生時の非標準信号検出方式は、カラーサブキャリア
信号の位相がフレーム間で同相となっているためフレー
ムの切り替わり部分でカラーサブキャリア信号の位相が
１８０度変化することをＡＰＣ検波電圧の乱れとして検
出していた（『標準、非標準信号対応の最適化を図った
高画質ディジタルテレビ受像機』；テレビジョン学会技
術報告ＶＯＬ．１２，ＮＯ５１、ｐ１３〜ｐ１８、１９
８８年１１月）。
【０００５】また、映像信号の垂直同期部分のフレーム
差分信号を積分し、その値が基準値より大きいことで検
出する方式もあった（『ＩＤＴＶ・ＥＤＴＶ信号処理回
路の一構成例』；テレビジョン学会技術報告ＶＯＬ．１
２，ＮＯ５１、ｐ２５〜ｐ３０、１９８８年１１月）。
【０００６】
【発明が解決しようとする課題】上記処理方式のうち位
相の変化をＡＰＣ検波電圧の乱れとして検出する方式
は、ＡＰＣ検波電圧出力をある一定電圧値と較べる必要
があり、検波電圧出力がノイズの混入により正確でなく
なり、アナログの比較電圧値の設定が難しく正確な検出
ができないなどの問題点がある。
【０００７】また、映像信号の垂直同期部分のフレーム
差分信号を積分し基準値と比較する方式は、１フレーム
期間に１度だけ生じるジッタを垂直同期部分で積分して
求め基準値と比較するものであり、映像信号にサグがあ
る場合は大きなフレーム差分が生じて誤動作の原因とな
る。また上記方式と同様に比較値の設定が難しく正確な
検出ができないなどの問題点がある。
【０００８】本発明は上記のような問題点を解消するた
めになされたものであり、ＮＴＳＣテレビジョン方式に
準拠していない非標準記号を、正確で誤動作なく検出で
きる非標準信号検出回路を得ることを目的とする。
【０００９】
【課題を解決するための手段】請求項１の発明に係る非
標準信号検出回路は、カラーバースト信号に位相同期し
たカラーサブキャリア信号を発生させるＰＬＬ回路と、
ＰＬＬ回路出力から４ｎ逓倍のクロックを発生させる逓
倍器と、上記ＰＬＬ回路からのカラーサブキャリア信号
と逓倍器からのクロックと映像信号から分離された同期
信号を入力して１フレームで１周期分のカラーサブキャ
リア信号を記憶してフレーム間で同位相か否かを検出す
る位相検出回路とを備えたものである。
【００１０】請求項２の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬ
Ｌ回路からのカラーサブキャリア信号と逓倍器からのク
ロックと映像信号から分離された同期信号を入力して１
フレームで１周期分のカラーサブキャリア信号を記憶し
てフレーム間で同位相か否かを検出する位相検出回路
と、位相検出回路出力を数フレームにわたってカウント
する計数回路とを備えたものである。
【００１１】請求項３の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬ
Ｌ回路からのカラーサブキャリア信号と逓倍器からのク
ロックと映像信号から分離された同期信号を入力して１
フレームで１周期分のカラーサブキャリア信号を記憶し
てフレーム間で同位相か否かを検出する位相検出回路
と、位相検出回路出力の数フレーム分で多数決判定を行
う多数決判定回路とを備えたものである。
【００１２】請求項４の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬ
Ｌ回路からのカラーサブキャリア信号と逓倍器からのク
ロックと映像信号から分離された同期信号を入力して１
フレームで同一走査線上に無い複数周期分のカラーサブ
キャリア信号を記憶してフレーム間で同位相か否かを検
出する位相検出回路とを備えたものである。
【００１３】請求項５の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬ
Ｌ回路からのカラーサブキャリア信号と逓倍器からのク
ロックと映像信号から分離された同期信号を入力して１
フレームで同一走査線上に無い複数周期分のカラーサブ
キャリア信号を記憶してフレーム間で同位相か否かを検
出する位相検出回路と、位相検出回路出力を数フレーム
にわたってカウントする計数回路とを備えたものであ
る。
【００１４】請求項６の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬ
Ｌ回路からのカラーサブキャリア信号と逓倍器からのク
ロックと映像信号から分離された同期信号を入力して１
フレームで同一走査線上に無い複数周期分のカラーサブ
キャリア信号を記憶してフレーム間で同位相か否かを検
出する位相検出回路と、位相差検出回路出力の数フレー
ム分で多数決判定を行う多数決判定回路とを備えたもの
である。
【００１５】請求項７の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記入力
信号を増幅するリミッタ回路と、リミッタ回路からのカ
ラーバースト信号信号と逓倍器からのクロックと映像信
号から分離された同期信号を入力して１フレームで１周
期分のカラーバースト信号を記憶してフレーム間で同位
相か否かを検出する位相検出回路とを備えたものであ
る。
【００１６】請求項８の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記入力
信号を増幅するリミッタ回路と、リミッタ回路からのカ
ラーバースト信号信号と逓倍器からのクロックと映像信
号から分離された同期信号を入力して１フレームで１周
期分のカラーバースト信号を記憶してフレーム間で同位
相か否かを検出する位相検出回路と、位相検出回路出力
を数フレームにわたってカウントする計数回路とを備え
たものである。
【００１７】請求項９の発明に係る非標準信号検出回路
は、カラーバースト信号に位相同期したカラーサブキャ
リア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力か
ら４ｎ逓倍のクロックを発生させる逓倍器と、上記入力
信号を増幅するリミッタ回路と、リミッタ回路からのカ
ラーバースト信号と逓倍器からのクロックと映像信号か
ら分離された同期信号を入力して１フレームで１周期分
のカラーバースト信号を記憶してフレーム間で同位相か
否かを検出する位相検出回路と、位相検出回路出力の数
フレーム分で多数決判定を行う多数決判定回路とを備え
たものである。
【００１８】請求項１０の発明に係る非標準信号検出回
路は、カラーバースト信号に位相同期したカラーサブキ
ャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力
から４ｎ逓倍のクロックを発生させる逓倍器と、上記入
力信号を増幅するリミッタ回路と、リミッタ回路からの
カラーバースト信号と逓倍器からのクロックと映像信号
から分離された同期信号を入力して１フレームで同一走
査線上に無い複数周期分のカラーバースト信号を記憶し
てフレーム間で同位相か否かを検出する位相検出回路と
を備えたものである。
【００１９】請求項１１の発明に係る非標準信号検出回
路は、カラーバースト信号に位相同期したカラーサブキ
ャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力
から４ｎ逓倍のクロックを発生させる逓倍器と、上記入
力信号を増幅するリミッタ回路と、リミッタ回路からの
カラーバースト信号と逓倍器からのクロックと映像信号
から分離された同期信号を入力して１フレームで同一走
査線上に無い複数周期分のカラーバースト信号を記憶し
てフレーム間で同位相か否かを検出する位相検出回路
と、位相検出回路出力を数フレームにわたってカウント
する計数回路とを備えたものである。
【００２０】請求項１２の発明に係る非標準信号検出回
路は、カラーバースト信号に位相同期したカラーサブキ
ャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力
から４ｎ逓倍のクロックを発生させる逓倍器と、上記入
力信号を増幅するリミッタ回路と、リミッタ回路からの
カラーバースト信号と逓倍器からのクロックと映像信号
から分離された同期信号を入力して１フレームで同一走
査線上に無い複数周期分のカラーバースト信号を記憶し
てフレーム間で同位相か否かを検出する位相検出回路
と、位相検出回路出力の数フレーム分で多数決判定を行
う多数決判定回路とを備えたものである。
【００２１】
【作用】請求項１の発明による非標準信号検出回路は、
搬送色信号のカラーバースト信号に位相同期したカラー
サブキャリア信号を発生させ、さらにカラーサブキャリ
ア信号から４ｎ逓倍のクロックを発生させ、位相検出回
路で４ｎ逓倍クロックと同期信号を用いて１フレームで
１周期分のカラーサブキャリア信号を記憶してフレーム
間で同位相か否かを検出する。
【００２２】請求項２の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させ、位相検
出回路で４ｎ逓倍クロックと同期信号を用いて１フレー
ムで１周期分のカラーサブキャリア信号を記憶してフレ
ーム間で同位相か否かを検出する。さらに位相検出回路
出力を計数回路にて数フレームにわたってカウントす
る。
【００２３】請求項３の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させ、位相検
出回路で４ｎ逓倍クロックと同期信号を用いて１フレー
ムで１周期分のカラーサブキャリア信号を記憶してフレ
ーム間で同位相か否かを検出する。さらに位相検出回路
出力に対して数フレーム分で多数決判定を行い平滑化さ
せる。
【００２４】請求項４の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させ、位相検
出回路で４ｎ逓倍クロックと同期信号を用いて１フレー
ムで同一走査線上に無い複数周期分のカラーサブキャリ
ア信号を記憶してフレーム間で同位相か否かを検出す
る。
【００２５】請求項５の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させ、位相検
出回路で４ｎ逓倍クロックと同期信号を用いて１フレー
ムで同一走査線上に無い複数周期分のカラーサブキャリ
ア信号を記憶してフレーム間で同位相か否かを検出す
る。さらに位相検出回路出力を計数回路にて数フレーム
にわたってカウントする。
【００２６】請求項６の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させ、位相検
出回路で４ｎ逓倍クロックと同期信号を用いて１フレー
ムで同一走査線上に無い複数周期分のカラーサブキャリ
ア信号を記憶してフレーム間で同位相か否かを検出す
る。さらに位相検出回路出力に対して数フレーム分で多
数決判定を行い平滑化させる。
【００２７】請求項７の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させる。同時
に搬送色信号はリミッタ回路で増幅および振幅制限され
る。リミッタ回路出力搬送色信号のカラーバースト信号
部分は、位相検出回路で４ｎ逓倍クロックと同期信号を
用いて１フレームで１周期分記憶されフレーム間で同位
相か否かを検出する。
【００２８】請求項８の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させる。同時
に搬送色信号はリミッタ回路で増幅および振幅制限され
る。リミッタ回路出力搬送色信号のカラーバースト信号
部分は、位相検出回路で４ｎ逓倍クロックと同期信号を
用いて１フレームで１周期分記憶されフレーム間で同位
相か否かを検出する。さらに位相検出回路出力を計数回
路にて数フレームにわたってカウントする。
【００２９】請求項９の発明による非標準信号検出回路
は、搬送色信号のカラーバースト信号に位相同期したカ
ラーサブキャリア信号を発生させ、さらにカラーサブキ
ャリア信号から４ｎ逓倍のクロックを発生させる。同時
に搬送色信号はリミッタ回路で増幅および振幅制限され
る。リミッタ回路出力搬送色信号のカラーバースト信号
部分は、位相検出回路で４ｎ逓倍クロックと同期信号を
用いて１フレームで１周期分記憶されフレーム間で同位
相か否かを検出する。さらに位相検出回路出力に対して
数フレーム分で多数決判定を行い平滑化させる。
【００３０】請求項１０の発明による非標準信号検出回
路は、搬送色信号のカラーバースト信号に位相同期した
カラーサブキャリア信号を発生させ、さらにカラーサブ
キャリア信号から４ｎ逓倍のクロックを発生させる。同
時に搬送色信号はリミッタ回路で増幅および振幅制限さ
れる。リミッタ回路出力搬送色信号のカラーバースト信
号部分は、位相検出回路で４ｎ逓倍クロックと同期信号
を用いて１フレームで同一走査線上に無い複数周期分記
憶されフレーム間で同位相か否かを検出する。
【００３１】請求項１１の発明による非標準信号検出回
路は、搬送色信号のカラーバースト信号に位相同期した
カラーサブキャリア信号を発生させ、さらにカラーサブ
キャリア信号から４ｎ逓倍のクロックを発生させる。同
時に搬送色信号はリミッタ回路で増幅および振幅制限さ
れる。リミッタ回路出力搬送色信号のカラーバースト信
号部分は、位相検出回路で４ｎ逓倍クロックと同期信号
を用いて１フレームで同一走査線上に無い複数周期分記
憶されフレーム間で同位相か否かを検出する。さらに位
相検出回路出力を計数回路にて数フレームにわたってカ
ウントする。
【００３２】請求項１２の発明による非標準信号検出回
路は、搬送色信号のカラーバースト信号に位相同期した
カラーサブキャリア信号を発生させ、さらにカラーサブ
キャリア信号から４ｎ逓倍のクロックを発生させる。同
時に搬送色信号はリミッタ回路で増幅および振幅制限さ
れる。リミッタ回路出力搬送色信号のカラーバースト信
号部分は、位相検出回路で４ｎ逓倍クロックと同期信号
を用いて１フレームで同一走査線上に無い複数周期分記
憶されフレーム間で同位相か否かを検出する。さらに、
位相検出回路出力に対して数フレーム分で多数決判定を
行い平滑化させる。
【００３３】
【実施例】以下、請求項１の発明の一実施例を図１〜図
４を用いて詳細に説明する。図１は請求項１の発明のブ
ロック回路図である。図において、１は搬送色信号の入
力端子、２は複合同期信号（または水平と垂直同期信
号）の入力端子、３はＰＬＬ回路であり、搬送色信号の
カラーバースト信号に位相同期したカラーサブキャリア
信号を発生させる。４は４逓倍器であり、カラーサブキ
ャリア信号周波数（３．５８ＭＨｚ）の４倍の周波数
（１４．３ＭＨｚ）のクロックを発生する。５は位相検
出回路であり、１フレーム間で同位相か否かを検出す
る。６は非標準信号出力端子である。
【００３４】図２は図１における位相検出回路５の詳細
なブロック回路図である。図において、５０はカラーサ
ブキャリア入力端子、５１は同期信号入力端子、５２は
４ｆSCクロック入力端子、５３はシフトレジスタでシリ
アルで入力されるデータをパラレルに変換する。５４は
クロック発生器、５５ａと５５ｂはデータラッチでデー
タを１フレームの間記憶させる。５６ａと５６ｂと５６
ｃと５６ｄは排他的論理和ゲート、５７は４入力論理積
ゲート、５８は位相検出信号出力端子、５９はクロック
（ＣＫ２）の出力端子である。
【００３５】図３、図４は位相検出回路５の動作を説明
するための図である。図３（ａ）はカラーサブキャリア
信号、図３（ｂ）はフレームの境界部分を拡大したカラ
ーサブキャリア信号、図３（ｃ）はクロック回路出力の
クロックＣＫ１、図３（ｄ）はクロック回路出力のクロ
ックＣＫ２である。図３（ｅ）と図４（ｄ）はカラーサ
ブキャリア信号とそのサンプル点を示したもので、各々
標準信号の場合と非標準信号の場合を示す。図３（ｆ）
と図４（ｅ）はシフトレジスタ５３の出力信号で、各々
標準信号の場合と非標準信号の場合を示す。図４（ａ）
と図４（ｆ）はデータラッチ５５ａの出力で、各々標準
信号の場合と非標準信号の場合を示す。図４（ｂ）と図
４（ｇ）はデータラッチ５５ｂの出力で、各々標準信号
の場合と非標準信号の場合を示す。図４（ｃ）と図４
（ｈ）は位相検出信号の出力端子５８のデータで、各々
標準信号の場合と非標準信号の場合を示す。
【００３６】次に動作について説明する。図１におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。この信号はほぼ０から５［Ｖｏｌｔ］の電圧レベ
ルを有する。さらに、４逓倍器にて４倍の周波数（４ｆ
SC：１４．３ＭＨｚ）のクロックが得られる。上記カラ
ーサブキャリア信号（ｆSC）と４倍の周波数クロック
（４ｆSC）は位相検出回路５に入力する。位相検出回路
５では入力端子２からの同期信号とともに、入力搬送色
信号が標準か否かの検出を行い、端子６に非標準信号検
出結果が得られる。
【００３７】次に位相検出回路の動作について図２、図
３および図４で説明する。図２の入力端子５０のカラー
サブキャリア信号を図３（ａ）に示す。１フレーム毎に
位相が逆位相になっていることを左斜線と右斜線で表わ
している。この信号をフレームの境部で拡大したものが
図３（ｂ）である。式１からもわかるように、標準信号
の場合実線のようにフレームの境で連続した波となる。
この場合フレーム単位でみると、逆位相となる。一方、
非標準信号の場合はフレーム単位でみると同位相なの
で、点線のようにフレームの境で位相が１８０度シフト
する。クロック発生器５４では、同期信号を端子５１か
ら、４ｆSCのクロックを端子５２から入力し、図３
（ｃ）のような１フレームに４つのパルスを発生するＣ
Ｋ１と図３（ｄ）のような１フレームに１つのパルスを
発生するＣＫ２を出力する。なおＣＫ１とＣＫ２の位置
はフレーム内で垂直同期信号付近以外であれば何処でも
良いが、必ず周期は１フレームで発生するものである。
【００３８】入力搬送色信号が標準信号の場合はフレー
ム毎にカラーサブキャリア信号の位相が逆位相となるの
で、図３（ｅ）のようにサンプル点は“１”と“０”が
反対になる。この信号をＣＫ１で２値化して（黒点）シ
フトレジスタ５３に入力すると、その出力は図３（ｆ）
のようになる。最初のフレームで取り込まれるデータは
１／１／０／０の順で、ＣＫ１の４個目のパルスの後で
はシフトレジスタ５３のＱ４／Ｑ３／Ｑ２／Ｑ１出力に
図のような１／１／０／０のデータが得られる。次のフ
レームでは、同様にシフトレジスタ５３のＱ４／Ｑ３／
Ｑ２／Ｑ１出力に０／０／１／１のデータが得られる。
さらに次のフレームでは、シフトレジスタ５３のＱ４／
Ｑ３／Ｑ２／Ｑ１出力に１／１／０／０のデータとな
る。シフトレジスタ５３の出力をデータラッチ５５ａに
取り込み、ＣＫ２で１フレーム期間記憶する。データラ
ッチ５５ａの出力はデータラッチ５５ｂへ入力する。デ
ータラッチ５５ａと５５ｂの出力は各々図４（ａ）と図
４（ｂ）のようなデータとなる。両者の出力を排他的論
理和ゲート５６ａから５６ｄへ入力し演算すると排他的
論理和ゲート５６ａから５６ｄの出力は全て“１”とな
る。これらゲート出力を４４入力論理積ゲートに入力す
ると出力“１”が得られ、図４（ｃ）のように位相検出
信号出力に“１”が得られる。
【００３９】入力搬送色信号が非標準信号の場合はフレ
ーム毎にカラーサブキャリア信号の位相が同位相となる
ので、図４（ｄ）の黒点ようにサンプル点は“１”と
“０”が同じになる。この信号をＣＫ１で２値化して
（黒点）シフトレジスタ５３に入力すると、その出力は
図４（ｅ）のようになる。最初のフレームで取り込まれ
るデータは１／１／０／０の順で、ＣＫ１の４個目のパ
ルスの後ではシフトレジスタ５３のＱ４／Ｑ３／Ｑ２／
Ｑ１出力に図のような１／１／０／０のデータが得られ
る。次のフレームでも、同様にシフトレジスタ５３のＱ
４／Ｑ３／Ｑ２／Ｑ１出力に１／１／０／０のデータが
得られる。さらに次のフレームでも、シフトレジスタ５
３のＱ４／Ｑ３／Ｑ２／Ｑ１出力は１／１／０／０のデ
ータとなる。シフトレジスタ５３の出力をデータラッチ
５５ａに取り込み、ＣＫ２で１フレーム期間記憶する。
データラッチ５５ａの出力はデータラッチ５５ｂへ入力
する。データラッチ５５ａと５５ｂの出力は各々図４
（ｆ）と図４（ｇ）のようなデータとなる。両者の出力
を排他的論理和ゲート５６ａから５６ｄへ入力し演算す
ると排他的論理和ゲート５６ａから５６ｄの出力は全て
“０”となる。これらゲート出力を４入力論理積ゲート
５７に入力すると出力“０”が得られ、図４（ｈ）のよ
うに位相検出信号出力に“０”が得られる。
【００４０】このように標準信号の場合はカラーサブキ
ャリア信号がフレーム毎に逆位相となっているので位相
検出信号出力端子には出力“１”が得られ、非標準信号
の場合はカラーサブキャリア信号がフレーム毎に同位相
となっているので位相検出信号出力端子には出力“０”
が得られる。この出力は図２の非標準信号検出端子に得
られ、出力“０”の場合は非標準信号であると検出す
る。
【００４１】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。またｎ＝３、４・・と増え
てもサンプル数が増えるだけで構成に変わりは無い。
【００４２】以下、請求項２の発明の一実施例を図５、
図６、図７を用いて詳細に説明する。図５は請求項２の
発明の非標準信号検出回路のブロック回路図である。図
において、１から６は図１の同一番号と同じものであ
る。８は計数回路で位相検出信号出力を数フレームにわ
たって計数する。
【００４３】図６は図５の計数回路８の詳細なブロック
回路図である。図において、８０は位相検出信号を入力
する端子、８１はＣＫ２の入力端子、８２はアップ＆ダ
ウンカウンタ、８３は計数出力端子である。
【００４４】図７は図６の計数回路の動作を説明するた
めの図である。図において、（ａ）は入力端子８１のＣ
Ｋ２、（ｂ）は端子８０の位相検出信号、（ｃ）はアッ
プ＆ダウンカウンタの出力値、（ｄ）はアップ＆ダウン
カウンタのリップル出力、（ｅ）は出力端子８３の計数
出力である。
【００４５】次に動作について説明する。図５におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。この信号はほぼ０から５［Ｖｏｌｔ］の電圧レベ
ルを有する。さらに、４逓倍器にて４倍の周波数（４ｆ
SC：１４．３ＭＨｚ）のクロックが得られる。上記カラ
ーサブキャリア信号（ｆSC）と４倍の周波数クロック
（４ｆSC）は位相検出回路５に入力する。位相検出回路
５では入力端子２からの同期信号とともに、入力搬送色
信号が標準か否かの検出を行う。位相検出回路５からは
内部で作成したＣＫ２を出力する端子を有する。上記位
相検出信号とＣＫ２を計数回路８へ入力し、位相検出信
号を数フレームにわたって計数し、その出力を非標準信
号として端子６から出力する。
【００４６】次に計数回路の動作について図６と図７と
で説明する。図６において、端子８０から位相検出信号
を入力しアップ＆ダウンカウンタのＵ／Ｄ端子に入力す
る。端子８１からはＣＫ２を入力し、クロック端子Ｔに
入力する。リップルキャリィ（ＲＣ）出力はカウンタ値
（Ｑ４からＱ１を１６進数(H) で表した）がＦ(H)、 ま
たは０(H) となると“１”を出力する。
【００４７】図７（ｂ）のような位相検出信号が入力さ
れた場合で説明する。カウンタの初期値は０(H) である
として、位相検出信号が“０”の時はカウンタ値は進ま
ないで０(H) のままである。次に、位相検出信号が
“１”になるとカウンタがカウントアップし、１４番目
のクロックでＣ(H) となる。次に位相検出信号が“０”
となるとカウントダウンしてＢ(H) となる。さらに位相
検出信号が“１”になるとカウンタがカウントアップ
し、１９番目のクロックでＦ(H) となる。これ以降はＲ
Ｃ信号が“１”になりカウンタのイネーブル端子に入力
され、カウントアップ動作が停止する。
【００４８】カウンタのＱ４出力を計数出力８３として
いるので、カウンタ値８(H) となった時点で計数出力は
“１”になる。また、例では示していないが、カウンタ
値が８(H) 以下で位相検出信号が“０”でカウントダウ
ンを続けている時に、１フレームだけ位相検出信号が
“１”となっても、計数出力は“０”のままですぐには
“１”とならない。
【００４９】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。またｎ＝３、４・・と増え
てもサンプル数が増えるだけで構成に変わりは無い。
【００５０】また、本実施例では計数回路においてカウ
ンタのＱ４を出力として用いていたがＱ１からＱ４まで
の端子のいずれかまたは全てを用いてゲート回路を構成
し、カウンタ値を８(H) 以外の値に設定してもよい。こ
の場合、値を小さくすれば非標準状態から標準状態への
移行が速く、逆に大きくすれば標準状態から非標準状態
への移行が速くなる。
【００５１】以下、請求項３の発明の一実施例を図８、
図９を用いて詳細に説明する。図８は請求項３の発明の
非標準信号検出回路のブロック回路図である。図におい
て、９は多数決判定回路で位相検出信号出力を数フレー
ムにわたって平滑化させる。その他の番号のものは図１
の同一番号と同じものである。
【００５２】図９は図８の多数決判定回路９の詳細なブ
ロック回路図である。図において、９０は位相検出信号
入力端子、９１はＣＫ２の入力端子、９２から９６はデ
ータラッチ、９７は多数決論理ゲート、９８は出力端子
である。
【００５３】次に動作について説明する。図８におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。この信号はほぼ０から５［Ｖｏｌｔ］の電圧レベ
ルを有する。さらに、４逓倍器にて４倍の周波数（４ｆ
SC：１４．３ＭＨｚ）のクロックが得られる。上記カラ
ーサブキャリア信号（ｆSC）と４倍の周波数クロック
（４ｆSC）は位相検出回路５に入力する。位相検出回路
５では入力端子２からの同期信号とともに、入力搬送色
信号が標準か否かの検出を行う。位相検出回路５からは
内部で作成したＣＫ２を出力する端子を有する。上記位
相検出信号とＣＫ２を多数決判定回路９へ入力し、位相
検出信号を数フレームにわたって平滑化し、その出力を
非標準信号として端子６から出力する。
【００５４】次に、多数決判定回路の動作について図９
で説明する。図９において、端子９０から位相検出信号
を入力しデータラッチ９２のＤ端子に入力する。端子９
１からはＣＫ２を入力し、データラッチ９２から９６全
てのクロック端子Ｔに入力する。データラッチ９２の出
力Ｑは次段のデータラッチ９３のＤ端子に入力する。さ
らに、データラッチ９３の出力Ｑは次段のデータラッチ
９４のＤ端子に入力する。さらにデータラッチ９４から
９５へ、９６へと入力していく。各データラッチはクロ
ックがＣＫ２なので１フレームの期間データを記憶でき
る。従って、１フレーム毎の連続した位相検出信号が５
個のデータラッチに記憶される。各データラッチ出力Ｑ
は全て多数決論理ゲート９７へ入力する。多数決論理ゲ
ート９７では５フレームにわたる位相検出信号で多数決
をとり、多数派のデータを出力する。例えば位相検出信
号が“０→１→０→１→０”であれば“０”を出力す
る。この結果非標準信号検出出力端子には“０”が出力
され、入力搬送色信号は非標準信号であると判定する。
【００５５】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。またｎ＝３、４・・と増え
てもサンプル数が増えるだけで構成に変わりは無い。
【００５６】また、本実施例ではデータラッチを５回路
にして、５フレーム分のデータで多数決論理をとった
が、５フレームに限らず増減しても良い。この場合フレ
ーム数を増やせば非標準状態または標準状態での安定性
に優れる。逆に減らせば互いの状態への移行が速くな
る。
【００５７】以下、請求項４の発明の一実施例を図１
０、図１１、および図１２を用いて詳細に説明する。図
１０は請求項４の発明の非標準信号検出回路のブロック
回路図である。図において、１から４および６は図１の
符号と同じものである。７は位相検出回路である。
【００５８】図１１は図１０の位相検出回路７の詳細な
ブロック回路図である。図において、５０から５７は図
２の符号と同じものである。５３１はシフトレジスタ、
５４１はクロック発生器、５５１ａと５５１ｂはデータ
ラッチ、５６１ａと５６１ｂと５６１ｃと５６１ｄは排
他的論理和ゲート、５７１は４入力論理積ゲート、５８
１は論理和ゲート、５９１は位相検出信号出力端子、５
９２はＣＫ２出力端子である。
【００５９】図１２は図１０の位相検出回路の動作を説
明するための図である。図において、（ａ）はＣＫ１、
（ｂ）はＣＫ２、（ｃ）はＣＫ３、（ｄ）は論理積ゲー
ト５７の出力信号、（ｅ）は論理積ゲート５７１の出力
信号、（ｆ）は論理和ゲート５８１の出力信号である。
【００６０】次に動作について説明する。図１０におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。この信号はほぼ０から５［Ｖｏｌｔ］の電圧レベ
ルを有する。さらに４逓倍器にて４倍の周波数（４
ｆSC：１４．３ＭＨｚ）のクロックが得られる。上記カ
ラーサブキャリア信号（ｆSC）と４倍の周波数クロック
（４ｆSC）は位相検出回路７に入力する。位相検出回路
７では入力端子２からの同期信号とともに、入力搬送色
信号が標準か否かの検出を行い、端子６に非標準信号検
出結果が得られる。
【００６１】次に、位相検出回路の動作について図１１
と図１２で説明する。図において、シフトレジスタ５３
から論理積ゲート５７までの回路とシフトレジスタ５３
１から論理積ゲート５７１までの回路は同じものであ
る。シフトレジスタ５３から論理積ゲート５７までの回
路の説明は図２で行ったので、シフトレジスタ５３１か
ら論理積ゲート５７１までの回路の説明とともにここで
は省略する。クロック発生器では、図１２（ａ）のよう
な１フレームに４つのパルスを発生するＣＫ１と図１２
（ｂ）のような１フレームに１つのパルスを発生するＣ
Ｋ２を出力する。またＣＫ１とフレーム内で同一走査線
上になく、１フレームに４つのパルスを発生するＣＫ３
を出力する。ＣＫ１はシフトレジスタ５３のクロック、
ＣＫ３はシフトレジスタ５３１のクロックとして用い
る。従って同一フレーム内で２箇所からの位相検出信号
が論理積ゲート５７と論理積ゲート５７１に得られる。
図１２（ｄ）と（ｅ）では一方の論理積ゲート出力が
“０”となり、他方の出力が“１”となった例を示して
いる。この結果論理和ゲート５８１出力には図１１
（ｆ）のように“１”が得られ位相検出出力端子は
“１”となる。ゲート５８１を論理和ゲートで構成して
いるので位相検出信号が２つとも“０”の時に位相検出
出力端子は“０”となる。
【００６２】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５および５５１、排他的論理和ゲート５
６と５６１および論理積ゲート５７と５７１等が８サン
プル分となる。また、ｎ＝３、４・・と増えてもサンプ
ル数が増えるだけで構成に変わりは無い。
【００６３】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【００６４】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くの
ポイントで位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【００６５】以下、請求項５の発明の一実施例を図１３
を用いて詳細に説明する。図１３は請求項５の発明の非
標準信号検出回路のブロック回路図である。図におい
て、１から４および６と７は図１０の符号と同じもので
ある。８は計数回路である。
【００６６】次に動作について説明する。図１３におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。上記カラーサブ
キャリア信号（ｆSC）と４倍の周波数クロック（４
ｆSC）は位相検出回路７に入力する。位相検出回路７で
は入力端子２からの同期信号とともに、入力搬送色信号
の位相検出を行う。位相検出回路７からは内部で作成し
たＣＫ２を出力する端子を有する。上記位相検出信号と
ＣＫ２を計数回路８へ入力し、位相検出信号を数フレー
ムにわたって計数し、その出力を非標準信号として端子
６から出力する。
【００６７】位相検出回路の動作説明は図１１、図１２
の説明と同じであり、計数回路の動作説明は図６と図７
の説明と同じであるので省略する。
【００６８】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５および５５１、排他的論理和ゲート５
６と５６１および論理積ゲート５７と５７１等が８サン
プル分となる。また、ｎ＝３、４・・と増えてもサンプ
ル数が増えるだけで構成に変わりは無い。
【００６９】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【００７０】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くポ
イントでの位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【００７１】また、本実施例では計数回路においてカウ
ンタのＱ４を出力として用いていたがＱ１からＱ４まで
の端子のいずれかまたは全てを用いてゲート回路を構成
し、カウンタ値を８(H) 以外の値に設定してもよい。こ
の場合値を小さくすれば非標準状態から標準状態への移
行が速く、逆に大きくすれば標準状態から非標準状態へ
の移行が速くなる。
【００７２】以下、請求項６の発明の一実施例を図１４
を用いて詳細に説明する。図１４は請求項６の発明の非
標準信号検出回路のブロック回路図である。図におい
て、１から４および６と７は図９の符号と同じものであ
る。９は多数決判定回路である。
【００７３】次に動作について説明する。図１４におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。上記カラーサブ
キャリア信号（ｆSC）と４倍の周波数クロック（４
ｆSC）は位相検出回路７に入力する。位相検出回路７で
は入力端子２からの同期信号とともに、入力搬送色信号
の位相検出を行う。位相検出回路７からは内部で作成し
たＣＫ２を出力する端子を有する。上記位相検出信号と
ＣＫ２を多数決判定回路９へ入力し、位相検出信号を数
フレームにわたって平滑化し、その出力を非標準信号と
して端子６から出力する。
【００７４】位相検出回路の動作説明は図１１、図１２
の説明と同じであり、多数決判定回路の動作説明は図９
の説明と同じであるので省略する。
【００７５】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５および５５１、排他的論理和ゲート５
６と５６１および論理積ゲート５７と５７１等が８サン
プル分となる。また、ｎ＝３、４・・と増えてもサンプ
ル数が増えるだけで構成に変わりは無い。
【００７６】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【００７７】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くポ
イントでの位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【００７８】また、本実施例ではデータラッチを５回路
にして、５フレーム分のデータで多数決論理をとった
が、５フレームに限らず増減しても良い。この場合フレ
ーム数を増やせば非標準状態または標準状態での安定性
に優れる。逆に減らせば互いの状態への移行が速くな
る。
【００７９】以下、請求項７の発明の一実施例を図１
５、図１６、図１７を用いて詳細に説明する。図１５は
請求項７の発明の非標準信号検出回路のブロック回路図
である。図において、１から４および６は図１の符号と
同じものである。１０はリミッタ回路、１１は位相検出
回路である。
【００８０】図１６は図１５の位相検出回路１１の詳細
なブロック回路図である。図において、５０１は入力端
子、５４２はクロック発生器、５９３はＣＫ５の出力端
子である。その他は図２の符号と同じものである。
【００８１】図１７はリミッタ１０と位相検出回路１１
の動作を説明するための図である。図において、（ａ）
は搬送色信号、（ｂ）は１ライン分の搬送色信号、
（ｃ）はバースト部分を拡大した搬送色信号、（ｄ）は
リミッタ回路出力のバースト部分の搬送色信号、（ｅ）
はクロック（ＣＫ４）、（ｆ）はクロック（ＣＫ５）で
ある。
【００８２】次に動作について説明する。図１５におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方、端子１か
ら入力する搬送色信号はリミッタ回路１０に入力する。
図１７（ａ）は入力搬送色信号を示す。この信号を１ラ
イン分に拡大したのが図１７（ｂ）である。先頭にバー
スト信号があり、その後に色信号が続く。図１７（ｃ）
はバースト信号部分を拡大したものである。この信号は
フレーム単位にみると逆位相の関係になっている。図１
７（ｄ）は搬送色信号のバースト部分の振幅が０から５
［Ｖｏｌｔ］までになるように増幅し振幅制限をかけた
ものである。上記バースト部分にリミッタのかかった搬
送色信号と４倍の周波数クロック（４ｆSC）は位相検出
回路１１に入力する。
【００８３】次に、位相検出回路の動作説明を図１６を
用いて行う。リミッタ回路出力の搬送色信号は入力端子
５０１からシフトレジスタ５３へ入力する。クロック発
生器５４１では、同期信号を端子５１から４ｆSCのクロ
ックを端子５２から入力し、図１７（ｅ）のような１フ
レームに４つのパルスを発生するＣＫ４と図１７（ｆ）
のような１フレームに１つのパルスを発生するＣＫ５を
出力する。なお、ＣＫ４とＣＫ５の位置はフレーム内で
垂直同期信号付近以外でかつバースト信号部分あれば何
処でも良いが、必ず周期は１フレームで発生するもので
ある。ＣＫ４はシフトレジスタのクロック端子に入力す
る。リミッタ出力の搬送色信号はシフトレジスタ５３で
図１７（ｄ）の黒丸の位置をサンプルされる。このサン
プル点は、入力搬送色信号が標準の場合は、フレーム毎
に逆位相となるので図２、図３、および図４で説明した
ように端子５８からは出力“１”が得られる。また、非
標準の場合は、フレーム毎に同位相となるので出力
“０”が得られる。この結果、図１５の出力端子６に非
標準信号検出結果が得られる。
【００８４】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。また、ｎ＝３、４・・と増
えてもサンプル数が増えるだけで構成に変わりは無い。
【００８５】以下、請求項８の発明の一実施例を図１
７、図１８を用いて詳細に説明する。図１８は請求項８
の発明の非標準信号検出回路のブロック回路図である。
図において、８は計数回路であり図６と同じものであ
る。その他は図１５の符号と同じものである。
【００８６】次に動作について説明する。図１８におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方、端子１か
ら入力する搬送色信号はリミッタ回路１０に入力する。
図１７（ａ）は入力搬送色信号を示す。この信号を１ラ
イン分に拡大したのが図１７（ｂ）である。先頭にバー
スト信号があり、その後に色信号が続く。図１７（ｃ）
はバースト信号部分を拡大したものである。この信号は
フレーム単位にみると逆位相の関係になっている。図１
７（ｄ）は搬送色信号のバースト部分の振幅が０から５
［Ｖｏｌｔ］までになるように増幅し振幅制限をかけた
ものである。上記バースト部分にリミッタのかかった搬
送色信号と４倍の周波数クロック（４ｆSC）は位相検出
回路１１に入力する。位相検出回路１１では入力端子２
からの同期信号とともに、入力搬送色信号が標準か否か
の検出を行う。位相検出回路１１からは内部で作成した
ＣＫ５を出力する端子を有する。上記位相検出信号とＣ
Ｋ５を計数回路８へ入力し、位相検出信号を数フレーム
にわたって計数し、その出力を非標準信号として端子６
から出力する。
【００８７】位相検出回路の動作説明は図１６と図１７
の説明と同じ出あり、計数回路の動作説明は図６と図７
の説明と同じであるので省略する。
【００８８】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。またｎ＝３、４・・と増え
てもサンプル数が増えるだけで構成に変わりは無い。
【００８９】また、本実施例では計数回路においてカウ
ンタのＱ４を出力として用いていたがＱ１からＱ４まで
の端子のいずれかまたは全てを用いてゲート回路を構成
し、カウンタ値を８(H) 以外の値に設定してもよい。こ
の場合値を小さくすれば非標準状態から標準状態への移
行が速く、逆に大きくすれば標準状態から非標準状態へ
の移行が速くなる。
【００９０】以下、請求項９の発明の一実施例を図１
７、図１９を用いて詳細に説明する。図１９は請求項９
の発明の非標準信号検出回路のブロック回路図である。
図においては多数決判定回路であり図９と同じものであ
る。その他は図１５の符号と同じものである。
【００９１】次に動作について説明する。図１９におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方端子１から
入力する搬送色信号はリミッタ回路１０に入力する。図
１７（ａ）は入力搬送色信号を示す。この信号を１ライ
ン分に拡大したのが図１７（ｂ）である。先頭にバース
ト信号があり、その後に色信号が続く。図１７（ｃ）は
バースト信号部分を拡大したものである。この信号はフ
レーム単位にみると逆位相の関係になっている。図１７
（ｄ）は搬送色信号のバースト部分の振幅が０から５
［Ｖｏｌｔ］までになるように増幅し振幅制限をかけた
ものである。上記バースト部分にリミッタのかかった搬
送色信号と４倍の周波数クロック（４ｆSC）は位相検出
回路１１に入力する。位相検出回路１１では入力端子２
からの同期信号とともに、入力搬送色信号が標準か否か
の検出を行う。位相検出回路１１からは内部で作成した
ＣＫ５を出力する端子を有する。上記位相検出信号とＣ
Ｋ５を多数決判定回路９へ入力し、位相検出信号を数フ
レームにわたって平滑化し、その出力を非標準信号とし
て端子６から出力する。
【００９２】位相検出回路の動作説明は図１６と図１７
の説明と同じであり、多数決判定回路の動作説明は図８
の説明と同じであるので省略する。
【００９３】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３、データラ
ッチ５５ａとｂ、排他的論理和ゲートおよび論理積ゲー
ト等が８サンプル分となる。またｎ＝３、４・・と増え
てもサンプル数が増えるだけで構成に変わりは無い。
【００９４】また、本実施例ではデータラッチを５回路
にして、５フレーム分のデータで多数決論理をとった
が、５フレームに限らず増減しても良い。この場合フレ
ーム数を増やせば非標準状態または標準状態での安定性
に優れる。逆に減らせば互いの状態への移行が速くな
る。
【００９５】以下、請求項１０の発明の一実施例を図２
０、図２１、および図２２を用いて詳細に説明する。図
２０は請求項１０の発明の非標準信号検出回路のブロッ
ク回路図である。図において、１２は位相検出回路であ
る。その他は図１５の符号と同じものである。
【００９６】図２１は図２０の位相検出回路１２の詳細
なブロック回路図である。図において、５０１は入力端
子、５４３はクロック発生器、５９３はＣＫ５出力端子
である。その他は図１０の符号と同じものである。
【００９７】図２２は図２１の動作を説明するための図
である。図において、（ａ）はＣＫ４、（ｂ）はＣＫ
５、（ｃ）はＣＫ６、（ｄ）は論理積ゲート５７の出力
信号、（ｅ）は論理積ゲート５７１の出力信号、（ｆ）
は論理和ゲート５８１の出力信号である。
【００９８】次に動作について説明する。図２０におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方端子１から
入力する搬送色信号はリミッタ回路１０に入力する。リ
ミッタでは搬送色信号のバースト部分の振幅が０から５
［Ｖｏｌｔ］までになるように増幅し振幅制限をかけ
る。上記バースト部分にリミッタのかかった搬送色信号
と４倍の周波数クロック（４ｆSC）は位相検出回路１２
に入力する。位相検出回路１２では入力端子２からの同
期信号とともに、入力搬送色信号が標準か否かの検出を
行い、端子６に非標準信号検出結果が得られる。
【００９９】次に、位相検出回路の動作について図２
１、図２２で説明する。クロック発生器５４３では、図
２２（ａ）のような１フレームに４つのパルスを発生す
るＣＫ４と図２２（ｂ）のような１フレームに１つのパ
ルスを発生するＣＫ５を出力する。また、ＣＫ１とフレ
ーム内で同一走査線上になく、１フレームに４つのパル
スを発生するＣＫ６を出力する。ＣＫ４はシフトレジス
タ５３のクロック、ＣＫ６はシフトレジスタ５３１のク
ロックとして用いる。従って、同一フレーム内で２箇所
からの位相検出信号が論理積ゲート５７と論理積ゲート
５７１に得られる。図２２（ｄ）と（ｅ）では一方の論
理積ゲート出力が“０”となり、他方の出力が“１”と
なった例を示している。この結果、論理和ゲート５８１
出力には図１１（ｆ）のように“１”が得られ位相検出
出力端子は“１”となる。ゲート５８１を論理和ゲート
で構成しているので位相検出信号が２つとも“０”の時
に位相検出出力端子は“０”となる。
【０１００】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５と５５１、排他的論理和ゲート５６と
５６１および論理積ゲート５７と５７１等が８サンプル
分となる。またｎ＝３、４・・と増えてもサンプル数が
増えるだけで構成に変わりは無い。
【０１０１】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【０１０２】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くポ
イントでの位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【０１０３】以下、請求項１１の発明の一実施例を図２
３を用いて詳細に説明する。図２３は請求項１１の発明
の非標準信号検出回路のブロック回路図である。図にお
いて、８は計数回路である。その他は図２０の符号と同
じものである。
【０１０４】次に動作について説明する。図２３におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方端子１から
入力する搬送色信号はリミッタ回路１０に入力する。リ
ミッタでは搬送色信号のバースト部分の振幅が０から５
［Ｖｏｌｔ］までになるように増幅し振幅制限をかけ
る。上記バースト部分にリミッタのかかった搬送色信号
と４倍の周波数クロック（４ｆSC）は位相検出回路１２
に入力する。位相検出回路１２からは内部で作成したＣ
Ｋ５を出力する端子を有する。上記位相検出信号とＣＫ
５を計数回路８へ入力し、位相検出信号を数フレームに
わたって計数し、その出力を非標準信号として端子６か
ら出力する。
【０１０５】位相検出回路の動作説明は図２１、図２２
の説明と同じ出あり、計数回路の動作説明は図６と図７
の説明と同じであるので省略する。
【０１０６】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５と５５１、排他的論理和ゲート５６と
５６１および論理積ゲート５７と５７１等が８サンプル
分となる。また、ｎ＝３、４・・と増えてもサンプル数
が増えるだけで構成に変わりは無い。
【０１０７】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【０１０８】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くポ
イントでの位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【０１０９】また、本実施例では計数回路においてカウ
ンタのＱ４を出力として用いていたがＱ１からＱ４まで
の端子のいずれかまたは全てを用いてゲート回路を構成
し、カウンタ値を８(H) 以外の値に設定してもよい。こ
の場合値を小さくすれば非標準状態から標準状態への移
行が速く、逆に大きくすれば標準状態から非標準状態へ
の移行が速くなる。
【０１１０】以下、請求項１２の発明の一実施例を図２
４を用いて詳細に説明する。図２４は請求項１１の発明
の非標準信号検出回路のブロック回路図である。図にお
いて、９は多数決判定回路である。その他は図１９の符
号と同じものである。
【０１１１】次に動作について説明する。図２４におい
て、端子１から搬送色信号を入力し、ＰＬＬ回路３に入
力すると搬送色信号のバースト信号に位相同期したカラ
ーサブキャリア信号（ｆSC：３．５８ＭＨｚ）が出力さ
れる。さらに、４逓倍器にて４倍の周波数（４ｆSC：１
４．３ＭＨｚ）のクロックが得られる。一方、端子１か
ら入力する搬送色信号はリミッタ回路１０に入力する。
リミッタでは搬送色信号のバースト部分の振幅が０から
５［Ｖｏｌｔ］までになるように増幅し振幅制限をかけ
る。上記バースト部分にリミッタのかかった搬送色信号
と４倍の周波数クロック（４ｆSC）は位相検出回路１２
に入力する。位相検出回路１２からは内部で作成したＣ
Ｋ５を出力する端子を有する。上記位相検出信号とＣＫ
５を多数決判定回路９へ入力し、位相検出信号を数フレ
ームにわたって平滑化し、その出力を非標準信号として
端子６から出力する。
【０１１２】位相検出回路の動作説明は図２１、図２２
の説明と同じであり、多数決判定回路の動作説明は図５
と図６の説明と同じであるので省略する。
【０１１３】なお、本実施例において、４ｎ逓倍器はｎ
＝１の場合つまり４逓倍器での動作説明を行ったが、ｎ
＝２の場合にはカラーサブキャリア１周期でサンプル点
が２倍の８点になるのでシフトレジスタ５３と５３１、
データラッチ５５と５５１、排他的論理和ゲート５６と
５６１および論理積ゲート５７と５７１等が８サンプル
分となる。またｎ＝３、４・・と増えてもサンプル数が
増えるだけで構成に変わりは無い。
【０１１４】また、本実施例ではゲート５８１を論理和
ゲートで構成しているので非標準信号状態から標準信号
状態への移行が速いが、論理積ゲートにすると標準信号
状態から非標準信号状態への移行が速くなる。
【０１１５】また、本実施例では同一フレーム内で２箇
所からの位相検出信号を用いた例を示したがより多くポ
イントでの位相検出信号を用いた方が確実安定に非標準
信号を検出できることは言うまでもない。
【０１１６】また、本実施例ではデータラッチを５回路
にして、５フレーム分のデータで多数決論理をとった
が、５フレームに限らず増減しても良い。この場合フレ
ーム数を増やせば非標準状態または標準状態での安定性
に優れる。逆に減らせば互いの状態への移行が速くな
る。
【０１１７】
【発明の効果】請求項１の発明は、振幅の大きいカラー
サブキャリア信号の位相だけで検出しているのでノイズ
等による誤動作の無い非標準信号が検出できる効果を奏
する。
【０１１８】請求項２の発明は、振幅の大きいカラーサ
ブキャリア信号の位相だけで検出しているのでノイズ等
による誤動作が無く、さらに検出結果を計数することで
安定な非標準信号が検出できる効果を奏する。
【０１１９】請求項３の発明は、振幅の大きいカラーサ
ブキャリア信号の位相だけで検出しているのでノイズ等
による誤動作が無く、さらに検出結果の多数決判定をと
ることで安定な非標準信号が検出できる効果を奏する。
【０１２０】請求項４の発明は、振幅の大きいカラーサ
ブキャリア信号の位相だけで検出しているのでノイズ等
による誤動作の無い非標準信号が検出できる。さらに２
箇所以上で検出しているので確実に検出できる効果を奏
する。
【０１２１】請求項５の発明は、振幅の大きいカラーサ
ブキャリア信号の位相だけで検出しているのでノイズ等
による誤動作の無い非標準信号が検出できる。また２箇
所以上で検出しているので確実に検出できる。さらに検
出結果を計数することで安定な非標準信号が検出できる
効果を奏する。
【０１２２】請求項６の発明は、振幅の大きいカラーサ
ブキャリア信号の位相だけで検出しているのでノイズ等
による誤動作の無い非標準信号が検出できる。また２箇
所以上で検出しているので確実に検出できる。さらに検
出結果の多数決判定をとることで安定な非標準信号が検
出できる効果を奏する。
【０１２３】請求項７の発明は、振幅の大きいカラーバ
ースト信号の位相だけで検出しているのでノイズ等によ
る誤動作の無い非標準信号が検出できる効果を奏する。
【０１２４】請求項８の発明は、振幅の大きいカラーバ
ースト信号の位相だけで検出しているのでノイズ等によ
る誤動作が無く、さらに検出結果を計数することで安定
な非標準信号が検出できる効果を奏する。
【０１２５】請求項９の発明は、振幅の大きいカラーバ
ースト信号の位相だけで検出しているのでノイズ等によ
る誤動作が無く、さらに検出結果の多数決判定をとるこ
とで安定な非標準信号が検出できる効果を奏する。
【０１２６】請求項１０の発明は、振幅の大きいカラー
バースト信号の位相だけで検出しているのでノイズ等に
よる誤動作の無い非標準信号が検出できる。さらに２箇
所以上で検出しているので確実に検出できる効果を奏す
る。
【０１２７】請求項１１の発明は、振幅の大きいカラー
バースト信号の位相だけで検出しているのでノイズ等に
よる誤動作の無い非標準信号が検出できる。また２箇所
以上で検出しているので確実に検出できる。さらに検出
結果を計数することで安定な非標準信号が検出できる効
果を奏する。
【０１２８】請求項１２の発明は、振幅の大きいカラー
バースト信号の位相だけで検出しているのでノイズ等に
よる誤動作の無い非標準信号が検出できる。また２箇所
以上で検出しているので確実に検出できる。さらに検出
結果の多数決判定をとることで安定な非標準信号が検出
できる効果を奏する。
【図面の簡単な説明】
【図１】請求項１の発明の非標準信号検出回路のブロッ
ク回路図である。
【図２】図１における位相検出回路５の詳細なブロック
回路図である。
【図３】位相検出回路５の動作を説明するための図であ
る。
【図４】位相検出回路５の動作を説明するための図であ
る。
【図５】請求項２の発明の非標準信号検出回路のブロッ
ク回路図である。
【図６】計数回路８の詳細なブロック回路図である。
【図７】計数回路の動作を説明するための図である。
【図８】請求項３の発明の非標準信号検出回路のブロッ
ク回路図である。
【図９】多数決判定回路９の詳細なブロック回路図であ
る。
【図１０】請求項４の発明の非標準信号検出回路のブロ
ック回路図である。
【図１１】位相検出回路７の詳細なブロック回路図であ
る。
【図１２】位相検出回路７の動作を説明するための図で
ある。
【図１３】請求項５の発明の非標準信号検出回路のブロ
ック回路図である。
【図１４】請求項６の発明の非標準信号検出回路のブロ
ック回路図である。
【図１５】請求項７の発明の非標準信号検出回路のブロ
ック回路図である。
【図１６】位相検出回路１１の詳細なブロック回路図で
ある。
【図１７】リミッタ１０と位相検出回路１１の動作説明
図である。
【図１８】請求項８の発明の非標準信号検出回路のブロ
ック回路図である。
【図１９】請求項９の発明の非標準信号検出回路のブロ
ック回路図である。
【図２０】請求項１０の発明の非標準信号検出回路のブ
ロック回路図である。
【図２１】位相検出回路１２の詳細なブロック回路図で
ある。
【図２２】位相検出回路１２の動作を説明するための図
である。
【図２３】請求項１１の発明の非標準信号検出回路のブ
ロック回路図である。
【図２４】請求項１２の発明の非標準信号検出回路のブ
ロック回路図である。
【符号の説明】
１、２、５０〜５２、８０、８１、９０、９１、５０１
入力端子 ３ ＰＬＬ回路 ４ ４逓倍器 ５、７、１１、１２ 位相検出回路 ６、５８、５９、８３、９８、５９１〜５９３ 出力端
子 ８ 計数回路 ９ 多数決判定回路 １０ リミッタ ５３、５３１ シフトレジスタ ５４、５４１〜５４３ クロック発生器 ５５ａ、５５ｂ、９２〜９６、５５１ａ、５５１ｂ デ
−タラッチ ５６ａ〜５６ｄ、５６１ａ，５６１ｂ 排他的論理和ゲ
−ト ５７、５７１ ４入力論理積ゲ−ト ８２ アップ＆ダウンカウンタ ９７ 多数決論理回路 ５８１ 論理和ゲ−ト

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ（フェイズ・ロックド・ル−
    プ）回路と、ＰＬＬ回路出力から４ｎ逓倍のクロックを
    発生させる逓倍器と、上記ＰＬＬ回路からのカラーサブ
    キャリア信号と逓倍器からのクロックと映像信号から分
    離された同期信号を入力して１フレームで１周期分のカ
    ラーサブキャリア信号を記憶してフレーム間で同位相か
    否かを検出する位相検出回路とを備えたことを特徴とす
    る非標準信号検出回路。
  2. 【請求項２】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力から４
    ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬＬ回
    路からのカラーサブキャリア信号と逓倍器からのクロッ
    クと映像信号から分離された同期信号を入力して１フレ
    ームで１周期分のカラーサブキャリア信号を記憶してフ
    レーム間で同位相か否かを検出する位相検出回路と、位
    相検出回路出力を数フレームにわたってカウントする計
    数回路とを備えたことを特徴とする非標準信号検出回
    路。
  3. 【請求項３】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力から４
    ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬＬ回
    路からのカラーサブキャリア信号と逓倍器からのクロッ
    クと映像信号から分離された同期信号を入力して１フレ
    ームで１周期分のカラーサブキャリア信号を記憶してフ
    レーム間で同位相か否かを検出する位相検出回路と、位
    相検出回路出力の数フレーム分で多数決判定を行う多数
    決判定回路とを備えたことを特徴とする非標準信号検出
    回路。
  4. 【請求項４】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力から４
    ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬＬ回
    路からのカラーサブキャリア信号と逓倍器からのクロッ
    クと映像信号から分離された同期信号を入力して１フレ
    ームで同一走査線上に無い複数周期分のカラーサブキャ
    リア信号を記憶してフレーム間で同位相か否かを検出す
    る位相検出回路とを備えたことを特徴とする非標準信号
    検出回路。
  5. 【請求項５】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力から４
    ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬＬ回
    路からのカラーサブキャリア信号と逓倍器からのクロッ
    クと映像信号から分離された同期信号を入力して１フレ
    ームで同一走査線上に無い複数周期分のカラーサブキャ
    リア信号を記憶してフレーム間で同位相か否かを検出す
    るの位相検出回路と、位相検出回路出力を数フレームに
    わたってカウントする計数回路とを備えたことを特徴と
    する非標準信号検出回路。
  6. 【請求項６】 ＮＴＳＣテレビジョン方式搬送色信号の
    カラーバースト信号に位相同期したカラーサブキャリア
    信号を発生させるＰＬＬ回路と、ＰＬＬ回路出力から４
    ｎ逓倍のクロックを発生させる逓倍器と、上記ＰＬＬ回
    路からのカラーサブキャリア信号と逓倍器からのクロッ
    クと映像信号から分離された同期信号を入力して１フレ
    ームで同一走査線上に無い複数周期分のカラーサブキャ
    リア信号を記憶してフレーム間で同位相か否かを検出す
    る位相検出回路と、位相検出回路出力の数フレーム分で
    多数決判定を行う多数決判定回路とを備えたことを特徴
    とする非標準信号検出回路。
  7. 【請求項７】 ＮＴＳＣテレビジョン方式搬送色信号を
    入力してカラーバースト信号に位相同期したカラーサブ
    キャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出
    力から４ｎ逓倍のクロックを発生させる逓倍器と、上記
    入力信号を増幅するリミッタ回路と、リミッタ回路から
    のカラーバースト信号と逓倍器からのクロックと映像信
    号から分離された同期信号を入力して１フレームで１周
    期分のカラーバースト信号を記憶してフレーム間で同位
    相か否かを検出する位相検出回路とを備えたことを特徴
    とする非標準信号検出回路。
  8. 【請求項８】 ＮＴＳＣテレビジョン方式搬送色信号を
    入力してカラーバースト信号に位相同期したカラーサブ
    キャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出
    力から４ｎ逓倍のクロックを発生させる逓倍器と、上記
    入力信号を増幅するリミッタ回路と、リミッタ回路から
    のカラーバースト信号信号と逓倍器からのクロックと映
    像信号から分離された同期信号を入力して１フレームで
    １周期分のカラーバースト信号を記憶してフレーム間で
    同位相か否かを検出するの位相検出回路と、位相検出回
    路出力を数フレームにわたってカウントする計数回路と
    を備えたことを特徴とする非標準信号検出回路。
  9. 【請求項９】 ＮＴＳＣテレビジョン方式搬送色信号を
    入力してカラーバースト信号に位相同期したカラーサブ
    キャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路出
    力から４ｎ逓倍のクロックを発生させる逓倍器と、上記
    入力信号を増幅するリミッタ回路と、リミッタ回路から
    のカラーバースト信号と逓倍器からのクロックと映像信
    号から分離された同期信号を入力して１フレームで１周
    期分のカラーバースト信号を記憶してフレーム間で同位
    相か否かを検出する位相検出回路と、位相検出回路出力
    の数フレーム分で多数決判定を行う多数決判定回路とを
    備えたことを特徴とする非標準信号検出回路。
  10. 【請求項１０】 ＮＴＳＣテレビジョン方式搬送色信号
    を入力してカラーバースト信号に位相同期したカラーサ
    ブキャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路
    出力から４ｎ逓倍のクロックを発生させる逓倍器と、上
    記入力信号を増幅するリミッタ回路と、リミッタ回路か
    らのカラーバースト信号と逓倍器からのクロックと映像
    信号から分離された同期信号を入力して１フレームで同
    一走査線上に無い複数周期分のカラーバースト信号を記
    憶してフレーム間で同位相か否かを検出する位相検出回
    路とを備えたことを特徴とする非標準信号検出回路。
  11. 【請求項１１】 ＮＴＳＣテレビジョン方式搬送色信号
    を入力してカラーバースト信号に位相同期したカラーサ
    ブキャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路
    出力から４ｎ逓倍のクロックを発生させる逓倍器と、上
    記入力信号を増幅するリミッタ回路と、リミッタ回路か
    らのカラーバースト信号と逓倍器からのクロックと映像
    信号から分離された同期信号を入力して１フレームで同
    一走査線上に無い複数周期分のカラーバースト信号を記
    憶してフレーム間で同位相か否かを検出する位相検出回
    路と、位相検出回路出力を数フレームにわたってカウン
    トする計数回路とを備えたことを特徴とする非標準信号
    検出回路。
  12. 【請求項１２】 ＮＴＳＣテレビジョン方式搬送色信号
    を入力してカラーバースト信号に位相同期したカラーサ
    ブキャリア信号を発生させるＰＬＬ回路と、ＰＬＬ回路
    出力から４ｎ逓倍のクロックを発生させる逓倍器と、上
    記入力信号を増幅するリミッタ回路と、リミッタ回路か
    らのカラーバースト信号と逓倍器からのクロックと映像
    信号から分離された同期信号を入力して１フレームで同
    一走査線上に無い複数周期分のカラーバースト信号を記
    憶してフレーム間で同位相か否かを検出する位相検出回
    路と、位相検出回路出力の数フレーム分で多数決判定を
    行う多数決判定回路とを備えたことを特徴とする非標準
    信号検出回路。
JP5207796A 1993-08-23 1993-08-23 非標準信号検出回路 Pending JPH0767126A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5207796A JPH0767126A (ja) 1993-08-23 1993-08-23 非標準信号検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5207796A JPH0767126A (ja) 1993-08-23 1993-08-23 非標準信号検出回路

Publications (1)

Publication Number Publication Date
JPH0767126A true JPH0767126A (ja) 1995-03-10

Family

ID=16545641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5207796A Pending JPH0767126A (ja) 1993-08-23 1993-08-23 非標準信号検出回路

Country Status (1)

Country Link
JP (1) JPH0767126A (ja)

Similar Documents

Publication Publication Date Title
US5189515A (en) Television synchronization signal separator
US4821112A (en) Detection circuit for detecting standard television signals and nonstandard television signals
KR0175395B1 (ko) 엠펙 시스템 복호기를 위한 시스템 타임 클럭의 오차검출회로
US5132794A (en) Horizontal synchronizing signal separation circuit for a display apparatus
US5012327A (en) Circuit for and method of detecting a color field sequence of a color video signal
US5068717A (en) Method and apparatus for synchronization in a digital composite video system
JPH0449822B2 (ja)
US4639782A (en) Video signal processing apparatus for processing a video signal which is transmitted in accordance with a dot interlaced schanning system and inputted thereto
US3969760A (en) Sampling phase identification apparatus
US5703656A (en) Digital phase error detector for locking to color subcarrier of video signals
JP2563402B2 (ja) 非標準信号検出回路
US4291335A (en) Vertical synchronizing signal detector
EP0476922B1 (en) Circuit for processing the frequency of a signal for a video cassette recorder
JP3157554B2 (ja) 半導体遅延線装置とその駆動方法
JP3026695B2 (ja) クロックパルス発生装置
JPH0738910A (ja) バースト制御発振回路
JPS6174464A (ja) 垂直同期信号作成回路
JP3308143B2 (ja) クロックレート変換回路
JPH06105976B2 (ja) 信号検出装置
JPS6399692A (ja) カラ−フレ−ム検出回路
JPH069390B2 (ja) 信号処理装置
JPH07105897B2 (ja) 垂直同期信号作成回路
JPH01166689A (ja) ビデオディスクプレーヤの信号処理回路
JPH0681315B2 (ja) 非標準信号検出回路
JPH05336466A (ja) 非標準信号検出回路