JPH0767225B2 - 単３中性線欠相検出遮断器 - Google Patents
単３中性線欠相検出遮断器Info
- Publication number
- JPH0767225B2 JPH0767225B2 JP61040003A JP4000386A JPH0767225B2 JP H0767225 B2 JPH0767225 B2 JP H0767225B2 JP 61040003 A JP61040003 A JP 61040003A JP 4000386 A JP4000386 A JP 4000386A JP H0767225 B2 JPH0767225 B2 JP H0767225B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- phase
- output
- full
- bridge rectifier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000001514 detection method Methods 0.000 title claims description 30
- 230000007935 neutral effect Effects 0.000 title claims description 19
- 230000000903 blocking effect Effects 0.000 claims description 4
- 230000001960 triggered effect Effects 0.000 claims description 4
- 238000000034 method Methods 0.000 description 8
- 230000002159 abnormal effect Effects 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 101000746134 Homo sapiens DNA endonuclease RBBP8 Proteins 0.000 description 1
- 101000969031 Homo sapiens Nuclear protein 1 Proteins 0.000 description 1
- 102100021133 Nuclear protein 1 Human genes 0.000 description 1
- 238000009499 grossing Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【発明の詳細な説明】 ［技術分野］ 本発明は単３線式の電源の中性相の欠相を検出し電源遮
断を行う単３中性線欠相検出遮断装置に関するものであ
る。
断を行う単３中性線欠相検出遮断装置に関するものであ
る。
［背景技術］ 従来この種の欠相検出遮断器では、中性相に欠相が生じ
た際に次のような方法で引き外しリレーを駆動してい
た。つまり第３図に示すように引き外しリレーの駆動コ
イル３と、サイリスタ７との直列回路を中性相Ｎと電源
相L1又はL2との間に挿入する方法と、第４図に示すよう
に電源相L1とL2との間に挿入する方法があった。
た際に次のような方法で引き外しリレーを駆動してい
た。つまり第３図に示すように引き外しリレーの駆動コ
イル３と、サイリスタ７との直列回路を中性相Ｎと電源
相L1又はL2との間に挿入する方法と、第４図に示すよう
に電源相L1とL2との間に挿入する方法があった。
ところが前者の場合では中性相Ｎに欠相Ｘが生じると一
方の負荷1bが上記直列回路に直列接続されるため負荷の
インピーダンスに制限が加えられ、例えばたまたま負荷
1bが使用されていないときは引き外しリレーの駆動コイ
ル３とサイリスタ７との直列回路に電源電圧が印加され
ず、欠相検出部Ａが欠相を検出しても図示するような電
流ｉが流れずサイリスタ７が動作しないことになり、遮
断器としての役割が果たせないという問題があった。尚
２は開閉接点である。
方の負荷1bが上記直列回路に直列接続されるため負荷の
インピーダンスに制限が加えられ、例えばたまたま負荷
1bが使用されていないときは引き外しリレーの駆動コイ
ル３とサイリスタ７との直列回路に電源電圧が印加され
ず、欠相検出部Ａが欠相を検出しても図示するような電
流ｉが流れずサイリスタ７が動作しないことになり、遮
断器としての役割が果たせないという問題があった。尚
２は開閉接点である。
また後者の場合では欠相検出部Ａと、該欠相検出部Ａの
検出信号によりサイリスタ７にトリガパルスを与えるト
リガ回路TGとの電位差が大きくなるため図示するように
フォトカプラPCや、絶縁パルストランス等の絶縁手段を
用いなければならず、そのためコスト高となるという欠
点があった。
検出信号によりサイリスタ７にトリガパルスを与えるト
リガ回路TGとの電位差が大きくなるため図示するように
フォトカプラPCや、絶縁パルストランス等の絶縁手段を
用いなければならず、そのためコスト高となるという欠
点があった。
一方、異常電圧を検出する方法としては、２通りが考え
られる、１つは、２相の電圧V1,V2の電圧差を検出する
方法と、V1,V2の電圧各々を検出する方法である。例え
ば、100/200Vの単相３線式の場合に異常電圧として設定
する電圧を150Vと50Vとする時、１つは150Vと50Vの差10
0Vを検出した時にこれらを異常電圧とし、もう１つは50
Vを無視して150Vのみを検出した時にこれを異常電圧と
見なすものである。ところで、200Vの電源電圧が何等か
の原因で220Vに変化した時、前者の方法では、例えば16
0Vと60Vの時に、後者の方法では、例えば150Vと70Vの時
に異常電圧を検出するものであり、負荷機器の保護の面
から考えて負荷の最大電圧内に維持できる後者の方法が
より妥当であると考えられ、望ましいため、本発明では
後者の方法を採用している。
られる、１つは、２相の電圧V1,V2の電圧差を検出する
方法と、V1,V2の電圧各々を検出する方法である。例え
ば、100/200Vの単相３線式の場合に異常電圧として設定
する電圧を150Vと50Vとする時、１つは150Vと50Vの差10
0Vを検出した時にこれらを異常電圧とし、もう１つは50
Vを無視して150Vのみを検出した時にこれを異常電圧と
見なすものである。ところで、200Vの電源電圧が何等か
の原因で220Vに変化した時、前者の方法では、例えば16
0Vと60Vの時に、後者の方法では、例えば150Vと70Vの時
に異常電圧を検出するものであり、負荷機器の保護の面
から考えて負荷の最大電圧内に維持できる後者の方法が
より妥当であると考えられ、望ましいため、本発明では
後者の方法を採用している。
［発明の目的］ 本発明は上述の問題点に鑑みて為されたものであり、そ
の目的とするところは絶縁手段を必要とせず安価に製作
でき、電源電圧の大きさに応じて欠相検出できる単３中
性線欠相検出遮断器を提供するにある。
の目的とするところは絶縁手段を必要とせず安価に製作
でき、電源電圧の大きさに応じて欠相検出できる単３中
性線欠相検出遮断器を提供するにある。
［発明の開示］ 本発明の単３中性線欠相検出遮断器は、単相３線の両電
源相間の交流電圧を整流する全波ブリッジ整流器と、該
全波ブリッジ整流器の整流出力電圧を降圧する抵抗と、
降圧された整流出力から得た直流を電源とし、全波ブリ
ッジ整流器の正極出力からの脈流電流を基準の電流とし
て流し、検出入力端から流れる電流との差に応じた出力
電流を得るカレントミラー回路を備え、前記全波ブリッ
ジ整流器の正極出力からの電流を前記カレントミラー回
路の出力電流に付加した電流により欠相検出する欠相検
出部と、該欠相検出部の出力でトリがされ、カソードを
全波ブリッジ整流器の負極出力に接続し、アノードを全
波ブリッジ整流器の出力端の一方に接続した逆阻止３端
子型のサイリスタと、該サイリスタの通電回路に直列に
挿入された引き外しリレーの駆動コイルとからなり、欠
相検出部には中性相に接続した検出出力端とサイリスタ
のカソード点との間の電位差を弁別する手段を備えた構
成となっている。
源相間の交流電圧を整流する全波ブリッジ整流器と、該
全波ブリッジ整流器の整流出力電圧を降圧する抵抗と、
降圧された整流出力から得た直流を電源とし、全波ブリ
ッジ整流器の正極出力からの脈流電流を基準の電流とし
て流し、検出入力端から流れる電流との差に応じた出力
電流を得るカレントミラー回路を備え、前記全波ブリッ
ジ整流器の正極出力からの電流を前記カレントミラー回
路の出力電流に付加した電流により欠相検出する欠相検
出部と、該欠相検出部の出力でトリがされ、カソードを
全波ブリッジ整流器の負極出力に接続し、アノードを全
波ブリッジ整流器の出力端の一方に接続した逆阻止３端
子型のサイリスタと、該サイリスタの通電回路に直列に
挿入された引き外しリレーの駆動コイルとからなり、欠
相検出部には中性相に接続した検出出力端とサイリスタ
のカソード点との間の電位差を弁別する手段を備えた構
成となっている。
本発明を以下の実施例により説明する。
実施例 第１図は本発明の実施例の具体回路図を示しており、電
源相L1とL2とに全波ブリッジ整流器DBを接続するととも
に電源相L1と全波ブリッジ整流器DBの一入力端との間に
引き外しリレーの駆動コイル３を挿入し、全波ブリッジ
整流器DBの出力端間には電源降圧用の抵抗４を介して定
電圧素子５、平滑コンデンサ６を接続するとともにトリ
ガ回路を付設した欠相検出部Ａを接続してある。この欠
相検出部Ａの検出出力でトリガされる逆阻止３端子型の
サイリスタ７は上記駆動コイル３を介して電源相L1にア
ノードを、またカソードを全波ブリッジ整流器DBの負極
側の一出力端に接続してある。中性相Ｎは欠相検出部Ａ
の検出入力端ｎに接続してある。
源相L1とL2とに全波ブリッジ整流器DBを接続するととも
に電源相L1と全波ブリッジ整流器DBの一入力端との間に
引き外しリレーの駆動コイル３を挿入し、全波ブリッジ
整流器DBの出力端間には電源降圧用の抵抗４を介して定
電圧素子５、平滑コンデンサ６を接続するとともにトリ
ガ回路を付設した欠相検出部Ａを接続してある。この欠
相検出部Ａの検出出力でトリガされる逆阻止３端子型の
サイリスタ７は上記駆動コイル３を介して電源相L1にア
ノードを、またカソードを全波ブリッジ整流器DBの負極
側の一出力端に接続してある。中性相Ｎは欠相検出部Ａ
の検出入力端ｎに接続してある。
欠相検出部Ａは、カレントミラー回路CM1、CM2と積分回
路と、コンパレータCOM1とで構成しており、更にサイリ
スタ７用のトリガ回路を付設している。カレントミラー
回路CM1は全波ブリッジ整流器DBの正極側から抵抗R1を
介して電流I1をトランジスタQ1に流し、検出入力端ｎか
ら抵抗R2を介してトランジスタQ2に電流I2を流すように
し、欠相の無い正常時において電流I1,I2の値が等しく
なるように設定してある。また、全波ブリッジ整流器DB
の正極出力端からの電流I4がコンデンサC1に流入するよ
うに抵抗R5を配設してある。
路と、コンパレータCOM1とで構成しており、更にサイリ
スタ７用のトリガ回路を付設している。カレントミラー
回路CM1は全波ブリッジ整流器DBの正極側から抵抗R1を
介して電流I1をトランジスタQ1に流し、検出入力端ｎか
ら抵抗R2を介してトランジスタQ2に電流I2を流すように
し、欠相の無い正常時において電流I1,I2の値が等しく
なるように設定してある。また、全波ブリッジ整流器DB
の正極出力端からの電流I4がコンデンサC1に流入するよ
うに抵抗R5を配設してある。
このような構成に於いて、各負荷1a,1bには例えば100V/
200Vの単相３線式の電源を使用しているときには中性相
Ｎに欠相が無ければ夫々100Vの電圧が印加されることに
なる。
200Vの単相３線式の電源を使用しているときには中性相
Ｎに欠相が無ければ夫々100Vの電圧が印加されることに
なる。
ここで中性相Ｎに欠相が生じると、各負荷1a,1bは、各
々が等しい時を除き、各々の両端に異なる電圧V1,V2が
印加されることになり、印加電圧に異常が生じる。この
欠相時において欠相検出部Ａの検出入力端ｎと全波ブリ
ッジ整流器DBの負極側、つまりサイリスタ７のカソード
点との間の電圧Ｖ（図示せず）は半波毎にV1,V2に比例
した脈流電圧が生じることになる。このように、欠相時
に負荷1a,1bのインピーダンスのアンバランスによって
異常な電圧Ｖが生じると、第２図（ｂ）に示す電流I2は
半波毎に第２図（ａ）に示す電流I1より高い値となり、
その結果、カレントミラー回路CM1からは、その差の電
流I3が出力される。この電流I3はダイオードD1を介して
コンデンサC1に流れ込む。一方、全波ブリッジ整流器DB
の正極側から抵抗R5を介して直接コンデンサC1に至る回
路により、第２図（ｃ）の実線の波形（ａ）に示すよう
な、電源電圧の大きさに比例した電流I4と電流I3との和
の電流が共にコンデンサC1に流れ込み、カレントミラー
回路CM2のトランジスタQ3とQ4とで積分される。ここ
で、第２図（ｃ）の破線ｂと期間ｃの部分は電流I4を示
している。電流の積分値がトランジスタQ3,Q4にて構成
されたカレントミラー回路CM2の設定電流値の積分値よ
り大きくなると、出力電圧V3は、第２図（ｄ）に示すよ
うに上昇する。コンパレータCOMはこの出力電圧V3が閾
値Vthとを比較して出力電圧V3が閾値Vthを越えるとトラ
ンジスタQ5をオンさせ、抵抗R3,R4の両端に、第２図
（ｅ）に示すような電圧V4を発生させ、サイリスタ２を
トリガしてオンさせるものである。ここで、出力電圧V3
は、L1とL2との間の電源電圧に比例する大きさの電流I4
をコンデンサC1に流して得ることから、検出対象である
電源相間の電圧の大きさに比例するため、コンパレータ
COMで検出する差電圧を小さく設定することができる。
々が等しい時を除き、各々の両端に異なる電圧V1,V2が
印加されることになり、印加電圧に異常が生じる。この
欠相時において欠相検出部Ａの検出入力端ｎと全波ブリ
ッジ整流器DBの負極側、つまりサイリスタ７のカソード
点との間の電圧Ｖ（図示せず）は半波毎にV1,V2に比例
した脈流電圧が生じることになる。このように、欠相時
に負荷1a,1bのインピーダンスのアンバランスによって
異常な電圧Ｖが生じると、第２図（ｂ）に示す電流I2は
半波毎に第２図（ａ）に示す電流I1より高い値となり、
その結果、カレントミラー回路CM1からは、その差の電
流I3が出力される。この電流I3はダイオードD1を介して
コンデンサC1に流れ込む。一方、全波ブリッジ整流器DB
の正極側から抵抗R5を介して直接コンデンサC1に至る回
路により、第２図（ｃ）の実線の波形（ａ）に示すよう
な、電源電圧の大きさに比例した電流I4と電流I3との和
の電流が共にコンデンサC1に流れ込み、カレントミラー
回路CM2のトランジスタQ3とQ4とで積分される。ここ
で、第２図（ｃ）の破線ｂと期間ｃの部分は電流I4を示
している。電流の積分値がトランジスタQ3,Q4にて構成
されたカレントミラー回路CM2の設定電流値の積分値よ
り大きくなると、出力電圧V3は、第２図（ｄ）に示すよ
うに上昇する。コンパレータCOMはこの出力電圧V3が閾
値Vthとを比較して出力電圧V3が閾値Vthを越えるとトラ
ンジスタQ5をオンさせ、抵抗R3,R4の両端に、第２図
（ｅ）に示すような電圧V4を発生させ、サイリスタ２を
トリガしてオンさせるものである。ここで、出力電圧V3
は、L1とL2との間の電源電圧に比例する大きさの電流I4
をコンデンサC1に流して得ることから、検出対象である
電源相間の電圧の大きさに比例するため、コンパレータ
COMで検出する差電圧を小さく設定することができる。
このように第１図に示す回路は一定の基準電位を設定す
ることなく正常な電源電圧を電流変換し、この電流I1
と、中性相Ｎに接続される検出入力端ｎの電圧を電流変
換して得られた電流I2との差を取り、その差電流のみを
積分して弁別することにより欠相を検出し、引き外しリ
レーを駆動できるものである。
ることなく正常な電源電圧を電流変換し、この電流I1
と、中性相Ｎに接続される検出入力端ｎの電圧を電流変
換して得られた電流I2との差を取り、その差電流のみを
積分して弁別することにより欠相を検出し、引き外しリ
レーを駆動できるものである。
尚カレントミラー回路CM2の代わりに抵抗を接続して積
分回路を構成してもよい。またコンパレータCOMの動作
にヒステリシスを持たしてもよい。
分回路を構成してもよい。またコンパレータCOMの動作
にヒステリシスを持たしてもよい。
［発明の効果］ 本発明の単３中性線欠相検出遮断器は、単相３線の両電
源相間の交流電圧を整流する全波ブリッジ整流器と、該
全波ブリッジ整流器の整流出力電圧を降圧する抵抗と、
降圧された整流出力から得た直流を電源とし、全波ブリ
ッジ整流器の正極出力からの脈流電流を基準の電流とし
て流し、検出入力端から流れる電流との差に応じた出力
電流を得るカレントミラー回路を備え、前記全波ブリッ
ジ整流器の正極出力からの電流を前記カレントミラー回
路の出力電流に付加した電流により欠相検出する欠相検
出部と、該欠相検出部の出力でトリガされ、カソードを
全波ブリッジ整流器の負極出力に接続し、アノードを全
波ブリッジ整流器の出力端の一方に接続した逆阻止３端
子型のサイリスタと、該サイリスタの通電回路に直列に
挿入された引き外しリレーの駆動コイルとからなり、欠
相検出部には中性相に接続した検出入力端とサイリスタ
のカソード点との間の電位差を弁別する手段を備えた構
成となっているので、欠相検出部の電源とサイリスタの
電源とを共有することができるとともにフォトカプラの
よう高価な絶縁手段を設ける必要がなく、安価に製作で
き、全波ブリッジ整流器の正極出力からの電源電圧に比
例する電流をもカレントミラー回路の出力電流に加えて
欠相検出するので、検出の差電圧が電源電圧が高くなる
に連れて小さくなるように設定することができ、電源電
圧の大きさに対応して欠相検出ができるという効果を奏
する。
源相間の交流電圧を整流する全波ブリッジ整流器と、該
全波ブリッジ整流器の整流出力電圧を降圧する抵抗と、
降圧された整流出力から得た直流を電源とし、全波ブリ
ッジ整流器の正極出力からの脈流電流を基準の電流とし
て流し、検出入力端から流れる電流との差に応じた出力
電流を得るカレントミラー回路を備え、前記全波ブリッ
ジ整流器の正極出力からの電流を前記カレントミラー回
路の出力電流に付加した電流により欠相検出する欠相検
出部と、該欠相検出部の出力でトリガされ、カソードを
全波ブリッジ整流器の負極出力に接続し、アノードを全
波ブリッジ整流器の出力端の一方に接続した逆阻止３端
子型のサイリスタと、該サイリスタの通電回路に直列に
挿入された引き外しリレーの駆動コイルとからなり、欠
相検出部には中性相に接続した検出入力端とサイリスタ
のカソード点との間の電位差を弁別する手段を備えた構
成となっているので、欠相検出部の電源とサイリスタの
電源とを共有することができるとともにフォトカプラの
よう高価な絶縁手段を設ける必要がなく、安価に製作で
き、全波ブリッジ整流器の正極出力からの電源電圧に比
例する電流をもカレントミラー回路の出力電流に加えて
欠相検出するので、検出の差電圧が電源電圧が高くなる
に連れて小さくなるように設定することができ、電源電
圧の大きさに対応して欠相検出ができるという効果を奏
する。
第１図は本発明の単３中性線欠相検出遮断器の具体回路
図、第２図は同上の動作説明用の波形図、第３図は従来
例の基本回路図、第４図は他の従来例の基本回路図であ
り、３は駆動コイル、７はサイリスタ、DBは全波ブリッ
ジ整流器、４は抵抗、CM1,CM2はカレントミラー回路、L
1,L2は電源相、Ｎは中性相、ｎは検出入力端、I1、I2、
I3、I4は電流である。
図、第２図は同上の動作説明用の波形図、第３図は従来
例の基本回路図、第４図は他の従来例の基本回路図であ
り、３は駆動コイル、７はサイリスタ、DBは全波ブリッ
ジ整流器、４は抵抗、CM1,CM2はカレントミラー回路、L
1,L2は電源相、Ｎは中性相、ｎは検出入力端、I1、I2、
I3、I4は電流である。
Claims (1)
- 【請求項１】単相３線の両電源相間の交流電圧を整流す
る全波ブリッジ整流器と、該全波ブリッジ整流器の整流
出力電圧を降圧する抵抗と、降圧された整流出力から得
た直流を電源とし、全波ブリッジ整流器の正極出力から
の脈流電流を基準の電流として流し、検出入力端から流
れる電流との差に応じた出力電流を得るカレントミラー
回路を備え、前記全波ブリッジ整流器の正極出力からの
電流を前記カレントミラー回路の出力電流に付加した電
流により欠相検出する欠相検出部と、該欠相検出部の出
力でトリガされ、カソードを全波ブリッジ整流器の負極
出力に接続し、アノードを全波ブリッジ整流器の出力端
の一方に接続した逆阻止３端子型のサイリスタと、該サ
イリスタの通電回路に直列に挿入された引き外しリレー
の駆動コイルとからなり、欠相検出部には中性相に接続
した検出入力端とサイリスタのカソード点との間の電位
差を弁別する手段とを備えたことを特徴とする単３中性
線欠相検出遮断器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040003A JPH0767225B2 (ja) | 1986-02-25 | 1986-02-25 | 単３中性線欠相検出遮断器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61040003A JPH0767225B2 (ja) | 1986-02-25 | 1986-02-25 | 単３中性線欠相検出遮断器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62201015A JPS62201015A (ja) | 1987-09-04 |
| JPH0767225B2 true JPH0767225B2 (ja) | 1995-07-19 |
Family
ID=12568736
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61040003A Expired - Fee Related JPH0767225B2 (ja) | 1986-02-25 | 1986-02-25 | 単３中性線欠相検出遮断器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767225B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112379218A (zh) * | 2020-11-27 | 2021-02-19 | 云南电网有限责任公司昆明供电局 | 一种基于三相电压不平衡度的中性线断线判定方法 |
-
1986
- 1986-02-25 JP JP61040003A patent/JPH0767225B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62201015A (ja) | 1987-09-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2735598B2 (ja) | 固体トリップ装置 | |
| US8446700B2 (en) | Overcurrent protection in a dimmer circuit | |
| US4363064A (en) | Overcurrent protection system | |
| US4464709A (en) | Current and voltage protection for a power supply circuit | |
| JPS63228914A (ja) | 交流電源装置を保護する多極遮断器の固体引外し装置 | |
| JPH0152974B2 (ja) | ||
| EP0421204A2 (en) | An overcurrent protection apparatus | |
| US4045822A (en) | Ground fault interrupter apparatus | |
| US4308576A (en) | Overload protection for a voltage conversion circuit | |
| JP3335838B2 (ja) | 回路遮断器 | |
| JPH0767225B2 (ja) | 単３中性線欠相検出遮断器 | |
| JPH0630579A (ja) | 電流検出回路 | |
| JP3303939B2 (ja) | 中性線欠相検知回路装置 | |
| JP2686071B2 (ja) | 中性線欠相検出遮断器 | |
| JP2686070B2 (ja) | 中性線欠相検出遮断器 | |
| JPS61273120A (ja) | 欠相検出遮断器 | |
| RU2242829C2 (ru) | Устройство контроля сопротивления изоляции и защиты электрических машин и аппаратов (варианты) | |
| JPH10336881A (ja) | ３相４線中性線欠相検出装置及び回路遮断器 | |
| JPS6377383A (ja) | 起動回路 | |
| JP2000059988A (ja) | 突入電流防止回路 | |
| JP3370691B2 (ja) | 電流ウインドウ検出回路 | |
| JPH05174697A (ja) | 漏電遮断器 | |
| JPH0417030B2 (ja) | ||
| JPS61221514A (ja) | 中性線欠落検出遮断器 | |
| KR850001547Y1 (ko) | 전원차단 감지회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |