JPH0767274B2 - スイッチング制御型電源回路 - Google Patents

スイッチング制御型電源回路

Info

Publication number
JPH0767274B2
JPH0767274B2 JP63234121A JP23412188A JPH0767274B2 JP H0767274 B2 JPH0767274 B2 JP H0767274B2 JP 63234121 A JP63234121 A JP 63234121A JP 23412188 A JP23412188 A JP 23412188A JP H0767274 B2 JPH0767274 B2 JP H0767274B2
Authority
JP
Japan
Prior art keywords
output
circuit
voltage
winding
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63234121A
Other languages
English (en)
Other versions
JPH0284064A (ja
Inventor
康裕 堀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP63234121A priority Critical patent/JPH0767274B2/ja
Publication of JPH0284064A publication Critical patent/JPH0284064A/ja
Publication of JPH0767274B2 publication Critical patent/JPH0767274B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はテレビジョン(TV)受像機やビデオテープレコ
ーダ(VTR)等に使用するスイッチング制御型電源回路
に関する。
(ロ)従来の技術 スイッチング制御型電源回路は、従来より種々提案され
ているが、例えばVTR一体型のTV受像機では、TV部とVTR
部に夫々個別に電源を供給しなければならないため、こ
の種の電源回路を使用する場合はコンバータトランスに
二つの出力巻線を設け、その各出力巻線から得る直流出
力電圧を上記TV部とVTR部に夫々供給するよう構成する
ことが考えられる。
ところで、このようなスイッチング制御型電源回路では
何れかの出力巻線から得る直流出力電圧の変動を検出回
路で検出し、その検出出力に応じて直流入力断続用のス
イッチングトランジスタを制御することによって定電圧
制御を行うようにしている。このため、前述のVTR一体
型TV受像機の場合のように、コンバータトランスの二つ
の出力巻線の各直流出力電圧の少なくとも一方を他方と
独立にオン・オフできるようにした場合には、上記検出
回路に接続された側の出力巻線の直流出力電圧がオン
(使用時)のときと、この直流出力電圧がオフ(不使用
時)のときとでは、上記検出回路に接続されない他方の
出力巻線の直流出力電圧が大きく変化する。
すなわち、今、コンバータトランスの第1第2出力巻線
のうち第1出力巻線に出力電圧のオン・オフ用のスイッ
チ及び前述の検出回路が接続されている場合には、上記
スイッチが閉成されている場合と開放された場合とで第
2出力巻線から得る直流出力電圧(以下、これを単に第
2出力電圧と云う。第1出力電圧についても同様)が大
きく変化する。これは、上記スイッチの開閉によって第
1出力巻線の負荷状態が大きく変化して、検出回路に入
力される電圧の大きさが変わるからである。
(ハ)発明が解決しようとする課題 本発明は上記のようにコンバータトランスからの第1第
2出力電圧の少なくとも一方を他方と独立にオン・オフ
できるようにした場合でも、その一方の出力電圧のオン
・オフに拘わらず上記他方の出力電圧を略一定に安定化
できるようにしたスイッチング制御型電源回路を提供す
ることを目的とする。
(ニ)課題を解決するための手段 本発明のスイッチング制御型電源回路では、コンバータ
トランスの第1第2の出力巻線に第1第2の分圧回路を
夫々備え、その第1第2出力巻線の双方から直流出力電
圧を取り出しているときは前記第1分圧回路の出力を前
記検出回路に入力し、第2出力巻線からのみ直流出力電
圧を取り出しているときは前記第2分圧回路の出力を前
記検出回路に入力するようにした。そして、前記第1第
2出力巻線の双方から出力電圧を取り出す状態と、第2
出力巻線からのみ出力電圧を取り出す状態とを切換える
ためにスイッチが設けられるが、このスイッチは第1の
実施例では第1出力巻線に接続された整流平滑回路と直
流出力端子との間に設けられ、且つ、このスイッチより
も上記出力端子側に前記第1分圧回路が接続される。ま
た、第2の実施例では、第1出力巻線に接続された整流
平滑回路と直流出力端子との間に電流検出抵抗が接続さ
れ、この検出抵抗の両端間にスイッチングトランジスタ
のエミッタ・ベース間が接続されると共に、このスイッ
チトランジスタのコレクタに前記第1分圧回路が接続さ
れる。
(ホ)作用 前記構成に依れば、第1第2出力巻線の双方から出力電
圧を取り出している状態でも、第2出力巻線からのみ出
力電圧を取り出している状態でも、前記スイッチングト
ランジスタはその各定常時の負荷状態に応じて正しく制
御されるので、第2出力巻線から常に正規の値の出力電
圧が得られることになる。
(ヘ)実施例 第一図は本発明をVTR一体型TV受像機の電源回路に実施
した場合の一実施例を示している。同図に於て、(T1
(T1′)は商用交流電源入力を整流平滑して得た非安定
直流電圧が主電源スイッチ(SW1)を介して導入される
入力端子であり、その直流入力がコンバータトランス
(1)の入力巻線(N1)とスイッチングトランジスタ
(Q1)の直列回路に印加される。スイッチングトランジ
スタ(Q1)は上記トランス(1)の帰還巻線(N2)及び
先の入力巻線(N1)とでブロッキング発振回路を構成し
ており、そのため上記帰還巻線(N2)がコンデンサ
(C2)とダイオード(D1)と抵抗(R3)(R4)の直並列
回路を介してスイッチングトランジスタ(Q1)のベース
・エミッタ間に接続されている。
前記スイッチングトランジスタ(Q1)の制御部(2)
は、スイッチングトランジスタ(Q1)のベース電流バイ
パス用の制御トランジスタ(Q2)、そのベースと起動用
抵抗(R1)との間に接続されたドライブトランジスタ
(Q3)、及びその両ベース間に受光トランジスタ(Q8
が接続されたフォトカップラ(PC)とを備えている。そ
して、制御トランジスタ(Q2)のエミッタ(P点)と前
記並直列回路のQ点との間には、帰還巻線(N2)に発生
する矩形波電圧の積分用のコンデンサ(C3)と抵抗
(R8)が直列に接続され、且つ、その両者の接続中点
(R)と帰還巻線(N2)のd端との間には上記コンデン
サ(C3)の放電路を構成するダイオード(D3)と抵抗
(R9)が直列接続され、それらの積分作用によって上記
R点に得る三角波電圧が前記制御トランジスタ(Q2)の
ベースに印加されるようになっている。更に、先のQ点
と起動用抵抗(R1)の下端側との間には、電流制限抵抗
(R5)とダイオード(D2)が並列に接続されている。
一方、前記コンバータトランス(1)には、第1第2出
力巻線(N3)(N4)が設けられ、且つ、その各巻線に整
流用のダイオード(D4)(D5)及び平滑コンデンサ
(C4)(C5)が接続されており、そのA点に得る直流の
第1出力電圧がTVオン・オフスイッチ(SW2)を介して
第1出力端子(T2)に出力され、B点に得る直流の第2
出力電圧は第2出力端子(T3)に直接出力されるように
なっている。そして、第1第2出力端子(T2)(T3)か
らの各直流出力電圧はそれぞれTV部とVTR部の電源とし
て供給されるようになっている。
次に、(3)は本発明で特徴とする誤差検出部であり、
この検出部は大別して第1第2分圧回路(4)(5)と
検出回路(6)からなる。第1分圧回路(4)は基本的
には第1出力端子(T2)と接地点間に直列接続された抵
抗(R10)(R11)と可変抵抗(VR1)からなり、その一
つの抵抗(R11)に抵抗(R12)を介して並列接続された
第2切換トランジスタ(Q5)、そのベースに遅延用のコ
ンデンサ(C6)と抵抗(R13)と共に接続された第1切
換トランジスタ(Q4)、及び第1第2出力端子(T2
(T3)からのバイアス抵抗(R14)〜(R18)よりなる第
1保護回路(7)を追加接続した構成である。
また、第2分圧回路(5)は基本的には第2出力端子
(T3)と接地点間に直列接続された抵抗(R19)(R20
と可変抵抗(VR2)からなり、その抵抗の一つ(R20)に
対して並列接続された第3切換トランジスタ(Q6)及び
第1出力端子(T2)に接続されたバイアス抵抗(R21
〜(R23)からなる第2保護回路(8)を追加接続した
構成となっている。
一方、前記検出回路(6)は、コレクタが電流制限抵抗
(R24)及びフォトカップラ(PC)内の発光ダイオード
(D8)を介して第2出力端子(T3)に接続され、そのエ
ミッタが基準電圧用のツェナーダイオード(ZD)と抵抗
(R25)との接続中点に接続され、且つ、ベースが逆流
阻止用のダイオード(D6)(D7)を夫々介して可変抵抗
(VR1)(VR2)の各摺動子に接続された構成となってい
る。
第1図の実施例は概ね以上の如く構成されており、以
下、先ず制御部(2)の基本的な制御動作を説明し、そ
の後に誤差検出部(3)による動作について説明する。
[I]制御部(2)の動作 先ず、主電源スイツチ(SW1)を投入すると、起動用抵
抗(R1)→抵抗(R5)→抵抗(R4)→スイッチングトラ
ンジスタ(Q1)のベースの経路で起動電流が流れてスイ
ッチングトランジスタ(Q1)が起動し、以後は従来と同
様のブロッキング発振動作によって定常状態に移行す
る。
今、定常状態に於ては、スイッチングトランジスタ
(Q1)のオン・オフによって帰還巻線(N2)には第2図
(イ)の如き矩形波電圧が発生し、この矩形波電圧がコ
ンデンサ(C2)、抵抗(R8)(R9)、ダイオード(D1
(D3)からなる積分回路(9)によって積分されてR点
には同図(ロ)の三角波電圧が現れる。その際、積分用
コンデンサ(C3)に対する図示の極性の充電はダイオー
ド(D1)及び抵抗(R8)を介して行われ、放電はダイオ
ード(D3)及び抵抗(R9)を介して行われるが、R8>R9
としているので、上記三角波電圧は図示のような波形と
なる。そして、この三角波電圧(ロ)が制御トランジス
タ(Q2)のベースに印加される。
一方、スイッチングトランジスタ(Q1)のオン期間で
は、フォトカップラ(PC)内の受光トランジスタ(Q8
には、帰還巻線(N2)のd端→ダイオード(D1)→ダイ
オード(D2)→抵抗(R6)→受光トランジスタ(Q8)→
抵抗(R7)→帰還巻線(N2)のC端の経路で電流が流
れ、且つ、この電流は上記フォトカップラ(PC)内の発
光ダイオード(D8)の発光量によって、その大きさが決
まる。従って、ドライブトランジスタ(Q2)のコレクタ
には、その電流に比例した大きさの直流電圧(Vr)が発
生し、この電圧が前述の三角波電圧(ロ)に重畳され、
その重畳後の電圧(第2図(ハ))が制御トランジスタ
(Q2)のベースに印加される。従って、この電圧(ハ)
が制御トランジスタ(Q2)のベース・エミッタ間立ち上
がり電圧Vbeに達したときに、制御トランジスタ(Q2
がターンオンし、それにより帰還巻線(N2)のd端から
図示の経路で流れるスイッチングトランジスタ(Q1)の
オン時の正帰還電流Ifをバイパスしてスイッチングトラ
ンジスタ(Q1)をターンオフさせる。
このようにして制御部(2)は、ブロッキング発振によ
るスイッチングトランジスタ(Q1)のオン・オフ動作の
うち、そのオフタイミングを後述の如く誤差検出部
(3)の出力に応じて制御することにより、直流出力電
圧の安定化制御を行うのである。
[II]誤差検出部(3)の動作 定常状態では、A点及びB点には一定の直流出力電圧
V1、V2がそれぞれ発生しており、今、TVオン・オフスイ
ッチ(SW2)を投入して、この各出力電圧を受像機側に
供給している状態を考える。すると、このときは、誤差
検出部(3)内の第1保護回路(7)の第1切換トラン
ジスタ(Q4)がオンで第2切換トランジスタ(Q5)がオ
フとなるから、第1分圧回路(4)の出力点(C)には
抵抗(R10)(R11)と可変抵抗(VR1)で上記V1を分圧
して得る電圧V1hが発生する。一方、このとき第2保護
回路(8)の第3切換トランジスタ(Q6)はオンになっ
ているから、第2分圧回路(5)の出力点(D)には前
記V2を抵抗(R19)と可変抵抗(VR2)で分圧して得る電
圧V2lが発生する。
ここで、V1h>V2lになるよう設定されているので、ダイ
オードの一方(D6)がオンで他方(D7)がオフになる。
従って、フォトカップラ(PC)内の発光ダイオード
(D8)には第1直流出力電圧V1の変動分に応じた電流が
流れ、この出力電圧V1が一定になるよう制御部(2)で
の前述の制御が行われるのである。即ち、例えば上記出
力電圧V1が上昇したときは、発光ダイオード(D8)を流
れる電流が増大するので、受光トランジスタ(Q8)の電
流も増大する。このため、制御トランジスタ(Q2)のベ
ースに於ける前述の直流電圧(Vr)が上昇するので、こ
のトランジスタ(Q2)のターンオン従ってスイッチング
トランジスタ(Q1)のターンオフタイミングが早まって
(即ち、オン期間長が短くなって)上記出力電圧V1の上
昇が阻止されるのである。このようにして第1出力電圧
V1が安定化されるが、第1第2出力巻線(N3)(N4)及
び入力巻線(N1)はそれぞれ互いに密結合されているの
で、第1出力電圧V1が安定化されれば、第2出力電圧V2
も安定化されることになる。
次に、この状態からスイッチ(SW2)を解放してTVをオ
フにしたときは、第1切換トランジスタ(Q4)がオフと
なり、第2切換トランジスタ(Q5)はコンデンサ(C6
の存在のために若干遅れてオンになるが、これらの動作
には全く関係なく第1分圧回路(4)の出力点(C)の
電圧は零になる。一方、このとき第3切換トランジスタ
(Q6)もオフになるので、第2分圧回路(5)の出力点
(D)には第2出力電圧V2を抵抗(R19)(R20)と可変
抵抗(VR2)で分圧して得る電圧V2hが発生する。そし
て、このV2hが前述のV1hに略等しくなるよう上記抵抗
(R19)(R20)が選定されているので、検出回路(6)
及び制御部(2)はスイッチ(SW2)の閉成時と同一の
動作によって第2出力電圧V2を安定化させるのである。
また、この状態からスイッチ(SW2)を再び閉成する
と、第1出力電圧V1に応じて安定化制御が行われる最初
の状態に戻るが、この動作は以下の如く少許遅れて行わ
れる。即ち、スイッチ(SW2)を閉じると、第1切換ト
ランジスタ(Q4)は直ちにオンになるが、第2切換トラ
ンジスタ(Q5)は第1切換トランジスタ(Q4)を介して
コンデンサ(C6)が充分放電するまでオフにならない。
一方、このとき第3切換トランジスタ(Q6)は直ちにオ
ンしている。従って、第2切換トランジスタ(Q5)がオ
フするまでの間はC点に発生する電圧V1はD点に得る
前述のV2lよりも高くなっており、従って、検出回路
(6)はこの期間では上記V1に対して動作する。そし
て、この第2切換トランジスタ(Q5)がオフになると、
検出回路(6)はこのときC点に発生する前述の電圧V
1hに対して動作する状態に移行するのである。
ここで、前記スイッチ(SW2)の再投入時に上記のよう
な動作をさせているが、これはスイッチ(SW2)の開放
時は第1出力巻線(N3)の平滑コンデンサ(C4)が無負
荷状態になっていて、A点の第1出力電圧V1が高くなっ
ているので、スイッチ(SW2)の閉成直後はその高い電
圧V1に対して検出回路(6)が動作し、その結果、B点
の第2出力電圧V2が一時的に低下するのを回避するため
である。即ち、このためスイッチ(SW2)の閉成後一定
時間のみ第1分圧回路(4)の分圧比を小さくして、C
点の電圧V1を定常時のときの電圧V1hに略等しくなる
ように低下させているのである。従って、このような配
慮が必要なければ、第1保護回路(7)は不要である。
また、第3切換トランジスタ(Q6)は、スイッチ(S
W2)の閉成後の定常状態に於て、D点の電圧が必ずC点
の電圧よりも低くなるようにするためのものであり、従
って、第2分圧回路(5)の抵抗(R19)(R20)及び可
変抵抗(VR2)の設定によって、V1hがV2hよりも常に少
許高くなるように設定できれば、第2保護回路(8)も
不要となる。第3図は本発明の他の実施例の要部を示し
ている。即ち、同図のものは、配線上等の問題から、ス
イッチ(SW2)を出力端子(T2)よりも後段のTV部(1
0)側に設けなければならない場合に使用される実施例
であり、この実施例は図示より判るように、スイッチ
(SW2)を閉成したときに、電流検出抵抗(R26)に流れ
る負荷電流によってスイッチトランジスタ(Q9)がオン
となり第1分圧回路(4)に第1出力電圧V1が印加され
るようになっているのである。
なお、本発明は、前記実施例の如く帰還巻線に発生する
電圧を積分して得た三角波電圧を利用してスイッチング
トランジスタの制御を行うものだけでなく、その他の制
御方式を採用するものにも適用できる。
(ト)発明の効果 以上の如く本発明のスイッチング制御型電源回路は、コ
ンバータトランスの異なる出力巻線からそれぞれ得る第
1第2の出力電圧の少なくとも一方を他方と独立にオン
・オフできるようにした場合でも、その一方の出力電圧
のオン・オフに拘わらず上記他方の出力電圧を常に略一
定になるよう安定化できると云う利点がある。
【図面の簡単な説明】
第1図は本発明によるスイッチング制御型電源回路の一
実施例を示す回路図、第2図はその要部の電圧波形図、
第3図は他の実施例の要部を示す回路図である。 (Q1)…スイッチングトランジスタ、(N3)(N4)…第
1第2出力巻線、(1)…コンバータトランス、(2)
…制御部、(3)…誤差検出部、(4)(5)…第1第
2分圧回路、(6)…検出回路。

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】直流入力をスイッチングトランジスタで断
    続してコンバータトランスの入力巻線に印加し、このコ
    ンバータトランスの出力巻線から得る直流出力電圧の変
    動を検出する検出回路の出力に応じて上記トランジスタ
    のスイッチング動作を制御するようにした電源回路に於
    て、前記コンバータトランスが第1第2の出力巻線を有
    すると共に、前記第1出力巻線に接続された整流平滑回
    路と直流出力端子との間に接続されたスイッチと、該ス
    イッチと前記検出回路との間に接続された第1分圧回路
    と、前記第2出力巻線に接続された整流平滑回路と前記
    検出回路との間に接続された第2分圧回路とを備え、前
    記スイッチを閉成して上記第1第2出力巻線の双方から
    直流出力電圧を取り出しているときは前記第1分圧回路
    の出力を前記検出回路に入力し、前記スイッチを開放し
    て第2出力巻線からのみ直流出力電圧を取り出している
    ときは前記第2分圧回路の出力を前記検出回路に入力す
    るようにしてなるスイッチング制御型電源回路。
  2. 【請求項2】直流入力をスイッチングトランジスタで断
    続してコンバータトランスの入力巻線に印加し、このコ
    ンバータトランスの出力巻線から得る直流出力電圧の変
    動を検出する検出回路の出力に応じて上記トランジスタ
    のスイッチング動作を制御するようにした電源回路に於
    て、前記コンバータトランスが第1第2の出力巻線を有
    すると共に、前記第1出力巻線に接続された整流平滑回
    路と直流出力端子との間に接続された電流検出抵抗と、
    該電流検出抵抗の両端にエミッタ及びベースが接続され
    たトランジスタと、該トランジスタのコレクタと前記検
    出回路との間に接続された第1分圧回路と、前記第2出
    力巻線に接続された整流平滑回路と前記検出回路との間
    に接続された第2分圧回路とを備え、前記トランジスタ
    をオンして上記第1第2出力巻線の双方から直流出力電
    圧を取り出しているときは前記第1分圧回路の出力を前
    記検出回路に入力し、前記トランジスタをオフして第2
    出力巻線からのみ直流出力電圧を取り出しているときは
    前記第2分圧回路の出力を前記検出回路に入力するよう
    にしてなるスイッチング制御型電源回路。
JP63234121A 1988-09-19 1988-09-19 スイッチング制御型電源回路 Expired - Fee Related JPH0767274B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63234121A JPH0767274B2 (ja) 1988-09-19 1988-09-19 スイッチング制御型電源回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63234121A JPH0767274B2 (ja) 1988-09-19 1988-09-19 スイッチング制御型電源回路

Publications (2)

Publication Number Publication Date
JPH0284064A JPH0284064A (ja) 1990-03-26
JPH0767274B2 true JPH0767274B2 (ja) 1995-07-19

Family

ID=16965963

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63234121A Expired - Fee Related JPH0767274B2 (ja) 1988-09-19 1988-09-19 スイッチング制御型電源回路

Country Status (1)

Country Link
JP (1) JPH0767274B2 (ja)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60219917A (ja) * 1984-04-13 1985-11-02 株式会社日立製作所 スイツチングレギユレ−タ
JPS62152683U (ja) * 1986-03-20 1987-09-28
JPS6356413U (ja) * 1986-09-30 1988-04-15
JPS63113482U (ja) * 1987-01-09 1988-07-21

Also Published As

Publication number Publication date
JPH0284064A (ja) 1990-03-26

Similar Documents

Publication Publication Date Title
US5041956A (en) Switched-mode power supply circuit including a starting circuit
US5034873A (en) Circuit configuration for a fixed-frequency blocking oscillator converter switching power supply
KR920008204B1 (ko) 스위칭 제어형 전원 회로
US6917530B2 (en) Switching power supply using controlled negative feedback in series with a switching device and responsive to the voltage and or current to a load
US5032967A (en) SMPS apparatus having a demagnetization circuit
KR920004334Y1 (ko) Smps의 출력 전압 안정화 회로
JPH0767274B2 (ja) スイッチング制御型電源回路
US20040169977A1 (en) Overcurrent protection switched mode power supply
JPH01148064A (ja) 電源装置の保護回路
JP2542810B2 (ja) スイッチング制御型電源回路
JPH0755049B2 (ja) スイッチング制御型電源回路
JPH02294269A (ja) 電源装置
JP3198731B2 (ja) 電源回路装置
JP2986976B2 (ja) 多出力型スイッチング電源装置
JPH09182425A (ja) Dc−dcコンバータ
JP2589820Y2 (ja) スイッチング電源装置
JP2986975B2 (ja) 多出力型スイッチング電源装置
JPH0545118Y2 (ja)
JP3287039B2 (ja) スイッチング電源装置
KR0140018Y1 (ko) 배터리 충전회로
JP2950129B2 (ja) スイッチング電源装置
JPH0595678A (ja) 多出力型スイツチング電源装置
JPH0357711B2 (ja)
JP2527920Y2 (ja) 高圧電源回路
KR930008233Y1 (ko) 트리거 전류 제어회로

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees