JPH0769357B2

JPH0769357B2 - 電圧検出回路

Info

Publication number: JPH0769357B2
Application number: JP62271944A
Authority: JP
Inventors: 富保砂金; 光勇佐藤
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1987-10-29
Filing date: 1987-10-29
Publication date: 1995-07-26
Anticipated expiration: 2010-07-26
Also published as: JPH01114761A

Description

【発明の詳細な説明】〔概要〕シャント・レギュレータを用いる電圧検出回路に関し、利得調整を容易にし、特に、利得を減小させることを可
能にすることを目的とし、反転入力端子、非反転入力端子、出力端子、および、内
部回路の基準電圧を発生するための正電源入力端子を有
する演算増幅器と、定電圧ダイオードと、高電圧源およ
び低電圧源と、第１および第２の抵抗と、電流供給部と
を有してなり、前記定電圧ダイオードの高電圧側端子は
前記非反転入力端子に、そして、該定電圧ダイオードの
低電圧側端子は前記低電圧源に接続され、前記反転入力
端子には前記第１の抵抗を介して入力電圧が印加され、
該反転入力端子と前記出力端子とは前記第２の抵抗を介
して接続され、前記高電圧源からの電流は前記電流供給
部を介して前記正電源入力端子および出力端子に供給さ
れるように構成する。

〔産業上の利用分野〕

本発明は電圧検出回路に関し、特に、シャント・レギュ
レータを用いる電圧検出回路に関する。

カソード、アノード、およびレファレンス電極の３端子
を有し、レファレンス電極に印加する電圧に応じてカソ
ード、アノード間の電圧を変化させるシャント・レギュ
レータ集積回路（IC）が市販されている。その構成は、
第８図に示されるように演算増幅器１の非反転入力端子
を上記レファレンス電極V_refとし、反転入力端子と負電
源入力端子との間に定電圧ダイオードを接続して該負電
源入力端子を上記アノード電極Ａとし、正電源入力端子
を出力端子と接続した上記カソード電極Ｃとするもので
ある。このような特性により、第８図のシャント・レギ
ュレータ集積回路は電圧検出用に用いられている。しか
しながら、従来のシャント・レギュレータICを用いる電
圧検出回路においては、動作が不安定であるという問題
があり、安定した動作を実現する技術が要望されてい
た。

〔従来の技術、および発明が解決しようとする問題点〕

第６図は従来のDC−DCコンバータ回路におけるシャント
・レギュレータICを用いた電圧検出回路の使用例を示す
ものである。第６図において、32はスイッチング制御回
路、31はスイッチング制御回路32の出力により制御され
るスイッチング素子、30は一次側直流電源、20はトラン
ス、21は整流用ダイオード、22は平滑用コンデンサ、８
および９はこのDC−DCコンバータの出力側直流電圧から
のシャント・レギュレータICのレファンス電圧のレベル
を作るための電圧分配用抵抗、そして10はシャント・レ
ギュレータIC、40aはシャント・レギュレータIC10のカ
ソード出力によって駆動される発光素子、41は発光素子
40aへ流れる電流を制限する電流制限抵抗、23は負荷抵
抗、40bは上記発光素子40aの光を受光して両者でフォト
・カプラを形成する受光素子、35はスイッチング制御回
路32の参照電圧発生用の電源、33および34は該参照電圧
発生用の抵抗である。第６図の従来のDC−DCコンバータ
においては、シャント・レギュレータICは出力側の直流
電圧を抵抗８および抵抗９によって分圧されたものをレ
ファレンス電圧として受け、このレファレンス電圧に応
じたカソード出力によって発光素子40aを駆動する。受
光素子40bは該レファレンス電圧に応じた強度の光を受
光してそのエミッタ電流を変化させて、抵抗34の両端の
電圧を変化させる。この電圧は抵抗33を介して前記スイ
ッチング制御回路32の参照電圧として供給される。この
ようにして、第６図のDC−DCコンバータにおいては、シ
ャント・レギュレータICは出力を定電圧に保つためのフ
ィードバック回路を形成するための出力電圧検出のため
に用いられている。

第７図は第６図のDC−DCコンバータにおいて電圧検出回
路を構成する部分を示すものである。ところで、第７図
の回路においてシャント・レギュレータICの利得G₀は、
演算増幅器の出力端子と反転入力端子との間の内部抵
抗、すなわち、内部帰還抵抗をR_fとするときとなる。R₈およびR₉は抵抗８および抵抗９の値である。
ここで、演算増幅器の内部帰還抵抗R_fは一般に極めて大
きい（約10MΩのオーダーである）。他方、第７図に示
すような電圧検出回路は、特に第６図に示されるような
フィードバック回路において用いられるときには、その
利得が大き過ぎるとフィードバック回路による制御動作
を不安定にする。そこで、利得G₀は余り大きくない値に
調整されることが望ましい。しかしながら抵抗８および
抵抗９の値R₈，R₉の値を上記の内部帰還抵抗R_fと同等程
度に大きくすることは困難であり、そのため、従来のシ
ャント・レギュレータICを用いた電圧検出回路は利得制
御が容易でなく、極めて大きな利得を有し、特にフィー
ドバック制御等に用いられるときには、制御系を不安定
にするという問題があった。

本発明は上記の問題点に鑑み、なされたもので、利得調
整が容易で、特に、利得を減少させることが可能な、シ
ャント・レギュレータを用いる電圧検出回路を提供する
ことを目的とするものである。

〔問題点を解決するための手段〕

本発明による電圧検出回路の基本的構成を第１図に示
す。本図において、１は演算増幅器、２は定電圧ダイオ
ード、3aは高電圧源、3bは低電圧源、４は電流供給部、
そして、５および６は抵抗である。

定電圧ダイオード２の高電圧側の端子は演算増幅器の非
反転入力端子に、低電圧側の端子は低電圧源3bに接続さ
れる。また、演算増幅器１の出力端子は電流供給部４を
介して高電圧源3aに接続される。そして、本発明によ
り、演算増幅器１の反転入力端子には入力電圧が抵抗５
を介して印加され、該反転入力端子と上記出力端子とは
抵抗６を介して接続される。

また、演算増幅器１の出力端子と正電源入力端子は接続
され、上記の電流供給部４は、電気抵抗を有してなり、
高電圧源3aより演算増幅器１の出力端子および正電源入
力端子へ電流を供給するパスとなる。更に、上記の電流
供給部４は、例えば第３図に示されているように、発光
素子40aを有する回路と、抵抗７との並列接続を有す
る。

〔作用〕

高電圧源3aから電流供給部４を介して供給された電流に
よって演算増幅器１の非反転入力端子に接続された定電
圧ダイオード２の両端に定電圧が発生する。演算増幅器
１の非反転入力端子と出力端子との間に抵抗６が接続さ
れ、入力電圧が抵抗５を介して演算増幅器１の反転入力
端子に印加されていることにより、演算増幅器１の出力
端子は前記定電圧と入力電圧との差に比例する電圧を出
力し、その利得は、となる。ここでR₅およびR₆はそれぞれ抵抗５と６の抵抗
値である。したがって利得は抵抗５と６の抵抗値の比に
よって自由に設定でき、例えば、フィードバック制御が
安定に行なわれるように利得を小さくすることが可能と
なる。

〔実施例〕

第２図は本発明の第１の実施例の構成を示すものであ
る。第２図において、演算増幅器１、定電圧ダイオード
２、および抵抗６および６からなる構成は、前述の第１
図に示されたものと同じである。本実施例において入力
電圧はV_xであって、この入力電圧V_xは抵抗８および９に
よって分配されて、上記抵抗５の一端に印加される。

また、直流電源３′の高電圧側端子と演算増幅器１の出
力端子との間に接続された発光素子40aと抵抗41との直
列回路は、前述の第１図の電流供給部４に対応する部分
であって、この部分には、演算増幅器１の出力電圧に応
じた電圧降下が生じ、すなわち、該出力電圧に応じた電
流が流れる。これによって、発光素子40aは該出力電圧
に応じた発光をし、発光素子40aの出力光が第２図の電
圧検出回路の出力となる。なお、抵抗41は発光素子40a
（例えば発光ダイオード）における電圧降下が高々１〜
2V程度であることにより、電流制限用に用いられたもの
である。

第３図は、本発明の第２の実施例の構成を示すものであ
る。第３図の構成と第２図の構成との違いは、前記電流
供給部４の部分に、発光素子40aと電流制限用抵抗41と
の直列回路に並列に電流供給用抵抗７を接続したことに
ある。これは発光素子40aを流れる電流だけでは、演算
増幅器１の内部回路の基準電圧を発生するに十分でない
場合、あるいは、特に、演算増幅器１の非反転入力端子
に接続される定電圧ダイオードに定電圧を発生させるに
必要な電流を供給することができない場合のために、設
けられたものである。

第４図は、第３図の電圧検出回路をDC−DCコンバータの
回路における電圧フィードバック制御のために用いたも
のを示す。本発明により抵抗5,6および７を設けたこと
以外は前述の第６図の構成と同様である。抵抗５および
６を設けたことにより、シャント・レギレータICの利得
は（ここでR₅＞＞R₈，R₉、R₆＜＜R_fであって、R₅，R₆，R₈
およびR₉はそれぞれ抵抗5,6,8および９の抵抗値、そし
て、R_fは前述の演算増幅器１の内部帰還抵抗値とする）
となり、容易に調整し得るので、この利得を小さくする
ことにより、出力電圧検出→スイッチング制御回路の参
照電圧制御の経路からなる電圧フィードバック制御は安
定に行ない得るようになる。

第５図は第３図の電圧検出回路をDC−DCコンバータにお
ける電流フィールドバック制御のために出力電流検出回
路として用いた構成を示すものである。

第５図のDC−DCコンバータの出力電流は負荷23と直列に
接続された抵抗24の両端の電圧を検出することにより行
なわれる。抵抗24の両端の電圧を検出する構成は第３図
の構成そのものである。こうして、前述と同様の理由に
より、本発明の電圧検出回路によって電流検出を行なっ
てDC−DCコンバータの定電流制御をも安定に行なうこと
が可能となる。

〔発明の効果〕

本発明によれば、シャント・レギュレータを用いる電圧
検出回路において、利得の調整が容易になり、特に、利
得を減少させることが可能になるため、安定なフィード
バック制御等の実現のために有用である。

【図面の簡単な説明】

第１図は本発明の基本的構成図、第２図は本発明の第１の実施例構成図、第３図は本発明の第２の実施例の構成図、第４図および第５図は本発明の電圧検出回路の使用例を
示す図、第６図は従来のDC−DCコンバータ回路におけるシャント
・レギュレータICの使用例を示す図、第７図は第６図の構成に用いられる電圧検出回路の構成
図、そして第８図はシャント・レギュレータ集積回路のブロック図
である。（符号の説明）１…演算増幅器、２…定電圧ダイオード、3a…高電圧電
源、3b…低電圧電電、４…電流供給部、5,6,7,8,9,24,3
3,34,41…抵抗、10…シャント・レギュレータ集積回
路、20…トランス、21…タイオード、22…コンデンサ、
23…負荷抵抗、25,30,35…電源、31…スイッチング素
子、32…スイッチング制御回路、40a…発光素子、40b…
受光素子。

Claims

【特許請求の範囲】

【請求項１】反転入力端子、非反転入力端子、出力端
子、および、内部回路の基準電圧を発生するための正電
源入力端子を有する演算増幅器（１）と、定電圧ダイオ
ード（２）と、高電圧源（3a）および低電圧源（3b）
と、第１および第２の抵抗（5,6）と、電流供給部
（４）とを有してなり、前記定電圧ダイオード（２）の高電圧側端子は前記非反
転入力端子に、そして、該定電圧ダイオード（２）の低
電圧側端子は前記低電圧源（3b）に接続され、前記反転入力端子には前記第１の抵抗（５）を介して入
力電圧が印加され、該反転入力端子と前記出力端子とは
前記第２の抵抗（６）を介して接続され、前記高電圧源（3a）からの電流は前記電流供給部（４）
を介して前記正電源入力端子および出力端子に供給さ
れ、前記電流供給部（４）は、発光素子（40a）を有する回
路と、第３の抵抗（７）との並列接続を有することを特
徴とする電圧検出回路。
【請求項２】前記発光素子（40a）を有する回路は、発
光素子（40a）および第４の抵抗（41）の直列回路を含
む特許請求の範囲第１項記載の電圧検出回路。