JPH076950A - 電子、電光および光学的な構成要素に対する構造部品を作製する方法 - Google Patents

電子、電光および光学的な構成要素に対する構造部品を作製する方法

Info

Publication number
JPH076950A
JPH076950A JP3233480A JP23348091A JPH076950A JP H076950 A JPH076950 A JP H076950A JP 3233480 A JP3233480 A JP 3233480A JP 23348091 A JP23348091 A JP 23348091A JP H076950 A JPH076950 A JP H076950A
Authority
JP
Japan
Prior art keywords
single crystal
substrate
layer
crystalline
compound
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP3233480A
Other languages
English (en)
Inventor
Siegfried Mantl
ジークフリート・マントル
Bernd Hollaender
ベルント・ホーレンデル
Rainer Butz
ライネル・ブッツ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Forschungszentrum Juelich GmbH
Original Assignee
Forschungszentrum Juelich GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Forschungszentrum Juelich GmbH filed Critical Forschungszentrum Juelich GmbH
Publication of JPH076950A publication Critical patent/JPH076950A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P90/00—Preparation of wafers not covered by a single main group of this subclass, e.g. wafer reinforcement
    • H10P90/19—Preparing inhomogeneous wafers
    • H10P90/1904—Preparing vertically inhomogeneous wafers
    • H10P90/1906—Preparing SOI wafers
    • H10P90/1908—Preparing SOI wafers using silicon implanted buried insulating layers, e.g. oxide layers [SIMOX]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/181—Semiconductor-on-insulator [SOI] isolation regions, e.g. buried oxide regions of SOI wafers

Landscapes

  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

(57)【要約】 【目的】 基板とこの基板の上に付着させた結晶被膜か
らなる、電子、電光および光学構造素子用の構造部品を
作製する方法を提供する。 【構成】 埋め込んだ非晶質層とその上に作製された単
結晶の層を有する結晶性の基板を使用し、前記単結晶層
が混合結晶ないしは化合物に変換される。これ等のもの
は所望の結晶性被膜に一致するか、あるいは格子構造の
点で元の結晶性被膜に近い所望の結晶被膜になる。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、基板と、この基板の
上に付着させた結晶性被膜から成る、電子、電光および
光学的な構成要素に対する構造部品を作製する方法に関
する。
【０００２】
【従来の技術】単結晶の被膜を作製するためには、多く
の場合、利用できる基板材料が大きく制限されている
か、あるいは被膜の品質が低下する。基板と付着物質間
の結晶構造が異なり、格子定数が異なる（格子の不一
致）ため、例えばシリコンウェファー上でのエピタキシ
ャル成長が非常に特別な場合しか行われない。格子定数
が合っていない場合に、付着を行うと、構成要素にたい
てい必要となる厚さの被膜の場合、格子欠陥である転位
が全面にわたって生じる結果になる。これ等の転位の大
多数は新たに成長した被膜を通過して続くので、被膜材
料の電気的な特性、および特に光学特性をひどく悪化さ
せる。例えば、多孔質 Si の上に付着させるような、他
の方法は今まで殆ど行われていない。
【０００３】
【発明が解決しようとする課題】この発明の課題は、上
に述べた難点を大幅に防止する冒頭に述べた様式の方法
を提供することにある。
【０００４】
【課題を解決するための手段】上記の課題は、この発明
により、基板と、この基板の上に付着させた結晶性被膜
から成る、電子、電光および光学的な構成要素に対する
構造部品を作製する方法の場合、埋め込んだ非晶質層と
その上に作製した単結晶層とを有する結晶性基板を使用
し、前記単結晶層が、所望の結晶性被膜に一致するか、
あるいは格子構造が元の結晶性被膜よりも所望の結晶被
膜に近い混合結晶あるいは化合物に変換されることによ
って解決されている。
【０００５】この発明による他の有利な構成は、特許請
求の範囲の従属請求項に記載されている。
【０００６】
【作用】この発明により単結晶性の表面層を合金結晶
（混合結晶）あるいは化合物に変換することによって、
一致していない結晶格子が非晶質の被膜で分離され、転
位網の形成が防止されている。何故なら、結晶と非晶質
性の界面では、一致しない結晶格子とは逆に、整合応力
が生じないからである。このように作製された被膜は、
既に所望の製品、所望の被膜であるか、所望の被膜の他
の層を成長させるために適したベース（緩衝層）を形成
する。即ち、この被膜は所望の被膜の他の単結晶性成長
のための種被膜である。
【０００７】単結晶性の表面層を変換することは種々の
方法で行える。即ち、例えば混合結晶あるいは化合物を
形成するのに必要な成分が単結晶層に添加され、同時
に、あるいはその後に、熱拡散および／または化学反応
で、結晶性被膜を均質化するか、あるいは混合結晶ない
しは化合物を形成するため、被膜の昇温が行われる。
【０００８】他の方法では、混合結晶あるいは化学的な
化合物を形成するのに必要な成分をイオン注入で単結晶
層に入れ、この場合、イオン注入に焼鈍処理が後で施さ
れている。
【０００９】形成された混合結晶（合金結晶）では、成
分の濃度が成長方向に向けて変化する。その場合、変換
された層の理想的に格子定数があっていない系では、格
子定数の勾配が成長方向に向けて生じる。
【００１０】単結晶層を変換する他の方法では、混合結
晶ないしは化合物を形成するために必要な成分を単結晶
層の上にエピタキシャル成長によって付着させ、成分を
エピタキシャル付着させる間、あるいはその後に焼鈍処
理を行う。
【００１１】明らかなように、変換された被膜の格子定
数は基板材料の格子定数とは異なる。その場合、通常の
方法で求めるより高い結晶品質が得られる。このため、
上記被膜はより高い温度安定性を保有する。
【００１２】電気絶縁され、埋め込んだ非晶質被膜（例
えば、ＳＩＭＯＸウェファーのような被膜）を付けた基
板を使用することによって、新しいフィルムが更に基板
に対して誘電的に絶縁される。従って、この発明による
構造部品は、超小型電子での応用、例えば高周波状況へ
のような応用に対して固有なＳＩＭＯＸ構造体（絶縁電
子部品）の利点を有する。
【００１３】
【実施例】この発明の特別な実施例を、以下に図面と反
応曲線に基づきより詳しく説明する。
【００１４】図１から理解できるように、従来の方法で
は、基板の上に単結晶の表面層、つまり所望のフィルム
を、転位網が生じないように、付着させことは成功して
いない。
【００１５】図２に示す構造部品では、所望のフィルム
とは異なる格子構造を有する単結晶基板が、非晶質被膜
によって単結晶の表面層（フィルム）から分離されてい
る。この場合、転位網は生じない。
【００１６】具体例 １ SiO2の絶縁層上の単結晶 Si-Ge混合結晶 基板としては、 SIMOXウェファー（SIMOX ＝ｓeparatio
n by implantation ofoxygen) が使用された。この市販
の基板は、埋め込んだ非晶質酸化シリコン層と単結晶の
Si 表面層とを付けたシリコンウェファーで構成されて
いる。
【００１７】Si 表面層を、先ずプラズマエッチングで
約 20 nmの厚さにエッチングした。このように処理した
基板は、完全で清浄な表面を得るため、エピタキシアル
成長装置中でモレキュラービームエピタキシー（MBE)に
よって（ Si のエピタキシー成長で普通のように）純化
された。次いで、 450℃で割合が 80 ： 20 の Si とGe
を付着させた。その後の焼き戻し（1100℃, 30分) に
よって、 Si 成長層と付着させた Si と Ge の被膜を完
全に均一化させた。
【００１８】このように作製された Si と Ge の層は、
直接使用するか、またはヘテロ組織や超格子の他のエピ
タキシャル成長に対する中間層として使用できる。
【００１９】具体例 ２ 酸化シリコン上の単結晶珪化コバルト 出発材料は、埋め込んだ SiO2 被膜を有するシリコンウ
ェファー、つまりSIMOX ウェファーであった。
【００２０】単結晶の Si 表面層を先ず化学的に洗浄し
て、プラズマエッチングによって所望の厚さにエッチン
グした。次いで、蒸着装置中で超高真空条件下で Co を
蒸発させた。珪化物の形成は、この装置中で熱処理によ
り、その場状態で行われた。
【００２１】得られる層の厚さは選択した系に依存して
いる。 CoSi2の場合、 28 nmの厚さの Co 被膜を付けた
100 nm 厚さの Si 出発材料は固体エピタキシャル成長
の経過後に 100 nm のシリサイド被膜厚さになった。 C
oSi2被膜を完全に反応させるのに必要な温度と焼き戻し
時間は約 600℃と 30 分であった。
【００２２】このように作製された構造部品は、電気絶
縁 SiO2 被膜に関して電気的にも結晶的にも高品質の単
結晶シリサイド被膜と言える。
【００２３】
【発明の効果】この発明による方法によって作製された
結晶性材料の基板上の付着結晶には、格子歪が生じない
ため、作製された構造部品は電子的にも、電光的にも、
更に光学的にも高品位の構造素子となる。
【図面の簡単な説明】
【図１】格子間隔の合っていない基板上にヘテロエピタ
キシーによる従来の方法で作製した構造部品の模式断面
図である。
【図２】この発明による方法で作製した対応する構造部
品の模式断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ライネル・ブッツ ドイツ連邦共和国、リンニツヒ−テッツ、 バッハドレシユ、28

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 基板と、この基板の上に付着させた結晶
    性被膜から成る、電子、電光および光学的な構成要素に
    対する構造部品を作製する方法において、埋め込んだ非
    晶質層とその上に作製した単結晶層とを有する結晶性基
    板を使用し、前記単結晶層が、所望の結晶性被膜に一致
    するか、あるいは格子構造が元の結晶性被膜よりも所望
    の結晶被膜に近い混合結晶あるいは化合物に変換される
    ことを特徴とする方法。
  2. 【請求項２】 混合結晶あるいは化合物を形成するのに
    必要な成分を単結晶層の上に付着させ、熱拡散および／
    または化学反応で結晶性層の均質化、あるいは混合結晶
    ないし化合物の形成を行うため、同時にあるいは引き続
    いて被膜の昇温が行われることを特徴とする請求項１に
    記載の方法。
  3. 【請求項３】 混合結晶あるいは化合物を形成するのに
    必要な成分は、イオン注入によって単結晶層に導入され
    ることを特徴とする請求項１に記載の方法。
  4. 【請求項４】 イオン注入の後には、焼鈍処理が行われ
    ることを特徴とする請求項３に記載の方法。
  5. 【請求項５】 混合結晶あるいは化合物を形成するのに
    必要な成分を単結晶の層上にエピタキシャル成長によっ
    て付着させ、これ等の成分をエピタキシャル成長で付着
    させている間、あるいはその後に焼鈍処理が行われるこ
    とを特徴とする請求項１に記載の方法。
  6. 【請求項６】 単結晶の層の厚さは予め変換方法に合わ
    せてあることを特徴とする請求項１〜５の何れか１項に
    記載の方法。
JP3233480A 1990-09-13 1991-09-12 電子、電光および光学的な構成要素に対する構造部品を作製する方法 Pending JPH076950A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE4029060A DE4029060C2 (de) 1990-09-13 1990-09-13 Verfahren zur Herstellung von Bauteilen für elektronische, elektrooptische und optische Bauelemente
DE40290603 1990-09-13

Publications (1)

Publication Number Publication Date
JPH076950A true JPH076950A (ja) 1995-01-10

Family

ID=6414180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3233480A Pending JPH076950A (ja) 1990-09-13 1991-09-12 電子、電光および光学的な構成要素に対する構造部品を作製する方法

Country Status (5)

Country Link
US (1) US5735949A (ja)
EP (1) EP0475378B1 (ja)
JP (1) JPH076950A (ja)
CA (1) CA2051154C (ja)
DE (1) DE4029060C2 (ja)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6749687B1 (en) * 1998-01-09 2004-06-15 Asm America, Inc. In situ growth of oxide and silicon layers
DE19802977A1 (de) * 1998-01-27 1999-07-29 Forschungszentrum Juelich Gmbh Verfahren zur Herstellung einer einkristallinen Schicht auf einem nicht gitterangepaßten Substrat, sowie eine oder mehrere solcher Schichten enthaltendes Bauelement
US6338756B2 (en) 1998-06-30 2002-01-15 Seh America, Inc. In-situ post epitaxial treatment process
US6562128B1 (en) 2001-11-28 2003-05-13 Seh America, Inc. In-situ post epitaxial treatment process
US6184112B1 (en) * 1998-12-02 2001-02-06 Advanced Micro Devices, Inc. Method of forming a MOSFET transistor with a shallow abrupt retrograde dopant profile
JP2001050874A (ja) * 1999-08-04 2001-02-23 Mitsubishi Electric Corp 半導体基板の検査方法
US6392257B1 (en) 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
KR20030011083A (ko) 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
US6477285B1 (en) 2000-06-30 2002-11-05 Motorola, Inc. Integrated circuits with optical signal propagation
US6410941B1 (en) 2000-06-30 2002-06-25 Motorola, Inc. Reconfigurable systems using hybrid integrated circuits with optical ports
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
US6427066B1 (en) 2000-06-30 2002-07-30 Motorola, Inc. Apparatus and method for effecting communications among a plurality of remote stations
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
AU2001277001A1 (en) 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6638838B1 (en) * 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6583034B2 (en) 2000-11-22 2003-06-24 Motorola, Inc. Semiconductor structure including a compliant substrate having a graded monocrystalline layer and methods for fabricating the structure and semiconductor devices including the structure
US6563118B2 (en) 2000-12-08 2003-05-13 Motorola, Inc. Pyroelectric device on a monocrystalline semiconductor substrate and process for fabricating same
US20020096683A1 (en) 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US7046719B2 (en) 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
WO2002082551A1 (en) 2001-04-02 2002-10-17 Motorola, Inc. A semiconductor structure exhibiting reduced leakage current
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6992321B2 (en) 2001-07-13 2006-01-31 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing piezoelectric materials
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US7019332B2 (en) 2001-07-20 2006-03-28 Freescale Semiconductor, Inc. Fabrication of a wavelength locker within a semiconductor structure
US20030016567A1 (en) * 2001-07-23 2003-01-23 Motorola, Inc. Apparatus including a memory system that utilizes independently accessible arrays for transaction based on processing
US6472694B1 (en) 2001-07-23 2002-10-29 Motorola, Inc. Microprocessor structure having a compound semiconductor layer
US6855992B2 (en) 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6594414B2 (en) 2001-07-25 2003-07-15 Motorola, Inc. Structure and method of fabrication for an optical switch
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6585424B2 (en) 2001-07-25 2003-07-01 Motorola, Inc. Structure and method for fabricating an electro-rheological lens
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6462360B1 (en) 2001-08-06 2002-10-08 Motorola, Inc. Integrated gallium arsenide communications systems
US20030034491A1 (en) 2001-08-14 2003-02-20 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices for detecting an object
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US20030071327A1 (en) 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US6793731B2 (en) * 2002-03-13 2004-09-21 Sharp Laboratories Of America, Inc. Method for recrystallizing an amorphized silicon germanium film overlying silicon
DE10218381A1 (de) * 2002-04-24 2004-02-26 Forschungszentrum Jülich GmbH Verfahren zur Herstellung einer oder mehrerer einkristalliner Schichten mit jeweils unterschiedlicher Gitterstruktur in einer Ebene einer Schichtenfolge
US6916717B2 (en) 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US6703293B2 (en) * 2002-07-11 2004-03-09 Sharp Laboratories Of America, Inc. Implantation at elevated temperatures for amorphization re-crystallization of Si1-xGex films on silicon substrates
US7169619B2 (en) 2002-11-19 2007-01-30 Freescale Semiconductor, Inc. Method for fabricating semiconductor structures on vicinal substrates using a low temperature, low pressure, alkaline earth metal-rich process
US6885065B2 (en) 2002-11-20 2005-04-26 Freescale Semiconductor, Inc. Ferromagnetic semiconductor structure and method for forming the same
US7020374B2 (en) 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US6965128B2 (en) 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US6987037B2 (en) * 2003-05-07 2006-01-17 Micron Technology, Inc. Strained Si/SiGe structures by ion implantation
US7662701B2 (en) * 2003-05-21 2010-02-16 Micron Technology, Inc. Gettering of silicon on insulator using relaxed silicon germanium epitaxial proximity layers
US7273788B2 (en) * 2003-05-21 2007-09-25 Micron Technology, Inc. Ultra-thin semiconductors bonded on glass substrates
US7008854B2 (en) * 2003-05-21 2006-03-07 Micron Technology, Inc. Silicon oxycarbide substrates for bonded silicon on insulator
US7501329B2 (en) * 2003-05-21 2009-03-10 Micron Technology, Inc. Wafer gettering using relaxed silicon germanium epitaxial proximity layers
US7153753B2 (en) * 2003-08-05 2006-12-26 Micron Technology, Inc. Strained Si/SiGe/SOI islands and processes of making same
TWI452703B (zh) * 2007-11-16 2014-09-11 半導體能源研究所股份有限公司 光電轉換裝置及其製造方法
US8962376B2 (en) * 2009-04-21 2015-02-24 The Silanna Group Pty Ltd Optoelectronic device with lateral pin or pin junction
JP2013058562A (ja) 2011-09-07 2013-03-28 Semiconductor Energy Lab Co Ltd 光電変換装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4177084A (en) * 1978-06-09 1979-12-04 Hewlett-Packard Company Method for producing a low defect layer of silicon-on-sapphire wafer
JPS5748246A (en) * 1980-08-13 1982-03-19 Fujitsu Ltd Manufacture of semiconductor device
US4357183A (en) * 1980-08-13 1982-11-02 Massachusetts Institute Of Technology Heteroepitaxy of germanium silicon on silicon utilizing alloying control
JPS5856409A (ja) * 1981-09-30 1983-04-04 Toshiba Corp 半導体装置の製造方法
US5047111A (en) * 1985-03-16 1991-09-10 Director-General Of The Agency Of Industrial Science And Technology Method of forming a metal silicide film
JPH0770711B2 (ja) * 1986-06-05 1995-07-31 株式会社日本自動車部品総合研究所 半導体装置
US4902642A (en) * 1987-08-07 1990-02-20 Texas Instruments, Incorporated Epitaxial process for silicon on insulator structure
DE3743734C2 (de) * 1987-12-23 1996-09-26 Licentia Gmbh Verfahren zur Herstellung von vergrabenen, isolierenden Schichten und damit hergestellter Halbleiterkörper
JPH02237109A (ja) * 1989-03-10 1990-09-19 Hitachi Cable Ltd 半導体装置の製造方法
JPH0311728A (ja) * 1989-06-09 1991-01-21 Seiko Epson Corp 固相エピタキシャル
US4975387A (en) * 1989-12-15 1990-12-04 The United States Of America As Represented By The Secretary Of The Navy Formation of epitaxial si-ge heterostructures by solid phase epitaxy

Also Published As

Publication number Publication date
EP0475378B1 (de) 1998-01-07
US5735949A (en) 1998-04-07
DE4029060C2 (de) 1994-01-13
DE4029060A1 (de) 1992-03-19
EP0475378A1 (de) 1992-03-18
CA2051154A1 (en) 1992-03-14
CA2051154C (en) 2000-12-12

Similar Documents

Publication Publication Date Title
JPH076950A (ja) 電子、電光および光学的な構成要素に対する構造部品を作製する方法
US5760426A (en) Heteroepitaxial semiconductor device including silicon substrate, GaAs layer and GaN layer #13
US5037774A (en) Process for the production of semiconductor devices utilizing multi-step deposition and recrystallization of amorphous silicon
CN113192820B (zh) 一种硅衬底氮化铝薄膜的制备方法
JPH01289108A (ja) ヘテロエピタキシャル成長方法
JPS6329928A (ja) シリコン上にガリウムヒ素をエピタキシヤル成長せしめる方法
JPH11162850A (ja) 炭化珪素基板およびその製造方法、並びに炭化珪素基板を用いた半導体素子
KR20010026835A (ko) ＧａＮ 후막 제조 방법
KR100450781B1 (ko) Gan단결정제조방법
JPH0624900A (ja) 単結晶炭化ケイ素層の製造方法
JP2647927B2 (ja) 選択的エピタキシャル成長方法
JP3157280B2 (ja) 半導体装置の製造方法
JPS62132312A (ja) 半導体薄膜の製造方法
JPS6191917A (ja) 半導体薄膜結晶の製造方法
JPS6012775B2 (ja) 異質基板上への単結晶半導体層形成方法
JP2771636B2 (ja) 選択的エピタキシャル成長方法
JPS6066811A (ja) 化合物半導体装置の製造方法
JPH0216720A (ja) 固相エピタキシヤル成長方法
JPH02105517A (ja) 半導体装置の製造方法
JPS6229397B2 (ja)
JPH09213635A (ja) ヘテロエピタキシャル半導体基板の形成方法、かかるヘテロエピタキシャル半導体基板を有する化合物半導体装置、およびその製造方法
JP3352196B2 (ja) 貼り合わせ基板の製造方法及び半導体基体の製造方法
JP2592832B2 (ja) 結晶の形成方法
JPH02191319A (ja) Ｓｏｉ構造の形成方法
JPH01132117A (ja) 結晶の成長方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010807