JPH0216720A - 固相エピタキシヤル成長方法 - Google Patents
固相エピタキシヤル成長方法Info
- Publication number
- JPH0216720A JPH0216720A JP16650288A JP16650288A JPH0216720A JP H0216720 A JPH0216720 A JP H0216720A JP 16650288 A JP16650288 A JP 16650288A JP 16650288 A JP16650288 A JP 16650288A JP H0216720 A JPH0216720 A JP H0216720A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- single crystal
- seed
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000000348 solid-phase epitaxy Methods 0.000 title 1
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 19
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims abstract description 4
- 239000013078 crystal Substances 0.000 claims description 9
- 239000007790 solid phase Substances 0.000 claims description 9
- 238000001947 vapour-phase growth Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 abstract description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005229 chemical vapour deposition Methods 0.000 abstract description 6
- 229910052681 coesite Inorganic materials 0.000 abstract description 4
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 4
- 229910052682 stishovite Inorganic materials 0.000 abstract description 4
- 229910052905 tridymite Inorganic materials 0.000 abstract description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 abstract description 3
- 239000000377 silicon dioxide Substances 0.000 abstract 3
- 235000012239 silicon dioxide Nutrition 0.000 abstract 3
- 238000004140 cleaning Methods 0.000 description 4
- 239000012071 phase Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 241000981595 Zoysia japonica Species 0.000 description 1
- 230000003042 antagnostic effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000008710 crystal-8 Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
イ）産業上の利用分野
本発明は、ＳＯＩ構造の形成における、杷は膜上へのＳ
ｉ膜の固相エピタキシャル成長方法に関する。
ｉ膜の固相エピタキシャル成長方法に関する。
ｒ：１）従来の技術
絶縁層（絶υ物の基板も含む）上に単結晶Ｓｉ層を形成
したものは、５ＯＩ（Ｓ目１ｃｏｎ ｏｎＩｎｓｕｌ
ａｔｏｒ）構造と称され、狭い領填で容易に素子分屋が
行なえ、高集積化や高速化が可能なものとして知られて
いる。そして、従来のＳｉ基板上に素子が作製される半
導体集積回路（ＩＣ）に比べて、特性向上が図れること
から盛んに研究開発が行なわれている〔例えばＪａｐａ
ｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｖｏｌ、 ２６゜Ｎｏ、１
１．Ｎｏｖｅｍｂｅｒ、１９８７．ｐｐ−１Ｓｉ６−１
８２２参照）。
したものは、５ＯＩ（Ｓ目１ｃｏｎ ｏｎＩｎｓｕｌ
ａｔｏｒ）構造と称され、狭い領填で容易に素子分屋が
行なえ、高集積化や高速化が可能なものとして知られて
いる。そして、従来のＳｉ基板上に素子が作製される半
導体集積回路（ＩＣ）に比べて、特性向上が図れること
から盛んに研究開発が行なわれている〔例えばＪａｐａ
ｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅ
ｄ Ｐｈｙｓｉｃｓ Ｖｏｌ、 ２６゜Ｎｏ、１
１．Ｎｏｖｅｍｂｅｒ、１９８７．ｐｐ−１Ｓｉ６−１
８２２参照）。
絶縁層上に単結晶Ｓｉ膜を形成させるものとして、同相
エピタキシャル成長法があシ、これは、単結晶Ｓｉ基板
上に、Ｓｉ基板面の一部をシードとして露出させて絶縁
膜を形成し、シードと絶縁膜上に非晶質Ｓｉ（以下ａ−
８Ｌと称す）膜を堆積し、６００°Ｃ程度の低温でアニ
ールすることで、横方向に固相成長させて、ａ−ｆＳｉ
膜を単結晶化させるものである。
エピタキシャル成長法があシ、これは、単結晶Ｓｉ基板
上に、Ｓｉ基板面の一部をシードとして露出させて絶縁
膜を形成し、シードと絶縁膜上に非晶質Ｓｉ（以下ａ−
８Ｌと称す）膜を堆積し、６００°Ｃ程度の低温でアニ
ールすることで、横方向に固相成長させて、ａ−ｆＳｉ
膜を単結晶化させるものである。
ハ】発明が解決しようとするｆｓ題
しかし、従来の同相エピタキシャル方法においては、シ
ードから横方向に単結晶化する距離は短く、ＳＯＩ構造
として小面積のものしか得られなかった。
ードから横方向に単結晶化する距離は短く、ＳＯＩ構造
として小面積のものしか得られなかった。
本発明は斯様な点に渥みて為されたもので、固相エピタ
キシャル成長におけるシードからの横方向への単結晶成
長距離を伸ばし、より大面積のＳＯＩ構造を形成しうる
固相エピタキシャル成長方法を提供するものである。
キシャル成長におけるシードからの横方向への単結晶成
長距離を伸ばし、より大面積のＳＯＩ構造を形成しうる
固相エピタキシャル成長方法を提供するものである。
二） 課題を解決するための手段
本発明は、絶縁膜が開孔されて露出されるシードの形状
を幅が５０μｍ以上のライン形状とする固相エビタΦシ
ャル成長方法であり、また、基板上へのａ−ｆＳｉの堆
積を５２０°Ｃ乃至５５０℃の成長温度で減圧気相成長
によシ行う固相エピタキシャル成長方法である。
を幅が５０μｍ以上のライン形状とする固相エビタΦシ
ャル成長方法であり、また、基板上へのａ−ｆＳｉの堆
積を５２０°Ｃ乃至５５０℃の成長温度で減圧気相成長
によシ行う固相エピタキシャル成長方法である。
ホ）作 用
シードの形状を幅５０μｍ以上のライン形状とすること
によシ、シードとして露出している単結晶Ｓｉ面の清浄
化が良好に行なわれて、ａ−８量膜の同相エピタキシャ
ル成長距離が伸びる。また、減圧気相成長によるａ−Ｓ
ｉ膜の堆積を、５２０℃乃至５５０°Ｃの成長温度で行
うことによってａ−Ｓｉ膜として良質の膜が形成され、
ａ −Ｓｉ膜の同相エピタキシャル成長距離が伸びる。
によシ、シードとして露出している単結晶Ｓｉ面の清浄
化が良好に行なわれて、ａ−８量膜の同相エピタキシャ
ル成長距離が伸びる。また、減圧気相成長によるａ−Ｓ
ｉ膜の堆積を、５２０℃乃至５５０°Ｃの成長温度で行
うことによってａ−Ｓｉ膜として良質の膜が形成され、
ａ −Ｓｉ膜の同相エピタキシャル成長距離が伸びる。
勺実施例
第１図人乃至りは本発明一実施例の概略工程図を示す。
本実施例では単結晶Ｓｉ基台として、単結晶Ｓｉ基板を
用いているが、基板上に形成された単結晶Ｓｉ膜を用い
ても良い。
用いているが、基板上に形成された単結晶Ｓｉ膜を用い
ても良い。
１１）は（１００）面を主面とする単結晶Ｓｉ基台とし
ての単結晶Ｓｉ基板で、その表面に絶縁膜として膜厚１
２膜程のＳ ｉｏｚ膜（２１をＣＶＤ（化学気相成長）
法によシ堆積させる（第１図人）。単結晶Ｓｉ基板（１
１の＜１００＞方向に２イン形状の開孔部（２イを、Ｓ
ｉ０２膜（２）にフォトリングラフィ技術によシバター
ン形成する（同図Ｂ）。このとき、開孔部（２１は、第
２図に示す様に、開孔部（グ１の形成によシ単結晶Ｓｉ
基板ｔｌｊ面が露出したシード部＋１１の形状が、その
幅ｄが５０μｍ以上であるライン形状となるように形成
される。
ての単結晶Ｓｉ基板で、その表面に絶縁膜として膜厚１
２膜程のＳ ｉｏｚ膜（２１をＣＶＤ（化学気相成長）
法によシ堆積させる（第１図人）。単結晶Ｓｉ基板（１
１の＜１００＞方向に２イン形状の開孔部（２イを、Ｓ
ｉ０２膜（２）にフォトリングラフィ技術によシバター
ン形成する（同図Ｂ）。このとき、開孔部（２１は、第
２図に示す様に、開孔部（グ１の形成によシ単結晶Ｓｉ
基板ｔｌｊ面が露出したシード部＋１１の形状が、その
幅ｄが５０μｍ以上であるライン形状となるように形成
される。
次に表面全面上Ｋａ−Ｓｉ膜を形成するが、まず、ａ−
Ｓｉの形成面、特に、シード部（６表面の清浄化を行う
。シード部ｕｆ面の清浄に先立ち、図示しない減圧ＣＶ
Ｄ装置の反応管内は、基板保持具（サセプタ〕と共に清
浄化しておく。即ち、反応管内を８ Ｘ １０−’Ｔｏ
ｒｒ以下の真空状態くし、その後６００℃まで昇温して
１ ｘ １０−’Ｔｏｒｒ以下の真空度に保持した状態
で、 Ａ ｒガスを１２０ＳＣＣＭの流量で導入し、Ｒ
Ｆ発振器により出力５０Ｗ程度のＲＦを印加してＡｒプ
ラズマを発生し、基板保持具に５ＱＱＶの負電圧を印加
してＡｒプラズマによる反応管内と基板保持具のスパッ
タを行う。そして、３０分間スパッタをした後、真空度
が５Ｘ １０−’Ｔｏｒｒ以上にした状態で室温まで降
温しておく。
Ｓｉの形成面、特に、シード部（６表面の清浄化を行う
。シード部ｕｆ面の清浄に先立ち、図示しない減圧ＣＶ
Ｄ装置の反応管内は、基板保持具（サセプタ〕と共に清
浄化しておく。即ち、反応管内を８ Ｘ １０−’Ｔｏ
ｒｒ以下の真空状態くし、その後６００℃まで昇温して
１ ｘ １０−’Ｔｏｒｒ以下の真空度に保持した状態
で、 Ａ ｒガスを１２０ＳＣＣＭの流量で導入し、Ｒ
Ｆ発振器により出力５０Ｗ程度のＲＦを印加してＡｒプ
ラズマを発生し、基板保持具に５ＱＱＶの負電圧を印加
してＡｒプラズマによる反応管内と基板保持具のスパッ
タを行う。そして、３０分間スパッタをした後、真空度
が５Ｘ １０−’Ｔｏｒｒ以上にした状態で室温まで降
温しておく。
さて、斯様に清浄化のされている減圧ＣＶＤ装置の反ろ
管（図示せず）内にＳｉ０ｚ膜（２）が選択的に形成さ
れた基板１１）を設置する。そして、基板温度を５５０
°Ｃ迄昇温し、保持した状態で、前述と同様に反応室内
にＡｔガスを１２０８ＣＣＭの流量で導入し、ＲＦ発振
器を用いて１五５６ＭＨｚのＲＦを印加することにより
Ａｒプラズマを発生させる。この時のＲＦ小出力５０膜
程度とする。
管（図示せず）内にＳｉ０ｚ膜（２）が選択的に形成さ
れた基板１１）を設置する。そして、基板温度を５５０
°Ｃ迄昇温し、保持した状態で、前述と同様に反応室内
にＡｔガスを１２０８ＣＣＭの流量で導入し、ＲＦ発振
器を用いて１五５６ＭＨｚのＲＦを印加することにより
Ａｒプラズマを発生させる。この時のＲＦ小出力５０膜
程度とする。
そして基板に５００ｖ程度の負電圧を印加すると、Ａｒ
＋イオンが基板表面に衝突し、基板がスパッタされるこ
とにより、その表面が清浄化される。清浄化に要するス
パッタ時間は３０分程度である。
＋イオンが基板表面に衝突し、基板がスパッタされるこ
とにより、その表面が清浄化される。清浄化に要するス
パッタ時間は３０分程度である。
基板面の清浄が終了したらＡｒガスの供給を停止し、基
板温度を５３０°Ｃまで降温し、保持する。
板温度を５３０°Ｃまで降温し、保持する。
その後、ＳｉＨ４ガスを流量５０ＳＣＣＭ、ＳｉＨ４分
圧１０’ｐＯｒｒで反応管内に供給して、ａ−８４膜の
気相成長を行い、シード部（６及びＳｉＱｚ膜（２）上
にａ−Ｓｉ膜（３）を堆積させる（第１図Ｃ］。
圧１０’ｐＯｒｒで反応管内に供給して、ａ−８４膜の
気相成長を行い、シード部（６及びＳｉＱｚ膜（２）上
にａ−Ｓｉ膜（３）を堆積させる（第１図Ｃ］。
このときのａ−Ｓｉ膜（３）の膜厚に１５μｍ （士α
２μｍ程度］とする。
２μｍ程度］とする。
最後に、基板温度が６００°Ｃに設定保持されたＮ２雰
囲気（大気圧）内で、１２時間アニール処理を行う。す
ると、シード部（１丁の結晶方位を継承しつつ、横方向
に固相エピタキシャル成長がされ、ａ−Ｓｉ膜（３）が
単結晶化して単結晶８に膜（３躇なる（第１図Ｄ）。
囲気（大気圧）内で、１２時間アニール処理を行う。す
ると、シード部（１丁の結晶方位を継承しつつ、横方向
に固相エピタキシャル成長がされ、ａ−Ｓｉ膜（３）が
単結晶化して単結晶８に膜（３躇なる（第１図Ｄ）。
第６図に上記実施例において、シード部（開孔部）の幅
ｄだけを変化させた場合のライン形状に形成されるシー
ド部ｕｆ （開孔部（２１）の幅ｄと、ａ−Ｓｉ膜（３
）が単結晶化する横方向の成長距離との関係を示す。第
５図かられかる様に、シード部（開孔部〕の＠ｄが５０
μｍ以上では横方向成長距離は安定して良好であるが、
５０μｖｚ 以下になると横方向成長距離は極端に悪く
なる。これは、シード部の幅ｄを５０μｍ以上とするこ
とによシ、シード部＋ｘｆの表面の清浄化が良好に行わ
れ、エピタキシャル成長を阻害する粒界の発生を抑える
如く、アニール温度に達したａ−Ｓｉ膜が時間を置くこ
となく順次単結晶化（エピタキシャル成長）されるため
と考えられる。また、シード面の結晶方位を継承した成
長（エピタキシャル成長）を阻害するように働く開孔部
（２Ｓにおける絶縁膜（２）のエツジ部分からの残留応
力が、シード部の幅ｄ′？ｒ、５０μｍ以上とすること
によシ、ａ−ｓｉ膜に対してあまり影響を及ぼさなくな
るからである。
ｄだけを変化させた場合のライン形状に形成されるシー
ド部ｕｆ （開孔部（２１）の幅ｄと、ａ−Ｓｉ膜（３
）が単結晶化する横方向の成長距離との関係を示す。第
５図かられかる様に、シード部（開孔部〕の＠ｄが５０
μｍ以上では横方向成長距離は安定して良好であるが、
５０μｖｚ 以下になると横方向成長距離は極端に悪く
なる。これは、シード部の幅ｄを５０μｍ以上とするこ
とによシ、シード部＋ｘｆの表面の清浄化が良好に行わ
れ、エピタキシャル成長を阻害する粒界の発生を抑える
如く、アニール温度に達したａ−Ｓｉ膜が時間を置くこ
となく順次単結晶化（エピタキシャル成長）されるため
と考えられる。また、シード面の結晶方位を継承した成
長（エピタキシャル成長）を阻害するように働く開孔部
（２Ｓにおける絶縁膜（２）のエツジ部分からの残留応
力が、シード部の幅ｄ′？ｒ、５０μｍ以上とすること
によシ、ａ−ｓｉ膜に対してあまり影響を及ぼさなくな
るからである。
さて、第４図は、シード部（１ｆの幅ｄを５００μｍと
し、基板温度（成長温度）を変化させた場仕の、ａ−Ｓ
ｉ膜１３）が単結晶化する横方向の成長距離を示すもの
である。第４図かられかるように、基板温度（成長温度
）を上げるにつれて、徐々に横方向の成長距離は短くな
っている。基板温度が高ければ、堆積されるａ−８ｔ膜
中の多、拮晶部分が増加し、この多結晶部分がアニール
時にエピタキシャル成長を阻害する粒界として成長する
。つｔシ、非晶質な膜として多結晶部分のより少ない良
質なａ−Ｓｉ膜を形成することにより、横方向の成長距
離が伸び、そのためには、基板温度（成長温度）を５５
０℃以下にすれば良いことになる。
し、基板温度（成長温度）を変化させた場仕の、ａ−Ｓ
ｉ膜１３）が単結晶化する横方向の成長距離を示すもの
である。第４図かられかるように、基板温度（成長温度
）を上げるにつれて、徐々に横方向の成長距離は短くな
っている。基板温度が高ければ、堆積されるａ−８ｔ膜
中の多、拮晶部分が増加し、この多結晶部分がアニール
時にエピタキシャル成長を阻害する粒界として成長する
。つｔシ、非晶質な膜として多結晶部分のより少ない良
質なａ−Ｓｉ膜を形成することにより、横方向の成長距
離が伸び、そのためには、基板温度（成長温度）を５５
０℃以下にすれば良いことになる。
ただし、基板温度（成長温度）が５２０℃より低くくな
ると、ａ−Ｓｉ膜の堆積がほとんどされなくなる（堆積
速度が極端に遅くなる）ため、基板温度（成長温度）と
して５２０℃以上５５０℃以下の温度でａ−Ｓｉ膜を形
成すれば良質のａ−Ｓｉ膜が得られる。
ると、ａ−Ｓｉ膜の堆積がほとんどされなくなる（堆積
速度が極端に遅くなる）ため、基板温度（成長温度）と
して５２０℃以上５５０℃以下の温度でａ−Ｓｉ膜を形
成すれば良質のａ−Ｓｉ膜が得られる。
ト）発明の効果
本発明は以上の説明から明らかなり口く、シードのため
の開孔部をその幅が５０μｍ以上のライン形状とするこ
とで、あるいは、晶−Ｓｉ膜を成長温度５２０℃乃至５
５０°Ｃの減王ＣＶＤで形成することにより、エピタキ
シャル成長する横方向の成長距離を伸ばすことができる
。従って、よシ大きな面積のＳＯＩ構造の形成が可能と
なる。
の開孔部をその幅が５０μｍ以上のライン形状とするこ
とで、あるいは、晶−Ｓｉ膜を成長温度５２０℃乃至５
５０°Ｃの減王ＣＶＤで形成することにより、エピタキ
シャル成長する横方向の成長距離を伸ばすことができる
。従って、よシ大きな面積のＳＯＩ構造の形成が可能と
なる。
第１図、へ乃至りは本発明一実施例の概略工程図、第２
図は開孔部の形状を示す上面図、第５図は開孔部の幅と
横方向成長距離の関係を示す図、第４図は成長温度と横
方向成長距離の関係を示す因である。 （１）・・・単結晶５ （２）・・・Ｓｉ０２膜 （３）・・・ａ−Ｓｉ膜 ｉ基板 （１１・・・シード部 （絶縁膜）（２丁・・・開孔部 （３Ｓ・・・単結晶Ｓｉ膜
図は開孔部の形状を示す上面図、第５図は開孔部の幅と
横方向成長距離の関係を示す図、第４図は成長温度と横
方向成長距離の関係を示す因である。 （１）・・・単結晶５ （２）・・・Ｓｉ０２膜 （３）・・・ａ−Ｓｉ膜 ｉ基板 （１１・・・シード部 （絶縁膜）（２丁・・・開孔部 （３Ｓ・・・単結晶Ｓｉ膜
Claims (2)
- （１）単結晶Ｓｉ基台上に絶縁膜を形成し、前記単結晶
Ｓｉ基台表面を露出させる開孔部を前記絶縁膜に選択的
に形成し、前記単結晶Ｓｉ基台及び絶縁膜上に非晶質Ｓ
ｉ膜を形成し、該非晶質Ｓｉ膜をアニール処理して単結
晶化名せる固相エピタキシャル成長方法において、 前記開孔部は幅が５０μｍ以上のライン形状であること
を特徴とする固相エピタキシヤル成長方法。 - （２）単結晶Ｓｉ基台上に絶縁膜を形成し、前記単結晶
Ｓｉ基台表面を露出させる開孔部を前記絶縁膜に選択的
に形成し、前記単結晶Ｓｉ基台及び絶縁膜上に非晶質Ｓ
ｉ膜を形成し、該非晶質Ｓｉ膜をアニール処理して単結
晶化させる固相エピタキシャル成長方法において、 前記非晶質Ｓｉ膜は成長温度を５２０℃乃至５３０℃と
する減圧気相成長により形成されることを特徴とする固
相エピタキシヤル成長方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16650288A JPH0216720A (ja) | 1988-07-04 | 1988-07-04 | 固相エピタキシヤル成長方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16650288A JPH0216720A (ja) | 1988-07-04 | 1988-07-04 | 固相エピタキシヤル成長方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0216720A true JPH0216720A (ja) | 1990-01-19 |
Family
ID=15832549
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16650288A Pending JPH0216720A (ja) | 1988-07-04 | 1988-07-04 | 固相エピタキシヤル成長方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0216720A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318928A (en) * | 1991-11-11 | 1994-06-07 | Leybold Aktiengesellschaft | Method for the surface passivation of sensors using an in situ sputter cleaning step prior to passivation film deposition |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057610A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electric Ind Co Ltd | 単結晶薄膜の形成方法 |
| JPS60246621A (ja) * | 1984-05-22 | 1985-12-06 | Agency Of Ind Science & Technol | シリコン結晶層の製造方法 |
| JPS61201415A (ja) * | 1985-03-02 | 1986-09-06 | Agency Of Ind Science & Technol | 半導体単結晶層の製造方法 |
| JPS6449214A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01270310A (ja) * | 1988-04-22 | 1989-10-27 | Seiko Epson Corp | 半導体製造方法 |
-
1988
- 1988-07-04 JP JP16650288A patent/JPH0216720A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6057610A (ja) * | 1983-09-08 | 1985-04-03 | Matsushita Electric Ind Co Ltd | 単結晶薄膜の形成方法 |
| JPS60246621A (ja) * | 1984-05-22 | 1985-12-06 | Agency Of Ind Science & Technol | シリコン結晶層の製造方法 |
| JPS61201415A (ja) * | 1985-03-02 | 1986-09-06 | Agency Of Ind Science & Technol | 半導体単結晶層の製造方法 |
| JPS6449214A (en) * | 1987-08-20 | 1989-02-23 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPH01270310A (ja) * | 1988-04-22 | 1989-10-27 | Seiko Epson Corp | 半導体製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5318928A (en) * | 1991-11-11 | 1994-06-07 | Leybold Aktiengesellschaft | Method for the surface passivation of sensors using an in situ sputter cleaning step prior to passivation film deposition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH076950A (ja) | 電子、電光および光学的な構成要素に対する構造部品を作製する方法 | |
| JPS58130517A (ja) | 単結晶薄膜の製造方法 | |
| US5690736A (en) | Method of forming crystal | |
| JPH02191320A (ja) | 結晶物品及びその形成方法 | |
| US5334864A (en) | Process for selective formation of II-VI group compound film | |
| JPS60152018A (ja) | 半導体薄膜結晶層の製造方法 | |
| JPS60140813A (ja) | 半導体装置の製造方法 | |
| JPH0216720A (ja) | 固相エピタキシヤル成長方法 | |
| JPS5840820A (ja) | シリコン単結晶膜形成法 | |
| JP2647927B2 (ja) | 選択的エピタキシャル成長方法 | |
| JP2698147B2 (ja) | Ｓｏｉ構造の形成方法 | |
| JP3157280B2 (ja) | 半導体装置の製造方法 | |
| JPS63237533A (ja) | ２−６族化合物膜の選択形成方法 | |
| JP2771636B2 (ja) | 選択的エピタキシャル成長方法 | |
| JPH02139918A (ja) | ヘテロ構造体の製造方法 | |
| JPH01149483A (ja) | 太陽電池 | |
| JPH02191319A (ja) | Ｓｏｉ構造の形成方法 | |
| JPH0296322A (ja) | 結晶の形成方法 | |
| JPH02208920A (ja) | Ｓｏｉ構造の形成方法 | |
| JP2737152B2 (ja) | Ｓｏｉ形成方法 | |
| JPH01157517A (ja) | 結晶の形成方法 | |
| JPS6229397B2 (ja) | ||
| JPH01132117A (ja) | 結晶の成長方法 | |
| JPH01152719A (ja) | Ｓｏｉ構造の形成方法 | |
| JPS63239936A (ja) | 多結晶薄膜半導体の形成方法 |