JPH076951A - シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション - Google Patents

シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション

Info

Publication number
JPH076951A
JPH076951A JP6067402A JP6740294A JPH076951A JP H076951 A JPH076951 A JP H076951A JP 6067402 A JP6067402 A JP 6067402A JP 6740294 A JP6740294 A JP 6740294A JP H076951 A JPH076951 A JP H076951A
Authority
JP
Japan
Prior art keywords
group
layer
monolayer
ternary
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6067402A
Other languages
English (en)
Inventor
Lyon Terence J De
テレンス・ジェイ・ドゥ・ライオン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Raytheon Co
Original Assignee
Hughes Aircraft Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hughes Aircraft Co filed Critical Hughes Aircraft Co
Publication of JPH076951A publication Critical patent/JPH076951A/ja
Pending legal-status Critical Current

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B23/00—Single-crystal growth by condensing evaporated or sublimed materials
    • C30B23/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/46—Sulfur-, selenium- or tellurium-containing compounds
    • C30B29/48—AIIBVI compounds wherein A is Zn, Cd or Hg, and B is S, Se or Te
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3246—Monolayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3424—Deposited materials, e.g. layers characterised by the chemical composition being Group IIB-VIA materials
    • H10P14/3432—Tellurides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3466—Crystal orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/064—Gp II-VI compounds
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/93—Ternary or quaternary semiconductor comprised of elements from three different groups, e.g. I-III-V
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/933—Germanium or silicon or Ge-Si on III-V

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】 【目的】 本発明は、中間層を必要としないでシリコン
基体上に高品質の三元カルコゲン化合物半導体フィルム
のエピタキシャル付着するための積層体を提供すること
を目的とする。 【構成】 シリコン基体12と、このシリコン基体の表面
上に形成される砒素、燐、およびアンチモンから成るグ
ループから選択されたＶ族元素の単分子層14と、このＶ
族元素の単分子層14上に形成されるＩＩ−ＶＩ族エピタ
クシ層16とを具備していることを特徴とする。単分子層
14上にさらにＩＩ−ＶＩ族バッファ層を付着させ、その
上にＩＩ−ＶＩ族エピタクシ層16を形成することもでき
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、ＩＩ−ＶＩ族半導体フ
ィルムの付着に関し、特にシリコン基体上へのＨｇＣｄ
ＴｅおよびＨｇＺｎＴｅのような３元カルコゲン化合物
半導体フィルムの付着に関する。
【０００２】
【従来の技術】３元ＩＩ−ＶＩ族半導体フィルムは、Ｉ
Ｒ焦平面アレイ（ＦＰＡ）におけるような多数の赤外線
の応用において使用されている。このような３元ＩＩ−
ＶＩ族半導体化合物の例は、カルコゲン化合物としても
知られているＨｇＣｄＴｅおよびＨｇＺｎＴｅを含む。
【０００３】従来、３元ＩＩ−ＶＩ族半導体はＣｄＺｎ
Ｔｅのような３元ＩＩ−ＶＩ族半導体基体上に形成さ
れ、インジウムバンプ技術によってシリコン基体に接着
されていた。しかしながら、検出のために使用される温
度である７７度Ｋまでの温度サイクルは信頼性を阻害す
る問題が生じやすい。読出し回路チップがシリコンであ
るので、大きな面積の焦平面アレイに対してバルクＣｄ
ＺｎＴｅ基体ではなくシリコンを基礎とした基体を使用
することが望ましく、温度サイクルによる膨脹および収
縮は同じ率となる。
【０００４】様々な方法がシリコン上にＩＩ−ＶＩ族フ
ィルムを形成するために試みられている。Ｓｉ基体上へ
のＩＩ−ＶＩ族フィルムを付着させる従来の方法は、
（１）通常、ＧａＡｓあるいはＳｉ基体とＩＩ−ＶＩ族
層の間のＣａＦ2 あるいはＢａＦ2 のようなＩＩ族のフ
ッ化物の介在バッファ層を使用する方法と、（２）何等
介在層を意図的に配置することなしにＳｉ基体上にＩＩ
−Ｖｉフィルムを直接付着する方法との２つの種類に分
かれる。しかしながら、大抵の場合に、様々なバッファ
層は約１５％乃至２０％であるシリコンとＩＩ−ＶＩ族
半導体フィルムの間の格子パラメータの格差のために使
用されている。
【０００５】シリコン上のＩＩ族のフッ化物バッファ層
は、文献（1991年のJournal of Crystal Growth 、第11
1 巻、730 乃至735 頁）に見られるようにバッファ層上
に形成されたＩＩ−ＶＩ族フィルムと共に使用されてい
る。しかしながら、この方法は、ＧａＡｓ／Ｓｉあるい
はシリコン上に付着されたＩＩ−ＶＩ族フィルムより結
晶の品質において実質的に劣っている。
【０００６】Faurieおよびcoworkers は、文献（1992
年、Journal of Vacuum Science andTechnology、Ｂ1
0、1450乃至1409頁）に見られるようにシリコン上に直
接ＣｄＴｅを付着している。しかしながら、それらの動
作において使用された{111} の方向は、液相エピタクシ
（ＬＰＥ）、分子ビームエピタクシ（ＭＢＥ）あるいは
金属有機化学気相付着（ＭＯＣＶＤ）において別の基体
としての使用に関して信頼性のない材料を与える広範囲
なドメインおよび２つの層状体を生じる。
【０００７】
【発明が解決しようとする課題】大きな面積のＨｇＣｄ
Ｔｅ赤外線（ＩＲ）焦平面アレイ（ＦＰＡ）のためにシ
リコン基体上に形成されたＧａＡｓバッファ上のＣｄＺ
ｎＴｅ層の成長の論議は、文献（1992 HgCdTe Worksho
p）に述べられている。ＧａＡｓを含んでいる基体を使
用することによる欠点は、ＧａおよびＡｓがＨｇＣｄＴ
ｅおよびその他のＩＩ−ＶＩ族材料における電気的活性
ドーパントであることである。これはＬＰＥを汚染する
恐れに関する重要な問題を生じ、ＧａおよびＡｓの両者
はウェーハ破面あるいはＣｄＺｎＴｅバッファ層の制御
されないエッチバックを生じるであろう。溶解物は露出
されたＧａおよびＡｓを迅速に溶解し、溶融物を汚染す
る。このような破局的状態の発生の恐れはＳｉ上のＧａ
Ａｓ上のＩＩ−ＶＩ族成長に対する重要な欠点である。
【０００８】さらに、通常、ＧａＡｓのバッファ層を有
するシリコン基体は外部から購入され、直径４インチの
ウェーハは約２，０００ドル（1993年）、同等の被覆さ
れていないシリコンウェーハは約２０ドルのコストであ
る。Ｓｉ上にＧａＡｓを有する基板の購入は、シリコン
基体供給業者およびＧａＡｓエピタキシャル製造業者の
２つの別々の製造業者の品質制御プロトコルにおける信
頼が必要である。
【０００９】したがって、付着したＩＩＩ−Ｖ族中間層
の存在によって複雑性を付加されることなしにシリコン
基体上の品質の良い３元ＩＩ−ＶＩ族半導体フィルムの
形成が必要である。
【００１０】
【課題を解決するための手段】本発明によれば、３元Ｉ
Ｉ−ＶＩ族半導体フィルムは、基体の清浄な表面上に砒
素単分子層を付着することによってシリコン基体上に形
成される。３元ＩＩ−ＶＩ族半導体フィルムは、直接砒
素単分子層上に、あるいは中間層ＩＩ−ＶＩ族半導体バ
ッファ層の上部に形成される。
【００１１】本発明の特徴は、任意の結晶学的な方向の
シリコン基体上のＺｎＴｅ、ＣｄＴｅおよびＨｇＣｄＴ
ｅのような技術的に重要なＩＩ−ＶＩ族半導体のエピタ
キシャル付着を容易にするために砒素パシベーション層
を使用することにある。このようなフィルムを付着させ
るための従来の企みは、エピタクシ処理が費用がかかり
難しく、ＨｇＣｄＴｅエピタクシシステムに潜在的なＩ
ＩＩ−Ｖドーピング汚染物質が存在するＳｉ上のＧａＡ
ｓ化合物に依存している。砒素原子の簡単な単分子層を
有するＳｉ基体の処理は、付加的な厚い中間層を設ける
ような複雑な工程なしにＺｎＴｅ、ＣｄＴｅ、ＨｇＺｎ
ＴｅおよびＨｇＣｄＴｅのような大いに格子不整合され
たＩＩ−ＶＩ族エピタキシャルフィルムの後続する高品
質の分子ビームエピタクシ、あるいは金属有機化学蒸着
成長を可能にする。
【００１２】本発明は、シリコン基体とＩＩ−ＶＩ族エ
ピタキシャルフィルムの間に不所望な介在層を使用して
いる前述のような複雑な方法を使用することなしにシリ
コン基体上の良好な品質のＩＩ−ＶＩ族エピタキシャル
フィルムの付着を可能にする。
【００１３】非常に高価なＳｉ上のＧａＡｓ基体ではな
くシリコン基体を購入し、密閉容器内で砒素を単に付着
させることにより、ＧａＡｓエピタクシの品質を監視す
るために設計された任意の中間審査手順の必要性は回避
される。ＧａＡｓの自然酸化を適切に除去し、ＩＩ−Ｖ
Ｉ族フィルムの分子ビームエピタクシ（ＭＢＥ）の前に
化学量論的ＧａＡｓ半導体表面を処理することが困難な
ため、ＧａＡｓ層の除去は利点となる。被覆されていな
いシリコン基体の清浄化および表面処理は、ＧａＡｓ／
Ｓｉ基体を有する場合よりさらに簡単に生成可能である
ことが認められている。最後に、ＧａＡｓ層の除去は、
ＧａあるいはＡｓの潜在的な汚染の除去のため、別の液
相エピタキシャル（ＬＰＥ）成長の手順およびＳｉを基
礎とした基体上のＨｇＣｄＴｅの次の処理を簡単にす
る。
【００１４】
【実施例】砒素パシベーションを有するＳｉ(100) 上に
直接成長された{100} の方向のＺｎＴｅおよびＣｄＴｅ
のエピタキシャルフィルムが、ＧａＳｉ上あるいは結晶
の完全性および表面組織に関してパシベーションなしに
Ｓｉ(100) 上に直接付着されたエピタキシャルフィルム
より良好、あるいは優秀であることが出願人の研究にお
いて反復的に明らかにされている。パシベーションなし
にＳｉ(100) 上に直接成長されたＩＩ−ＶＩ族のフィル
ムはしばしば多結晶であり、あるいは貧弱な結晶（R.Sp
orken らによる文献）を示し、後続するＨｇＣｄＴｅ成
長のバッファ層としては容認できない。Ｓｉ上のＧａＡ
ｓ上に付着されたＣｄＴｅフィルムはＡｓパシベーショ
ンされたＳｉ上に付着したＣｄＴｅフィルムに匹敵する
結晶の完全性を示すが、ＭＯＣＶＤ（1990年のMaterial
s Reserch Society SmposiumuProceedings、第161 巻、
351 乃至356 頁）あるいはＭＢＥから得られる組織の品
質はＡｓパシベーションされたシリコン上の成長によっ
て通常達成される品質よりも非常に悪い。Ｓｉ上のＧａ
ＡｓおよびＡｓパシベーションされたＳｉ上に成長され
るＩＩ−ＶＩ族フィルムの結晶がほぼ同等の品質である
と仮定しても、基体コストの減少、大きな基体が得られ
ることおよびＩＩ−ＶＩ族エピタキシャルのＡａおよび
Ａｓの汚染の恐れの除去がＡｓパシベーションされたＳ
ｉ上のＩＩ−ＶＩ族の付着の技術の主な利点として残
る。
【００１５】シリコン基体上に形成される砒素単分子層
が、例えば文献（1992年のMaterials Reaserch Society
Symposiumuu Proceedinggs の第242 巻、191 乃至202
頁および1992年６月15日のPhusical Review B の第45
巻、第23号、13,400乃至13,406頁）に見られるような上
にＧａＡｓ層が成長されるＺｎＳｅ中間層の成長のため
に使用されていることに注目すべきである。しかしなが
ら、三元ＩＩ−ＶＩ族フィルムがＺｎＳｅ上あるいは砒
素層上で直接成長されることについては何の示唆もな
い。
【００１６】図１は、通常の赤外線光起電型検出器とし
て機能するように設計されたＩＩ−ＶＩ族エピタキシャ
ルフィルムの多重層積層体の概略的な断面図10を示す。
プロセスにおける非常に重要な第１のステップは、ＩＩ
−ＶＩ族エピタクシの開始前に適当な励起状態の湿式化
学処理によるＭＢＥあるいはＭＯＣＶＤ等による砒素の
単分子層14のシリコン基体上への付着である。砒素付着
工程は原子的に清潔なＳｉ表面上に砒素単分子層のみが
付着されなければならず、これより多い砒素の付着は許
容できず、次のエピタキシャルプロセスを困難にするで
あろう。エピタキシャル成長シーケンスは、砒素の汚染
されていない単分子層が実際の砒素の付着の完了とＩＩ
−ＶＩ族層付着の開始の間の期間中にシリコン表面上に
残存することを可能にするように設計されなければなら
ない。
【００１７】砒素単分子層14は、元素Ａｓまたは砒素あ
るいはｔ−ブチルアルシンのような別のＡｓ含有前駆物
質を使用してＭＢＥ、ＭＯＣＶＤ、金属有機物ＭＢＥ
（ＭＯＭＢＥ）、ガス源ＭＢＥ（ＧＳＭＢＥ）のような
当業者に良く知られている通常の付着処理のいずれかに
よって付着される。また、ＩＩ−ＶＩ族エピタキシャル
反応器中にＳｉ基体を負荷する直前に実行される湿式化
学処理は、液体の環境における化学反応によってＡｓを
有するＳｉ表面を終端させるために利用されることがで
きる。さらに、本発明は砒素層の付着に関して説明され
ているが、単分子層14は代りに周期表のＶ族と異なる元
素、特に燐あるいはアンチモンから構成されてもよい。
【００１８】シリコン表面の単分子層のパシベーション
後、ＭＢＥあるいはＭＯＣＶＤによるようなＩＩ−ＶＩ
族エピタクシ層の成長は図１に示されるような１以上の
ＩＩ−ＶＩ族エピタクシ層16を成長される。通常、ＩＩ
−ＶＩ族エピタクシ層16のシーケンスは、通常のＩＲ検
出器構造に関して全体の厚さが約１０乃至１５μｍの範
囲に成長される。装置は、エピタクシ層16の上部表面に
形成される。
【００１９】ＩＩ−ＶＩ族エピタクシ層16は２元、３元
および４元のＩＩ−ＶＩ族半導体化合物のいずれかによ
って構成され、ＺｎＴｅ、ＣｄＴｅ、ＣｄＳｅ、ＣｄＳ
およびＺｎＳのような２元化合物、ＨｇＣｄＴｅ、Ｈｇ
ＺｎＴｅ、ＨｇＣｄＳｅ、ＨｇＺｎＳｅ、ＨｇＣｄＳお
よびＨｇＺｎＳのような３元化合物、ＺｎＣｄＳｅＴ
ｅ、ＺｎＣｄＳＳｅ、ＺｎＣｄＳＴｅ、ＨｇＣｄＺｎＴ
ｅ、ＨｇＣｄＳｅＴｅおよびＨｇＺｎＳｅＴｅのような
４元化合物が好ましい。
【００２０】また、ＩＩ−ＶＩ族バッファ層18（例え
ば、ＺｎＴｅ／ＣｄＺｎＴｅ）の任意のシーケンスはパ
シベーション単分子層14上に付着され、図２に示される
ようなＩＩ−ＶＩ族エピタクシ層16がそれに続いて成長
される。完了された多重層積層体は図２において10' で
示されている。ＩＩ−ＶＩ族バッファ層18は、約８乃至
１０μｍの範囲の厚さに成長される。
【００２１】ＩＩ−ＶＩ族バッファ層18の付着の完了
後、最終装置の構造はＬＰＥ、ＭＢＥあるいはＭＯＣＶ
Ｄによって成長される１以上のＩＩ−ＶＩ族エピタクシ
層16を具備する。
【００２２】ＩＩ−ＶＩ族バッファ層18が使用される場
合、ＢｅＳ、ＭｇＳ、ＺｎＳ、ＣｄＳ、ＨｇＳ、Ｍｎ
Ｓ、ＢｅＴｅ、ＭｇＴｅ、ＺｎＴｅ、ＣｄＴｅ、ＨｇＴ
ｅ、ＣｄＳｅおよびＺｎＳｅのような硫黄、セレニウム
あるいはテルル含有２元ＩＩ−ＶＩ族化合物のいずれ
か、およびＺｎＳＳｅ、ＺｎＳＴｅ、ＺｎＳｅＴｅ、Ｃ
ｄＳＳｅ、ＣｄＳＴｅ、ＣｄＺｎＳｅ、ＣｄＺｎＴｅ、
ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＨｇＣｄＳｅおよびＨｇ
ＺｎＳｅのような３元ＩＩ−ＶＩ族化合物のいずれかに
よって構成されることができる。さらに、前述の２元お
よび３元の化合物の任意の組合せは、バッファ層18を形
成するために多重層積層体において使用される。
【００２３】格子不整合を考慮するため、２元化合物は
ＺｎＴｅ、ＣｄＴｅ、ＣｄＳｅおよびＣｄＳを含み、３
元化合物はＣｄＺｎＴｅ、ＣｄａＳｅＴｅ、ＣｄＺｎＳ
ｅおよびＺｎＴｅＳｅを含むことが好ましい。
【００２４】さらに、これは格子不整合により成長中に
生じられた転置あるいは成長後の熱アニール（ＨｇＣｄ
ＴｅのＬＰＥ成長は典型的にウェーハを約５００℃にす
る）中に導入された転置がバッファ層における制限の最
高確率を有するので、バッファ層18はできる限り低いマ
イクロ硬度を有しているＩＩ−ＶＩ族材料で構成される
ことが好ましい。ＺｎＳｅ（１，３５０Ｎ／ｍｍ2 ）お
よびＺｎＳ（１，７８０Ｎ／ｍｍ2 ）のマイクロ硬度が
ＺｎＴｅ（９００Ｎ／ｍｍ2 ）、ＣｄＴｅ（６００Ｎ／
ｍｍ2 ）、およびＨｇＴｅ（３００Ｎ／ｍｍ2 ）のマイ
クロ硬度より実質的に高いかぎり、後者の化合物は前者
の化合物にまさることが好ましい。
【００２５】Ａｓパシベーション層14は、ＩＩ−ＶＩ族
エピタクシ層16あるいは化学的同一性が広い非常にＩＩ
−ＶＩ族バッファ層の高品質の付着を容易にするために
非常に重要である。さらに、Ａｓパシベーションの技術
は、技術的に重要な{111} および{211} のような{100}
と異なったＳｉ基体の方向へ拡張される。
【００２６】シリコン基体12とＩＩ−ＶＩ族層（バッフ
ァ層18あるいはエピタクシ層16）の間の顕著な格子不整
合が生じる。何等特定な論理を承諾するわけではない
が、砒素が２つの機能を提供するものと思われる。第１
に、それは、エピタキシャル処理を潜在的に中断するＴ
ｅのようなＶＩ族およびＳｉ基体の間の擬似化学反応を
防ぐバリアとして作用する。第２に、ＶＩ族原子の平面
はインターフェイスの化学的安定性を確実にさせるＩＩ
−ＶＩ族化合物からのＩＶ族原子の平面とＩＩ族原子の
平面の間の十分な化学座標の正しい化学価を有する。Ｓ
ｉ／Ａｓ／ＩＩ−ＶＩ族のインターフェイスで生成され
る糸状欠陥のような格子欠陥が存在するが、ＩＩ−ＶＩ
族エピタクシ層16およびＩＩ−ＶＩ族バッファ層18は糸
状欠陥が機能装置領域（図示されていない）前に消滅さ
れることを可能にするのに十分に厚いように設計され
る。
【００２７】本発明は、ＡｓパシベーションされたＳｉ
(100) 上で成長したＣｄＺｎＴｅおよびＺｎＴｅから成
る複合バッファ層を使用して実行するように実施されて
いる。特に、９μｍのＣｄＺｎＴｅによって後続される
１μｍのＺｎＴｅから成るバッファ層18は砒素単分子層
14でパシベーションされたシリコン基体12上のＭＢＥに
よって付着される。よく知られているように、薄いＺｎ
Ｔｅ層は、ＣｄＺｎＴｅ層の(100) 方向成長を確実にす
るように動作する。その後、ＨｇＣｄＴｅエピタクシ層
16はこのＣｄＺｎＴｅ／ＺｎＴｅ／Ａｓ／Ｓｉ構造上に
ＬＰＥによって付着される。Ｘ線回折ロッキングカーブ
分析の使用により、ＨｇＣｄＴｅのロッキングカーブ
は、通常ＣｄＺｎＴｅ／ＺｎＴｅ／ＧａＡｓ／Ｓｉ基体
上に付着したＨｇＣｄＴｅに対して得られる７０乃至１
１０アーク秒と比較して６０アーク秒少ない最大値の半
分（ＦＷＨＭ）の全幅の値によって得られる。さらに、
Ａｓパシベーションしたシリコン上のこのようなバッフ
ァ層の表面組織は通常Ｓｉ上のＧａＡｓ上に得られる表
面組織よりすぐれている。予備エッチピットの密度測定
は、ＡｓパシベーションしたＳｉおよびＳｉ上のＧａＡ
ｓの両者において成長したＣｄＺｎＴｅバッファ層にお
ける２乃至３×１０5 ｃｍ-2の糸状欠陥密度と比較して
示される。
【００２８】さらに、３μｍのＺｎＴｅ層は、Ａｓパシ
ベーションしたＳｉ(211) 上で成長された。(211) 方向
はＭＢＥによるＨｇＣｄＴｅの成長に対して好ましい方
向であるので、これはＨｇＣｄＴｅ(211) がＳｉ(211)
上でエピタクシ成長されることを示唆する。
【００２９】本発明は、別の基体上の大面積の赤外線焦
平面アレイ（ＦＰＡ）の生成に経済的な影響を及ぼすこ
とが期待されている。ウェーハ材料および処理コストの
節約のために大面積のＦＰＡ製造用のバルクＣｄＺｎＴ
ｅ基体ではなくＳｉベース基板を使用し、シリコン読出
しチップに対してＦＰＡをハイブリッド化するために使
用されるインジウムバンプボンドの温度サイクルの信頼
性を改善することは望ましい。Ｓｉベースの別の基体に
関するコストは４インチの基板に関してＳｉ上のＧａＡ
ｓウェーハの１個２０００ドルからＳｉウェーハの１個
２０ドルに約１００分の１に減少されることができ、基
体品質審査のコストは実質的に低下することが期待され
る。
【００３０】別の基体処理に対してこの方法は、ポンピ
ングパッケージ、ソース設計等を変化する必要なく既存
のＭＢＥ超高度真空（ＵＨＶ）技術と両立できる。さら
に、元素Ａｓのソースに関してここに開示されたような
Ａｓパシベーションの技術は、個々の処理ステップに専
用の相互接続されたＵＨＶモジュールに依存するクラス
ター工具を基礎とした製造処理に容易に組込まれること
ができる。
【００３１】このように、ＩＩ−ＶＩ族半導体フィルム
のエピタキシャル付着に対するシリコン上の砒素パシベ
ーション構造が開示されている。明白な性質の様々な変
化および変形が行われ、このような全ての変化および変
形が特許請求の範囲によって定められている本発明の技
術的範囲内に含まれることは当業者によって容易に明瞭
であろう。
【図面の簡単な説明】
【図１】本発明によるＩＩ−ＶＩ族半導体エピタクシ層
の付着の前に砒素単分子層を形成されているシリコン基
体の断面図。
【図２】本発明による砒素単分子層とＩＩ−ＶＩ族半導
体エピタクシ層の間に置かれたＩＩ−ＶＩ族バッファ層
を示している以外は図１と同様の断面図。
【符号の説明】
12…シリコン基体、14…砒素単分子層、16…半導体フィ
ルム、18…バッファ層。

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 （ａ）シリコン基体と、 （ｂ）前記シリコン基体の表面上に形成される砒素、
    燐、およびアンチモンから成るグループから選択された
    Ｖ族元素の単分子層と、 （ｃ）前記Ｖ族元素の単分子層上に形成されるＩＩ−Ｖ
    Ｉ族エピタクシ層とを具備していることを特徴とするＩ
    Ｉ−ＶＩ族装置の製造のための多重層積層体。
  2. 【請求項２】 前記Ｖ族元素の単分子層と前記ＩＩ−Ｖ
    Ｉ族エピタクシ層との間に配置されたＩＩ−ＶＩ族バッ
    ファ層をさらに含んでいる請求項１記載の多重層積層
    体。
  3. 【請求項３】 前記ＩＩ−ＶＩ族バッファ層が、硫黄、
    セレニウムあるいはテルルを含む２元ＩＩ−ＶＩ族化合
    物、および３元ＩＩ−ＶＩ族化合物から成るグループか
    ら選択されたＩＩ−ＶＩ族材料の少なくとも１つの層を
    具備している請求項２記載の多重層積層体。
  4. 【請求項４】 前記２元ＩＩ−ＶＩ族化合物がＢｅＳ、
    ＭｇＳ、ＺｎＳ、ＣｄＳ、ＨｇＳ、ＭｎＳ、ＢｅＴｅ、
    ＭｇＴｅ、ＺｎＴｅ、ＣｄＴｅ、ＨｇＴｅ、ＣｄＳｅお
    よびＺｎＳｅから成るグループから選択される請求項３
    記載の多重層積層体。
  5. 【請求項５】 前記３元ＩＩ−ＶＩ族化合物がＺｎＳＳ
    ｅ、ＺｎＳＴｅ、ＺｎＳｅＴｅ、ＣｄＳＳｅ、ＣｄＳＴ
    ｅ、ＣｄＳｅＴｅ、ＣｄＺｎＳ、ＣｄＺｎＳｅ、ＣｄＺ
    ｎＴｅ、ＨｇＣｄＴｅ、ＨｇＺｎＴｅ、ＨｇＣｄＳｅお
    よびＨｇＺｎＳｅから成るグループから選択される請求
    項３記載の多重層積層体。
  6. 【請求項６】 前記ＩＩ−ＶＩ族半導体化合物がＺｎＴ
    ｅ、ＣｄＴｅ、ＣｄＳｅ、ＣｄＳ、ＺｎＳ、ＨｇＣｄＴ
    ｅ、ＨｇＺｎＴｅ、ＨｇＣｄＳｅ、ＨｇＺｎＳｅ、Ｈｇ
    ＣｄＳ、ＨｇＺｎＳ、ＺｎＣｄＳｅＴｅ、ＺｎＣｄＳＳ
    ｅ、ＺｎＣｄＳＴｅ、ＨｇＣｄＺｎＴｅ、ＨｇＣｄＳｅ
    ＴｅおよびＨｇＺｎＳｅＴｅから成るグループから選択
    される請求項１記載の多重層積層体。
  7. 【請求項７】 前記Ｖ族の単分子層が本質的に砒素から
    成る請求項１記載の多重層積層体。
  8. 【請求項８】 請求項１の多重層積層体を形成するため
    に前記シリコン基体上で前記３元あるいは４元ＩＩ−Ｖ
    Ｉ族半導体層を成長させる方法において、 （ａ）主表面を有している前記シリコン基体を供給し、 （ｂ）前記シリコン基体の前記主表面上に前記Ｖ族元素
    の前記単分子層を付着し、 （ｃ）前記Ｖ族の単分子層上に前記３元あるいは４元Ｉ
    Ｉ−ＶＩ族半導体層を付着することを特徴とする半導体
    層の成長方法。
  9. 【請求項９】 ステップ（ｂ）に続いて、前記Ｖ族の単
    分子層上に前記ＩＩ−ＶＩ族バッファ層を付着し、前記
    バッファ層上に前記３元あるいは４元ＩＩ−ＶＩ族半導
    体化合物を付着する請求項８記載の方法。
JP6067402A 1993-04-06 1994-04-05 シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション Pending JPH076951A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US043644 1993-04-06
US08/043,644 US5306386A (en) 1993-04-06 1993-04-06 Arsenic passivation for epitaxial deposition of ternary chalcogenide semiconductor films onto silicon substrates

Publications (1)

Publication Number Publication Date
JPH076951A true JPH076951A (ja) 1995-01-10

Family

ID=21928166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6067402A Pending JPH076951A (ja) 1993-04-06 1994-04-05 シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション

Country Status (4)

Country Link
US (2) US5306386A (ja)
EP (1) EP0619615A3 (ja)
JP (1) JPH076951A (ja)
IL (1) IL109194A (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5477809A (en) * 1993-06-23 1995-12-26 Nec Corporation Method of growth of CdTe on silicon by molecular beam epitaxy
US5449927A (en) * 1994-05-16 1995-09-12 Santa Barbara Research Center Multilayer buffer structure including II-VI compounds on a silicon substrate
JPH08107068A (ja) * 1994-10-03 1996-04-23 Nec Corp ＭＢＥ法によるＳｉ基板上ＣｄＴｅ成長方法
US6419742B1 (en) * 1994-11-15 2002-07-16 Texas Instruments Incorporated method of forming lattice matched layer over a surface of a silicon substrate
US5742089A (en) * 1995-06-07 1998-04-21 Hughes Electronics Growth of low dislocation density HGCDTE detector structures
US6010937A (en) * 1995-09-05 2000-01-04 Spire Corporation Reduction of dislocations in a heteroepitaxial semiconductor structure
US5879962A (en) * 1995-12-13 1999-03-09 Minnesota Mining And Manufacturing Company III-V/II-VI Semiconductor interface fabrication method
US5872016A (en) * 1996-06-18 1999-02-16 Lucent Technologies Inc. Process of making an optoelectronic devices utilizing multiple quantum well pin structures
US6090637A (en) * 1997-02-13 2000-07-18 3M Innovative Properties Company Fabrication of II-VI semiconductor device with BeTe buffer layer
US5998235A (en) * 1997-06-26 1999-12-07 Lockheed Martin Corporation Method of fabrication for mercury-based quaternary alloys of infrared sensitive materials
DE19729186A1 (de) * 1997-07-08 1999-01-14 Siemens Ag Verfahren zum Herstellen eines II-VI-Halbleiter-Bauelements
US6064078A (en) * 1998-05-22 2000-05-16 Xerox Corporation Formation of group III-V nitride films on sapphire substrates with reduced dislocation densities
US6833556B2 (en) * 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7176483B2 (en) * 2002-08-12 2007-02-13 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US7902029B2 (en) * 2002-08-12 2011-03-08 Acorn Technologies, Inc. Process for fabricating a self-aligned deposited source/drain insulated gate field-effect transistor
JP4131498B2 (ja) * 2003-11-27 2008-08-13 財団法人名古屋産業科学研究所 半導体放射線検出器
US7518207B1 (en) 2004-03-19 2009-04-14 The United States Of America As Represented By The Secretary Of The Navy Molecular beam epitaxy growth of ternary and quaternary metal chalcogenide films
GB0407804D0 (en) * 2004-04-06 2004-05-12 Qinetiq Ltd Manufacture of cadmium mercury telluride
JP2008508741A (ja) 2004-08-02 2008-03-21 キネテイツク・リミテツド パターン加工済みのシリコン上でのテルル化カドミウム水銀の製造
GB2433648A (en) * 2005-12-21 2007-06-27 Durham Scient Crystals Ltd Radiation detector formed by deposition of bulk semiconductor crystal layers
JP5662001B2 (ja) * 2005-12-21 2015-01-28 クロメック リミテッド 半導体デバイス及びその製造方法
US7923688B2 (en) * 2007-10-31 2011-04-12 Raytheon Company Multiple-band detector using frequency selective slots
US7972938B2 (en) * 2008-06-05 2011-07-05 Ues, Inc. Methods of splitting CdZnTe layers from CdZnTe substrates for the growth of HgCdTe
US7923689B2 (en) * 2009-04-30 2011-04-12 Raytheon Company Multi-band sub-wavelength IR detector having frequency selective slots and method of making the same
US8053734B2 (en) * 2009-04-30 2011-11-08 Raytehon Company Nano-antenna for wideband coherent conformal IR detector arrays
US9837563B2 (en) * 2009-12-17 2017-12-05 Epir Technologies, Inc. MBE growth technique for group II-VI inverted multijunction solar cells
CN103348488B (zh) * 2010-09-22 2016-08-03 第一太阳能有限公司 具有金属硫氧化物窗口层的光伏装置
US8993418B2 (en) 2010-11-19 2015-03-31 Commissariat A L'energie Atomique Et Aux Energies Alternatives Shallow heavily doped semiconductor layer by cyclic selective epitaxial deposition process
US8772873B2 (en) 2011-01-24 2014-07-08 Tsinghua University Ge-on-insulator structure and method for forming the same
CN102157432A (zh) * 2011-01-24 2011-08-17 清华大学 GeOI结构及其形成方法
US9553116B2 (en) * 2014-06-05 2017-01-24 Teledyne Scientific & Imaging, Llc Imaging detector having an integrated wide bandgap layer and method of manufacturing thereof
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe
US20190229226A1 (en) * 2018-01-22 2019-07-25 Uriel Solar, Inc. Wide Band-Gap II-VI Heterojunction Solar Cell for Use In Tandem Structure
US11121302B2 (en) 2018-10-11 2021-09-14 SeeQC, Inc. System and method for superconducting multi-chip module

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239441A (ja) * 1988-07-28 1990-02-08 Fujitsu Ltd 化合物半導体結晶の製造方法
JPH0244736A (ja) * 1988-08-05 1990-02-14 Fujitsu Ltd 化合物半導体結晶の製造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE758613A (fr) * 1969-11-06 1971-05-06 Consortium Elektrochem Ind Procede et dispositif de fabrication de couches semi-conductrices epitactiques
US4935385A (en) * 1988-07-22 1990-06-19 Xerox Corporation Method of forming intermediate buffer films with low plastic deformation threshold using lattice mismatched heteroepitaxy
US4931132A (en) * 1988-10-07 1990-06-05 Bell Communications Research, Inc. Optical control of deposition of crystal monolayers
US4910154A (en) * 1988-12-23 1990-03-20 Ford Aerospace Corporation Manufacture of monolithic infrared focal plane arrays
US5028561A (en) * 1989-06-15 1991-07-02 Hughes Aircraft Company Method of growing p-type group II-VI material
US5021360A (en) * 1989-09-25 1991-06-04 Gte Laboratories Incorporated Method of farbicating highly lattice mismatched quantum well structures
US5013685A (en) * 1989-11-02 1991-05-07 At&T Bell Laboratories Method of making a non-alloyed ohmic contact to III-V semiconductors-on-silicon
JP2557546B2 (ja) * 1990-03-30 1996-11-27 三菱電機株式会社 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0239441A (ja) * 1988-07-28 1990-02-08 Fujitsu Ltd 化合物半導体結晶の製造方法
JPH0244736A (ja) * 1988-08-05 1990-02-14 Fujitsu Ltd 化合物半導体結晶の製造方法

Also Published As

Publication number Publication date
US5399206A (en) 1995-03-21
IL109194A0 (en) 1994-06-24
EP0619615A2 (en) 1994-10-12
EP0619615A3 (en) 1995-03-15
IL109194A (en) 1996-10-16
US5306386A (en) 1994-04-26

Similar Documents

Publication Publication Date Title
JPH076951A (ja) シリコン基体上への三元カルコゲン化合物半導体フィルムのエピタキシャル付着のための砒素パシベーション
FR2607322A1 (fr) Procede de croissance epitaxiale d'un compose semi-conducteur
JP2006253628A (ja) 化合物半導体装置及びその製造方法
WO2004003266A1 (ja) 多孔質基板とその製造方法、ＧａＮ系半導体積層基板とその製造方法
US6667252B2 (en) Method of manufacturing compound semiconductor substrate
WO2007123093A1 (ja) 単結晶サファイア基板
JP6062887B2 (ja) エピタキシャル固体半導体ヘテロ構造及びその製造方法
US9899564B2 (en) Group III nitride semiconductor and method for producing same
Palmer et al. Growth and characterization of GaSe and GaAs/GaSe on As‐passivated Si (111) substrates
JP2570646B2 (ja) Ｓｉベ−ス半導体結晶基板及びその製造方法
US6419742B1 (en) method of forming lattice matched layer over a surface of a silicon substrate
US5492860A (en) Method for growing compound semiconductor layers
US10109480B2 (en) Selective nanoscale growth of lattice mismatched materials
JP3369304B2 (ja) 化合物半導体結晶層の成長方法
Oshima et al. Initial stages of nanocrystal growth of compound semiconductors on Si substrates
JPH08316145A (ja) 半導体薄膜の成膜方法
JPH10229218A (ja) 窒化物半導体基板の製造方法および窒化物半導体基板
JP5954677B2 (ja) ＩＩＩ／ＶＳｉテンプレートの製造方法およびＩＩＩ／Ｖ半導体ベースの半導体部品をモノリシック集積化する方法
JPH1174199A (ja) 半導体の製造方法及びその製造装置
US20030034500A1 (en) Semiconductor structure including a zintl material buffer layer, device including the structure, and method of forming the structure and device
JP2003171200A (ja) 化合物半導体の結晶成長法、及び化合物半導体装置
EP4602200A1 (en) Method of fabricating a device, device, and deposition apparatus
JP2605608B2 (ja) ＨｇＣｄＴｅ薄膜の成長方法
TW516088B (en) Structure and method for fabricating semiconductor structures and devices utilizing a stable template
JP3562841B2 (ja) 半導体装置