JPH0769763B2

JPH0769763B2 - タブレット

Info

Publication number: JPH0769763B2
Application number: JP32673888A
Authority: JP
Inventors: 雅博伊勢
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1988-12-24
Filing date: 1988-12-24
Publication date: 1995-07-31
Anticipated expiration: 2010-07-31
Also published as: JPH02171818A

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、座標入力を行なうタブレットをディスプレ
イと一体としたディスプレイ一体型タブレットに適用し
て好適なタブレットに関する。

［従来の技術］従来、ディスプレイ一体型タブレットは、第９図に示す
ように、ディスプレイ51とタブレット52とがそれぞれ別
個独立に形成され、そして、これらを互いに密着させる
ことにより一体に構成される。ここで、例えばディスプ
レイ51としてEL（エレクトロ・ルミネッセンス）表示素
子が用いられ、タブレット52として静電容量結合型のも
のが用いられる。なお、第９図において、53は走査パル
ス検出用のペンである。

［発明が解決しようとする課題］ところで、このように構成されるものによれば、タブレ
ット52のマトリックス状に配置された電極の一本ずつ順
次走査パルスが供給され、そして、この走査パルスがペ
ン53で検出されることで座標検出が行なわれるが、ペン
53の検出信号のレベルが小さく、そのため走査パルスの
検出が容易でなく、良好な座標検出が困難であった。

そこで、この発明では、走査パルスの検出を容易とし、
良好な座標検出が可能となるようにしたタブレットを提
供することを目的とするものである。

［課題を解決するための手段］この発明は、マトリックスパネルと、行電極ドライバ
と、列電極ドライバと、行座標検出部と、列座標検出部
と、検出用導体とを備え、行電極ドライバよりパネルの
行電極に順次供給される走査パルスが検出用導体で検出
されて行座標検出部に供給されることにより行座標が検
出されると共に、列電極ドライバよりパネルの列電極に
順次供給される走査パルスが検出用導体で検出されて列
座標検出部に供給されることにより列座標が検出される
タブレットであって、上記検出用導体の出力信号のピー
ク時点を検出するピーク時点検出回路を設け、上記パル
スの行電極および列電極の少なくとも一方は、対応する
電極ドライバより、同一パルス幅の走査パルスが、パル
ス幅よりも短い位相だけ順次遅れて供給され、上記検出
用導体の出力信号がピーク時点に達したとき上記座標検
出動作が開始されるのである。

［作用］上述構成においては、パネルの行電極y1,y2,・・・,yn
および列電極x1,x2,・・・,xmは、それぞれ行電極ドラ
イバ２および列電極ドライバ３より、隣り合った複数の
電極に同時に走査パルスPy′,Px′が供給された状態で
順次走査されるので、検出用導体５の検出信号のレベル
が大きくなり、走査パルスPy′,Px′の検出が容易とな
り、座標検出を良好に行ない得る。

［実施例］以下、第１図を参照しながら、この発明の一実施例につ
いて説明する。

同図において、１は薄膜ELマトリックスパネルであり、
y1,y2,・・・・,ynは行電極、x1,x2,・・・・,xmは列電
極である。

また、２は行電極ドライバであり、その複数の出力端子
はそれぞれパネル１の行電極y1,y2,・・・・,ynに接続
される。また、３は列電極ドライバであり、その複数の
出力端子はそれぞれパネル１の列電極x1,x2,・・・・,x
mに接続される。

これら行電極ドライバ２および列電極ドライバ３の動作
はタイミング発生回路４によって制御される。

第２図に示すように、表示モードでは、行電極ドライバ
２より行電極y1,y2,・・・・,ynに１電極単位で順次走
査パルスPyが供給されると共に、列電極ドライバ３より
列電極x1,x2,・・・・,xmに表示データSDに対応した電
圧VSDが１走査線ごとに同時に供給される。

また、行座標（ｙ座標）の検出モードでは、行電極ドラ
イバ２より行電極y1,y2,・・・・,ynに順次走査パルスP
y′が供給される。この場合、走査パルスPy′のパルス
幅は広くされ、行電極y1,y2,・・・・,ynのうち隣り合
った複数の電極、例えば20本の電極に、同時に走査パル
スPy′が供給された状態で順次走査される。

また、列座標（ｘ座標）の検出モードでは、列電極ドラ
イバ３より列電極x1,x2,・・・・,xmに順次走査パルスP
x′が供給される。この場合、走査パルスPx′のパルス
幅も広くされ、列電極x1,x2,・・・・,xmのうち隣り合
った複数の電極、例えば20本の電極に、同時に走査パル
スPx′が供給された状態で順次走査される。

そして、表示モードの期間、行座標の検出モードの期間
および列座標の検出モードの期間は各フレームに時分割
的に設けられる。なお、その順次は図示の例に限られる
ものでなく、任意である。

ここで、表示モードのときの走査パルスPyの極性は、１
フレームごとに反転するようにされる。また、座標検出
モードのときの走査パルスPy′,Px′の極性も、それぞ
れ１フレームごとに反転するようにすることが望ましい
が、回路の簡単化のため片極性のパルスとしてもよい。
この場合は、電圧は低い方がよいが、あまり低くすると
S/Nよく走査パルスPy′,Px′を検出することができなく
なる。

例えば、表示モードにおいては、発光閾値電圧が±200V
に対し、行電極y1,y2,・・・・,ynに走査パルスPyとし
て＋215Vあるいは−165V、列電極x1,x2,・・・・,xmに
電圧VSDとして＋50Vあるいは0Vが選択的に供給され、発
光画素部には±215V、非発光画素部には±165Vが１フレ
ームごとに交互に極性が反転されて供給される。また、
行座標の検出モードにおいては、行電極y1,y2,・・・
・,ynに走査パルスPy′として＋25Vが供給され、列座標
の検出モードにおいては、列電極x1,x2,・・・・,xmに
走査パルスPx′として＋25Vが供給される。

以上の構成において、表示モードでは、行電極y1,y2,・
・・・,ynに１電極単位で順次走査パルスPyが供給され
ると共に、列電極x1,x2,・・・・,xmに表示データSDに
対応した電圧VSDが１走査線ごとに同時に供給されるた
め、線順次走査による表示駆動となり、表示データSDに
対応した画像が表示される。

また、５はペンシル状導体（以下「ペン」という）であ
り、このペン５をパネル１の任意位置に接触させること
で静電容量結合により走査パルスが検出される。

この場合、上述したように座標検出モードにおいては、
隣り合った複数の電極に同時に走査パルスPy′,Px′が
供給された状態で順次走査されるので、ひとつの電極の
みに走査パルスPy′,Px′が供給されるものに比べて、
ペン５の検出信号のレベルは増大する。第３図を参照し
て、このことについて詳細に説明する。

同図において、41はペンシル状導体（以下「ペン」とい
う）、42は薄膜ELマトリックスパネルのガラス板であ
る。43はマトリックス電極であり、本来行電極と列電極
の２層からなるが、説明の簡単化のため、１層のみを示
している。44は走査用の切換スイッチ、45は走査パルス
用の電源、46は走査パルス検出用のアンプ（第１図にお
いてはアンプ６）の入力インピーダンスである。

ペン41と電極43との間には、図示のようにコンデンサが
存在し、電極番号ｉに対応してその容量をCiとする。ま
た、電極43は、ｊ≦ｉ−１またはｊ≧ｉ＋４では接地さ
れ、ｉ≦ｊ≦ｉ＋３では電源45に接続されているものと
する。なお、電極43の数はｎで、１≦ｊ≦ｎとする。

第４図は、この場合の等価回路を示したものである。こ
こで、 CVS＝Ci＋Ci＋１＋Ci＋２＋Ci＋３ CGND＝C1＋C2＋…＋Ci−１＋Ci＋４＋…＋Cn であり、ペン41による検出信号vsは、 |Zin|≫1/ωCGND に選べば次式のようになる。|Zin|は入力インピーダン
ス46の大きさである。

ここで、VSは電源45の電圧値、Coはペン41と電極43間で
形成される全容量であり、CVS＋CGNDである。

この（１）式から明らかなように、電極43に１電極ずつ
電源45を供給する方式では、ｎが数百の場合には、CVS
《Coとなるため、検出信号vsが小さく、走査パルスの検
出が困難となる。しかし、本例のように同時に電源45が
供給される電極43の数を多くすると、それに応じてCVS
が大きくなって検出信号vsが大きくなり、走査パルスの
検出が容易となる。

この場合、電極43によって形成されるコンデンサの容量
Ciは、第５図に示すようにペン41から遠くなる程小さく
なり、例えば電極ピッチ0.3mm、ガラス厚2.4mmの場合
で、左右10電極付近より遠方ではその影響は無視でき
る。したがって、同時に電源45が供給される電極43の数
は20もあればよく、それ以上増やしても検出信号のレベ
ル増大効果は期待できない。

第１図において、このペン５の検出信号はアンプ６に供
給されて増幅され、このアンプ６からの検出信号vsはコ
ンパレータ７に供給されて基準電圧Vrと比較される。ペ
ン５の検出信号のアンプ６の出力電圧vsは、第６図に示
すようにペン５とガラス板との距離ｄに略反比例して減
少する。基準電圧Vrは、距離ｄをdoとしたときの検出信
号vsのレベルと等しく設定される。後述するように距離
doは座標検出動作に入る位置であり、予め操作性を考慮
して決定され、例えば1mmとされる。ペン５がガラス上
（ガラス厚＝2.4mm）、即ちｄ＝2.4mmのとき検出信号vs
が3V、ｄ＝4mmのとき検出信号vsは1Vとなる。したがっ
て、この場合には、Vr＝2Vとすれば、do＝3.4mmとな
り、ガラス板表面から1mmの距離になる。

このコンパレータ７からは、検出信号vsが基準電圧Vrよ
り大きいときには高レベル“1"の信号が出力され、一方
検出信号vsが基準電圧Vrより小さいときには低レベル
“0"の信号が出力される。そして、このコンパレータ７
の出力信号はアンド回路８に供給される。

また、アンプ６からの検出信号vsは、ピーク時点検出回
路９に供給され、このピーク時点検出回路９からは、検
出信号vsのピーク時点で高レベル“1"の信号が出力され
ると共に、その他のときには低レベル“0"の信号が出力
される。そして、このピーク時点検出回路９の出力信号
はアンド回路８に供給される。

アンド回路８からは、検出信号vsが基準電圧Vrより大き
く、かつ検出信号vsのピーク時点で高レベル“1"の信号
が出力されると共に、その他のときには低レベル“0"の
信号が出力される。このアンド回路８の出力信号は、行
座標検出部10および列座標検出部11に供給される。この
場合、行座標検出部10は、例えばカウンタで構成され、
タイミング発生回路４より、行座標の検出モードとなる
前にリセット信号が供給されてリセットされると共に、
パネル１の行電極y1,y2,・・・・,ynに順次走査パルスP
y′が供給されるタイミングでクロックが供給されてカ
ウントされ、そして、アンド回路８の出力信号が高レベ
ル“1"となるタイミングでカウントで動作がストップさ
れる。したがって、行座標検出部10からは、ペン５が接
触されるパネル１の任意位置に対応したカウント値が行
座標出力として得られる。

また、列座標検出部11も、例えばカウンタで構成され、
タイミング発生回路４より、列座標の検出モードとなる
前にリセット信号が供給されてリセットされると共に、
パネル１の列電極x1,x2,・・・・,xmに順次走査パルスP
x′が供給されるタイミングでクロックが供給されてカ
ウントされ、そして、アンド回路８の出力信号が高レベ
ル“1"となるタイミングでカウント動作がストップされ
る。したがって、列座標検出部11からは、ペン５が接触
されるパネル１の任意位置に対応したカウント値が列座
標出力として得られる。

第７図は、実施例の具体構成を示す図である。第７図に
おいて、第１図と対応する部分には同一符号を付して示
している。

同図において、21はパネル１の行電極y1,y2,・・・・,y
nの電極数に対応した段数を有するシフトレジスタ、22
はその電極数に対応したアンド回路2A1〜2An、エクスク
ルーシブノア回路2E1〜2En、ＮチャネルFET2N1〜2Nnお
よびＰチャネルFET2P1〜2Pn等を有するドライバ、23は
電源V_W+（＋215V）、接地（0V）および電源1/2VD（＋25
V）を切換えるための切換スイッチ、24は電源V_W-（−16
5V）および接地（0V）を切換えるための切換スイッチで
あり、これらシフトレジスタ21、ドライバ22、切換スイ
ッチ23,24によって行電極ドライバ２が構成される。

すなわち、シフトレジスタ21のｎ段の出力端子は、それ
ぞれドライバ22のアンド回路2A1〜2Anの入力側に接続さ
れ、このアンド回路2A1〜2Anの出力側はそれぞれエクス
クルーシブノア回路2E1〜2Enの入力側に接続され、この
エクスクルーシブノア回路2E1〜2Enの出力側はそれぞれ
ＮチャネルFET2N1〜2Nnのゲートに接続されると共に、
ＰチャネルFET2P1〜2Pnのゲートに接続される。

また、ＰチャネルFET2P1〜2Pnのソースはそれぞれ切換
スイッチ23の可動端子に接続され、この切換スイッチ23
のａ側の固定端子は電源V_W+に接続され、そのｂ側の固
定端子は接地され、そのｃ側の固定端子は電源1/2VDに
接続される。この切換スイッチ23の切換えはタイミング
発生回路４によって制御される。

また、ＮチャネルFET2N1〜2Nnのソースはそれぞれ切換
スイッチ24の可動端子に接続される。この切換スイッチ
24のａ側の固定端子は電源V_W-に接続され、そのｂ側の
固定端子は接地される。この切換スイッチ24の切換えは
タイミング発生回路４によって制御される。

そして、ＮチャネルFET2N1〜2Nnのドレインは、それぞ
れＰチャネルFET2P1〜2Pnのドレインに接続され、それ
ぞれの接続点はパネル１の行電極y1,y2,・・・・,ynに
接続される。なお、ＮチャネルFET2N1〜2Nn,PチャネルF
ET2P1〜2Pnのそれぞれのドレインおよびソース間にはダ
イオードが接続される。

この場合、表示モードでは、タイミング発生回路４より
アンド回路2A1〜2Anにイネーブル信号（第８図C,Qにｙ
イネーブルとして図示）が供給される。そして、あるフ
レームでは、切換スイッチ23はａ側に接続されてＰチャ
ネルFET2P1〜2Pnのソースに電源V_W+が供給され（第８図
Ｅに図示）、切換スイッチ24はｂ側に接続されてＮチャ
ネルFET2N1〜2Nnのソースは接地され（第８図Ｆに図
示）、エクスクルーシブノア回路2E1〜2Enに供給される
反転／非反転制御信号（第８図Ｄにｙ反転／非反転とし
て図示）は低レベル“0"とされる。一方、次のフレーム
では、切換スイッチ23はｂ側に接続されてＰチャネルFE
T2P1〜2Pnのソースは接地され（第８図Ｅに図示）、切
換スイッチ24はａ側に接続されてＮチャネルFET2N1〜2N
nのソースには、電源V_W-が接続され（第８図Ｆに図
示）、反転／非反転制御信号は高レベル“1"とされる。

また、タイミング発生回路４よりシフトレジスタ21に走
査パルスPy用のデータ（第８図Ａにｙデータとして図
示）が供給されると共に、クロック（第８図B,Nにｙク
ロックとして図示）が供給される。この走査パルスPy用
のデータとしては、行電極y1,y2,・・・,ynを１本ずつ
順次走査するため、１クロック分だけ高レベル“1"が続
くようにされる。

したがって、あるフレームでは、ＰチャネルFET2P1〜2P
nのゲートに順次低レベル“0"の信号が供給されてオン
となり、パネル１の行電極y1,y2,・・・・,ynに、走査
パルスPyとして１電極単位で順次電源V_W+が供給され
る。次のフレームでは、ＮチャネルFET2N1〜2Nnのゲー
トに順次高レベル“1"の信号が供給されてオンとなり、
パネル１の行電極y1,y2,・・・・,ynに、走査パルスPy
として１電極単位で順次電源V_W-が供給される。

また、行座標の検出モードでは、タイミング発生回路４
よりアンド回路2A1〜2Anにイネーブル信号（第８図Ｃに
ｙイネーブルとして図示）が供給される。そして、切換
スイッチ23はｃ側に接続されてＰチャネルFET2P1〜2Pn
のソースに電源1/2VDが供給され（第８図Ｅに図示）、
切換スイッチ24はｂ側に接続されてＮチャネルFET2N1〜
2Nnのソースは接地され（第８図Ｆに図示）、エクスク
ルーシブノア回路2E1〜2Enに供給される反転／非反転制
御信号（第８図Ｄに反転／非反転として図示）は低レベ
ル“0"とされる。

また、タイミング発生回路４よりシフトレジスタ21に走
査パルスPy′用のデータ（第８図Ａにｙデータとして図
示）が供給されると共に、クロック（第８図Ｂにｙクロ
ックとして図示）が供給される。この走査パルスPy′用
のデータは、行電極y1,y2,・・・,ynのうち隣り合った
複数本、例えば20本の電極を同時に走査するため、20ク
ロック分だけ高レベル“1"が続くようにされる。

したがって、ＰチャネルFET2P1〜2Pnのうち隣り合った2
0個のゲートに同時に低レベル“0"の信号が供給されて
オンとなり、パネル１の行電極y1,y2,・・・・,ynのう
ち隣り合った20本の電極に同時に走査パルスPy′として
電源1/2VDが供給され、この状態で順次走査される。

また、列座標の検出モードでは、タイミング発生回路４
よりアンド回路2A1〜2Anに供給されるイネーブル信号
（第８図Ｃにｙイネーブルとして図示）は低レベル“0"
とされる。そして、切換スイッチ23はｂ側に接続されて
ＰチャネルFET2P1〜2Pnのソースは接地され（第８図Ｅ
に図示）、切換スイッチ24はｂ側に接続されてＮチャネ
ルFET2N1〜2Nnのソースは接地され（第８図Ｆに図
示）、反転／非反転制御信号は低レベル“0"とされる。
したがって、ＮチャネルFET2N1〜2Nnのゲートには高レ
ベル“1"の信号が供給されてオンとなり、パネル１の行
電極y1,y2,・・・・,ynは全て接地される。

また、31はパネル１の列電極x1,x2,・・・・,xmの電極
数に対応した段数を有するシフトレジスタ、32はその電
極数に対応した段数を有するラッチ回路、33はその電極
数に対応したナンド回路3A1〜3Am、ＮチャネルFET3N1〜
3NmおよびＰチャネルFET3P1〜3Pm等を有するドライバ、
34は可変電源回路であり、これらシフトレジスタ31、ラ
ッチ回路32、ドライバ33、可変電源回路34によって列電
極ドライバ３が構成される。

すなわち、シフトレジスタ31のｍ段の出力端子は、それ
ぞれラッチ回路32を介してドライバ33のナンド回路3A1
〜3Amの入力側に接続され、このナンド回路3A1〜3Amの
出力側はそれぞれＮチャネルFET3N1〜3Nmのゲートに接
続されると共に、ＰチャネルFET3P1〜3Pmのゲートに接
続される。

また、ＰチャネルFET3P1〜3Pmのソースは可変電源回路3
4の出力側に接続され、この可変電源回路34の入力側に
は電源1/2VDが接続される。この可変電源回路34はタイ
ミング発生回路４によって制御され、表示モードにはVD
が出力され、座標検出モードには1/2VDが出力される
（第８図Ｋに図示）。また、ＮチャネルFET3N1〜3Nmの
ソースはそれぞれ接地される。

そして、ＰチャネルFET3P1〜3Pmのドレインは、それぞ
れＮチャネルFET3N1〜3Nmのドレインに接続され、それ
ぞれの接続点はパネル１の列電極x1,x2,・・・・,xmに
接続される。なお、ＮチャネルFET3N1〜3Nm,PチャネルF
ET3P1〜3Pmのそれぞれのドレインおよびソース間にはダ
イオードが接続される。この場合、表示モードでは、タ
イミング発生回路４よりナンド回路3A1〜3Amにイネーブ
ル信号（第８図J,Qにｘイネーブルとして図示）が供給
される。

また、タイミング発生回路４よりシフトレジスタ31にデ
ータ（第８図H,Oにｘデータとして図示）が供給される
と共に、シフトレジスタ31にクロック（第８図I,Pにｘ
クロックとして図示）が供給される。この場合、行電極
y1,y2,・・・,ynに走査パルスPyとして電源V_W+が供給さ
れるあるフレームでは、表示データSDの反転されたデー
タが供給され、一方走査パルスPyとして電源V_W-が供給
される次のフレームでは、表示データSDがそのまま供給
される。

そして、シフトレジスタ31にデータが順次供給されて１
走査線分のｍ個のデータがセットされるごとに、タイミ
ング発生回路４よりラッチ回路32にロード信号（第８図
L,Nにｘロードとして図示）が供給されて１走査線分の
ｍ個のデータはラッチ回路32でラッチされ、そして、シ
フトレジスタ31にｍ個のデータが順次供給される次の１
走査線期間の間保持される。これによりELの発光に充分
な期間、例えば40μsec程度が確保される。

したがって、行電極y1,y2,・・・,ynに走査パルスPyと
して電源V_W+が供給されるあるフレームでは、１走査線
ごとにＮチャネルFET3N1〜3Nmのうち表示画素部に対応
したもののゲートに高レベル“1"の信号が供給されてオ
ンとされると共に、ＰチャネルFET3P1〜3Pmのうち非表
示画素部に対応したもののゲートに低レベル“0"の信号
が供給されてオンとされ、パネル１の列電極x1,x2,・・
・,xmのうち表示画素部に対応した電極は接地されると
共に、非表示画素部に対応した電極には電圧VDが供給さ
れる。

一方、走査パルスPyとして電源V_W-供給される次のフレ
ームでは、１走査線ごとにＰチャネルFET3P1〜3Pmのう
ち表示画素部に対応したもののゲートに低レベル“0"の
信号が供給されてオンとされると共に、ＮチャネルFET3
N1〜3Nmのうち非表示画素部に対応したもののゲートに
高レベル“1"の信号が供給されてオンとされ、パネル１
の列電極x1,x2,・・・,xmのうち表示画素部に対応した
電極には電圧VDが供給されると共に、非表示画素部に対
応した電極は接地される。

また、行座標の検出モードでは、タイミング発生回路４
よりナンド回路3A1〜3Amに供給されるイネーブル信号
（第８図Ｊにｘイネーブルとして図示）は低レベル“0"
とされる。したがって、ＮチャネルFET3N1〜3Nmのゲー
トには高レベル“1"の信号が供給されてオンとなり、パ
ネル１の列電極は全て接地される。

また、列座標の検出モードでは、タイミング発生回路４
よりナンド回路3A1〜3Amにイネーブル信号（第８図Ｊに
ｘイネーブルとして図示）が供給される。そして、タイ
ミング発生回路４よりシフトレジスタ31に走査パルスP
x′用のデータ（第８図Ｈにｘデータとして図示）が供
給されると共に、クロック（第８図Ｉにｘクロックとし
て図示）が供給される。この走査パルスPx′用のデータ
は、列電極x1,x2,・・・,xmのうち隣り合った複数本、
例えば20本の電極を同時に走査するため、20クロック分
だけ高レベル“1"が続くようにされる。なお、タイミン
グ発生回路４よりラッチ回路32にはロード信号（第８図
Ｌにｘロードとして図示）が供給され続け、このラッチ
回路32はスルーモードとされる。

したがって、ＰチャネルFET3P1〜3Pmのうち隣り合った2
0個のゲートに同時に低レベル“0"の信号が供給されて
オンとなり、パネル１の列電極x1,x2,・・・,xmのうち
隣り合った20本の電極に同時に走査パルスPx′として電
圧1/2VDが供給され、この状態で順次走査される。

このように、表示モードでは、行電極y1,y2,・・・,yn
に１電極単位で順次走査パルスPyが供給されると共に、
列電極x1,x2,・・・,xmに表示データSDに対応した電圧
が１走査線ごとに同時に供給され、線順次走査で表示駆
動され、表示データSDに対応した画像が表示される。

また、ペン５の検出信号はアンプ６に供給され、このア
ンプ６からの検出信号vsはコンパレータ７およびピーク
時点検出回路９に供給され、それぞれの出力信号はアン
ド回路８に供給される。そして、このアンド回路８から
は、検出信号vsが基準電圧Vrより大きく、かつ検出信号
vsのピーク時点で高レベル“1"の信号が出力されると共
に、その他のときには低レベル“0"の信号が出力され
る。

このアンド回路８の出力信号は、カウンタで構成される
行座標検出部10および列座標検出部11にカウントストッ
プ信号として供給される。

そして、行座標検出部10には、シフトレジスタ21に供給
されるクロックと同じクロック（第８図Ｂにｙクロック
として図示）がタイミング発生回路４より供給されると
共に、リセット信号（第８図Ｇにｙカウンタリセットと
して図示）が供給されて行座標の検出モードとなる前に
リセットされる。したがって、行座標の検出モードとな
るとクロックのカウント動作が始まると共に、検出信号
vsが基準電圧Vrより大きく、かつ検出信号vsのピーク時
点でカウント動作が終わり、行座標検出部10からは、ペ
ン５が接触されるパネル１の任意位置に対応したカウン
ト値が行座標出力として得られる。

また、列座標検出部11には、シフトレジスタ31に供給さ
れるクロックと同じクロック（第８図Ｉにｘクロックと
して図示）がタイミング発生回路４より供給されると共
に、リセット信号（第８図Ｍにｘカウンタリセットとし
て図示）が供給されて列座標の検出モードとなる前にリ
セットされる。したがって、列座標の検出モードとなる
とクロックのカウント動作が始まると共に、検出信号vs
が基準電圧Vrより大きく、かつ検出信号vsのピーク時点
でカウント動作が終わり、列座標検出部８からは、ペン
５が接触されるパネル１の任意位置に対応したカウント
値が列座標出力として得られる。

なお、第７図において、4aは表示データSDが書き込まれ
ているRAMである。

このように本例によれば、座標検出モードでは、隣り合
った複数本、例えば20本の電極に同時に走査パルスP
y′,Px′が供給された状態で順次走査されるので、ペン
５の検出信号のレベルが大きくなり、走査パルスPy′,P
x′の検出が容易となり、座標検出を良好に行なうこと
ができる。

また、パネル１が表示および座標検出の双方に使用され
るので、ディスプレイの表示面とタブレットの入力面と
が１表示画素の精度で全面に亘って確実に一致するた
め、容易に製造することができる。

また、パネル１が表示モードおよび座標検出モードの双
方に使用され、行電極ドライバ２、列電極ドライバ３が
共通に使用されるので、無駄な回路を省くことができ、
安価に構成できると共に、スペース的にも有利とでき
る。

また、表示モードの期間と座標検出モードの期間とが時
分割的に交互に設けられるので、座標検出モードの期間
には、表示駆動に必要な種々の信号による妨害信号の影
響なく走査パルスPy′,Px′を検出できるようになり、
座標検出を良好に行なうことができる。

また、ペン（ペンシル状導体）５をパネル１のガラス面
に近づけるとき、コンパレータ７の出力信号が高レベル
“1"となってアンド回路８より行座標検出部10、列座標
検出部11にカウントストップ信号が供給されて自動的に
座標検出動作に入るので、従来のようにペン先をディス
プレイに押し付けることでペンに内蔵した機械的スイッ
チをオンとして座標検出動作に入るものに比べて、操作
の煩わしさがなく、また部品数を少なく安価に構成で
き、さらに可動部分がなくなるのでペン５の故障の心配
もなくなる。

なお、上述実施例とは異なり、第９図に示すように、デ
ィスプレイ51とタブレット52とがそれぞれ個別独立に形
成され、これらを互いに密着させることにより一体に構
成されるもののタブレット52にも、この発明を同様に適
用できることは勿論である。

［発明の効果］以上説明したように、この発明によれば、パネルの行電
極および列電極は、それぞれ行電極ドライバおよび列電
極ドライバより、隣り合った複数の電極に同時に走査パ
ルスが供給された状態で順次走査されるので、検出用導
体の検出信号のレベルが大きくなり、走査パルスの検出
が容易となり、座標検出を良好に行なうことができる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図〜第
６図はその動作説明のための図、第７図は第１図例の具
体構成図、第８図はその動作説明のための図、第９図は
従来例の構成図である。１……薄膜ELマトリックスパネル２……行電極ドライバ３……列電極ドライバ４……タイミング発生回路５……ペンシル状導体７……コンパレータ８……アンド回路９……ピーク時点検出回路 10……行座標検出部 11……列座標検出部

Claims

【特許請求の範囲】

【請求項１】マトリックスパネルと、行電極ドライバ
と、列電極ドライバと、行座標検出部と、列座標検出部
と、検出用導体とを備え、上記行電極ドライバより上記パネルの行電極に順次供給
される走査パルスが上記検出用導体で検出されて上記行
座標検出部に供給されることにより行座標が検出される
と共に、上記列電極ドライバより上記パネルの列電極に
順次供給される走査パルスが上記検出用導体で検出され
て上記列座標検出部に供給されることにより列座標が検
出されるタブレットにおいて、上記検出用導体の出力信号のピーク時点を検出するピー
ク時点検出回路を設け、上記パネルの行電極および列電
極の少なくとも一方は、対応する電極ドライバより、同
一パルス幅の走査パルスが、パルス幅よりも短い位相だ
け順次遅れて供給され、上記検出用導体の出力信号がピ
ーク時点に達したとき上記座標検出動作が開始されるこ
とを特徴とするタブレット。