JPH0770594B2 - 感光性ポリイミドポリマー組成物を用いるマルチレベルコプレーナ伝導体／絶縁体フィルムを形成する方法 - Google Patents

感光性ポリイミドポリマー組成物を用いるマルチレベルコプレーナ伝導体／絶縁体フィルムを形成する方法

Info

Publication number
JPH0770594B2
JPH0770594B2 JP3089343A JP8934391A JPH0770594B2 JP H0770594 B2 JPH0770594 B2 JP H0770594B2 JP 3089343 A JP3089343 A JP 3089343A JP 8934391 A JP8934391 A JP 8934391A JP H0770594 B2 JPH0770594 B2 JP H0770594B2
Authority
JP
Japan
Prior art keywords
layer
conductor
polymer composition
development
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3089343A
Other languages
English (en)
Other versions
JPH04229638A (ja
Inventor
ジヨン・エドワード・クローニン
カーター・ウエリング・カーンタ
ローズマリー・アン・プレビテイ−ケリー
ジエイムズ・ガードナー・ライアン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH04229638A publication Critical patent/JPH04229638A/ja
Publication of JPH0770594B2 publication Critical patent/JPH0770594B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/081—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts
    • H10W20/084—Manufacture or treatment of dielectric parts thereof by forming openings in the dielectric parts for dual-damascene structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/095—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by irradiating with electromagnetic or particle radiation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/435—Cross-sectional shapes or dispositions of interconnections

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Compositions Of Macromolecular Compounds (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の背景】
【１．技術分野】本発明は、ＶＬＳＩ半導体チップ、基
板及び組立体の製造に関し、そしてさらに特別には、基
体の上にマルチレベルコプレーナ金属絶縁体フィルムを
形成する方法に関する。
【０００２】
【２．先行技術の説明】ＶＬＳＩ半導体チップ処理の分
野においては、マルチレベル金属パターンがデバイスを
相互連結するために使用される。これを達成するための
一つの技術は、IBM Tech. Discl. Bull.、 Vol. 25、 No.
10（Mar. 1983)、pp．5309〜5314中に開示されてい
る。ここでは第一の金属パターンは、絶縁体層中に形成
される。絶縁体層が沈着され、そして一連のホール(hol
es）が相互連結［またはスタッドビア(stud vias）］が
望まれる位置においてこの層を通してエッチングされ
る。ホールは金属によって充填され、過剰金属は盛り上
がり、そしてもう一つの絶縁体層が沈着される；この層
がパターン化され、そして金属がこれらの開口部中に沈
着され、かくして第一の金属パターンと接触させられ
る。しかしながらそれがマスキング及びエッチング工程
の数回の反復(sequences）を含むので、この方法は扱い
にくくそして実施するために費用がかかる。
【０００３】より簡単なアプローチは、１９８８年１２
月６日にChowらに発行された米国特許４,７８９,６４８
中に示されていて、それは以下の工程を含む：すなわち
金属パターンを含む下に横たわる絶縁体層の上に絶縁体
層を沈着すること；エッチング停止層を付与すること；
エッチング停止層中にホールを規定すること；もう一つ
の絶縁体層を沈着すること；エッチング停止層中にホー
ルと整合させて上方の絶縁体層中に開口（または配線チ
ャンネル）部をエッチングすること、そして第一絶縁体
層の中にエッチングを延長させて、ビアホール（via ho
le）を形成すること；チャンネル及びビアホールを金属
によって溢れ出るほど充填すること（overfilling)；そ
して次に過剰金属を除去してコプレーナ金属／絶縁体表
面を形成すること。この方法は、上で述べた論文中で開
示された方法より複雑ではないが、それにもかかわら
ず、それはまだビアホール及び配線チャンネルを形成す
るためのマスキング及びエッチング工程の二つの反復を
含む。
【０００４】ピラー（pillar）プロセスとして知られて
いるその他の従来の技術は、１９８６年１１月４日にGo
odnerに発行された米国特許４,６２１,０４５中に例示
されていて、その中では、伝導性のピラー（支柱）は金
属の二つの層を連結するために絶縁体層中に備えられて
いる。しかしながらこの方法はまた、多重のマスキング
及びエッチングの反復を伴う高度な複雑性を有する。
【０００５】
【発明の要約】次に本発明に従って、感光性ポリイミド
ポリマー組成物から成る少なくとも二つの絶縁体層を使
用する、より扱いにくくない方法が提供される。開口部
はマスキング層及びパターン転写ステップの使用を必要
とすることなしに、直接に絶縁体層中に形成される。少
なくとも部分的に整合されている開口部は伝導体物質に
よって同時に充填され、そして上方の絶縁体層の上に横
たわる物質はコプレーナ伝導体／絶縁体フィルムを達成
するために除去される。これらのプロセス工程を繰り返
して、付加的コプレーナ伝導体／絶縁体フィルムを形成
することができる。
【０００６】好ましい実施態様においては、本方法は最
初に感光性ポリイミドポリマー組成物から成る第一層を
基体に付与することによってマルチレベルコプレーナ伝
導体／絶縁体フィルムを基体の上に形成することを含
む。現像停止層を第一層に付与し、そして感光性ポリイ
ミドポリマー組成物から成る第二層を現像停止層に付与
する。第二層を現像停止層の一部を選択的に露光するよ
うに、像状に露光しそして現像し、そして露光部分を除
去する。第一層を基体の領域を選択的に露光するように
像状に露光しそして現像する（ここで、第一層中に形成
される開口部は、第二層中に形成された開口部の少なく
とも一部と整合されている）。伝導体物質を第二層の上
並びに第一及び第二層中の開口部中に沈着させ、そして
次に第二層の上に横たわる伝導体物質を除去して、伝導
体物質の表面及び第二層を同一平面にする。
【０００７】本発明の上述の及びその他の目的、特徴及
び利点は、本発明の好ましい実施態様の以下のさらに特
別な説明から明白になるであろう。
【０００８】
【好ましい実施態様の詳細な説明】図１を参照して説明
すると、本方法は、第一絶縁体層１を全体として番号２
によって示されている処理された半導体基体に付与する
ことによって始まる。典型的には基体２は、伝導体物質
４のパターンを含む平面化された絶縁体層３から成る。
一般に絶縁体層３は、集積回路チップの上に配設され、
そして伝導体物質４は、チップ中に形成されたデバイス
（図示しない）に治金的に接触している(iscontact met
allurgy）。好ましくは第一絶縁体層１は、約２０〜６
０秒の間、約２０００〜６０００rpmで、スピン付与に
よって基体２の上に沈着され、そして次に約１０〜３０
分の間、約７０〜９０℃の温度でベークされる。それは
接着を改善するために従来の接着促進剤、例えばメタノ
ール中の０.１％の３アミノプロピルトリエトキシシラ
ン（名称“Ａ１１００”下でUnion Carbideから商業的
に入手できる）を、第一絶縁体層１を沈着する前に基体
に付与することもまた好ましいことに注目すべきであ
る。一般に平面化された絶縁体層３は、通常二酸化ケイ
素またはリフローされたリンシリケートガラスから成
り、そして伝導体物質４は例えば銅ドープされたアルミ
ニウムまたはドープされた多結晶シリコンでよい。
【０００９】次に現像停止物質５の比較的薄い層、例え
ばケイ素、二酸化ケイ素、スピン−オン−グラスまたは
ポリシロキサンを第一絶縁体層１の上に堆積させる。次
に、第二絶縁体層６を、好ましくは第一絶縁体層１の付
与のために上で述べた条件下で現像停止層５の上に堆積
させる。一般に第一絶縁体層を典型的に約０.２〜１ミ
クロン、好ましくは約０.６〜０.７ミクロンの範囲の厚
さで付与し、一方第二絶縁体層６は通常約０.０５〜１.
２ミクロン、好ましくは約０.２〜０.５ミクロンの範囲
の厚さを有する。言及したように、現像停止層は比較的
薄く、一般に約０.０１〜０.１ミクロン、好ましくは約
０.０２５〜０.０５ミクロンの範囲の厚さを有する。
【００１０】絶縁体層１及び６の両方が感光性ポリイミ
ドポリマー組成物から成ることは、本発明の重要な特徴
である。従って、開口部の所望のパターンを別のマスキ
ング層の付与及びそれに続く像状転写工程を必要とする
ことなしに、直接に層１及び６の各々の中に形成するこ
とができる。適当な感光性ポリイミドポリマー組成物は
例えば、１９８６年１２月１６日にPfeiferに発行され
た米国特許４,６２９,７７７；１９８７年４月１４日に
Pfeiferに発行された米国特許４,６５７,８３２；１９
８７年１０月６日にPfeiferらに発行された米国特許４,
６９８,２９５；及び１９８７年４月７日にRohdeらに発
行された米国特許４,６５６,１１６中に開示されてい
て、それらの全体の開示は引用によって本明細書中に組
み込まれる。好ましくはポリマー組成物は、一般式
【化３】 ［式中、Ｒは脂肪族基、例えばメチルを表し、そして
Ｒ′は存在する場合は脂肪族置換基を表し、Ｒと同一ま
たは異なっていてもよい］を持つ構造単位を有する完全
にイミド化された溶媒可溶性ポリイミド、及びこのポリ
マーにとって適当な溶媒から成る（Ｒ′置換基は、感光
速度を高めまたはポリマーのＴｇ値を増すことができ
る）。このような感光性ポリイミドポリマー組成物は、
Pfeiferら、“Direct Photoimaging of Fully Imidized
Solvent-Soluble Polyimides”、Second Internationa
l Conference onPolyimides、 Mid-Hudson Section SPE、
Ellenville、 N.Y.（１９８５年１０月３０日〜１１月
１日）中に開示されていて、それらの全体の開示は、引
用によって本明細書中に組み込まれる。特に好ましい実
施態様においては、Ciba-Geigy Corp.から商業的に入手
できる“PROBIMIDE ４００”シリーズ、好ましくは“PR
OBIMIDE ４０８”を用いる。
【００１１】図２を参照して説明すると、第二絶縁体層
６を従来の様式で所定のパターンで放射線、例えばＵＶ
光に露光させる。露光工程の間に第一絶縁体層１もま
た、同じパターンで露光されることに注目すべきであ
る。好ましい実施態様においては絶縁体層１及び６の両
方は、ネガ作用する感光性ポリイミドポリマー組成物か
ら成り、その結果それぞれ７及び８と名付けられた未露
光部分は適当な現像液で除去し得る。現像停止層５は、
露光領域において、下に横たわる絶縁体層１に放射線を
透過することが可能である物質から選ばれることもまた
注目すべきである。
【００１２】図３を参照して説明すると、露光工程に続
いて第二絶縁体層６の一部を選択的に露光するためまた
は現像停止層５の一部を現わすために除去する。例え
ば、“PROBIMIDE ４０８”を感光性ポリイミドポリマー
組成物として使用するとき、第二絶縁体層６の未露光部
分８を好ましくは従来の現像液、例えばγ−ブチルロラ
クトンでスプレーすることによって除去する。一般に現
像時間は、第二絶縁体層６の厚さ並びに当業者に知られ
ているその他の要因に依存するであろう。現像停止層５
は、下に横たわる第一絶縁体層１の現像を防止する役割
を果すことに注目すべきである。
【００１３】図４を参照して説明すると、次に現像停止
層５の露光部分を好ましくはウエットケミカルエッチン
グ液、例えば水中の２０重量％のＫＯＨ／２容量％のイ
ソプロピルアルコールによって除去する。しかしながら
ドライエッチング技術もまた当業者には当然明白である
ように用いることができる。図５を参照して説明する
と、次に第一絶縁体層１を従来の様式で所定のパターン
で放射線、例えばＵＶ光に露光させる。第二絶縁体層６
については、第一絶縁体層１の未露光部分９を上で述べ
たような様式で、基体２の領域を選択的に露光するため
に除去する。図６に示されているように、第一絶縁体層
１中に形成される開口部は、第二絶縁体層６中に形成さ
れた開口部と少なくとも部分的に整合している。第一絶
縁体層１中の開口部を基体２中のパターン４を生じさせ
るために接触させる。この構造は図６に示されているよ
うに、第二絶縁体層６中の開口部（即ち、配線チャンネ
ル）中に及び第一絶縁体層１中の開口部（即ち、スタッ
ドビア）中に、伝導体物質の同時の形成を可能にする。
【００１４】図６に示されているような構造体は、次に
ポリイミド層１及び６を硬化させるように加熱工程が施
される。一般にこの工程は以下で議論されるように、伝
導体物質１０を付与する予定の温度より少なくとも約１
０℃高い温度で実施される。典型的にはこの温度は少な
くとも約３５０℃であり、そして通常用いられる伝導体
物質１０に依存して、約３５０℃〜４５０℃の範囲内に
ある。
【００１５】次に図７で示されているように、層１及び
６中の開口部は伝導体物質１０、好ましくは金属、例え
ばアルミニウム、銅、Ａｌ−Ｃｕ、Ａｌ−Ｓｉまたはタ
ングステンで、好ましくは物理的蒸着、例えば蒸発(eva
poration）若しくはスパッタリング、化学的蒸着によっ
てまたはめっきによって溢れるほど充填される。伝導体
物質１０の厚さが少なくとも絶縁体層１及び６並びに現
像停止層５の合わせられた厚さほど厚いことに注目すべ
きである。
【００１６】次の工程においては図８に示されているよ
うに、第二絶縁体層６の上に横たわる伝導体物質１０を
伝導体物質１０の表面及び第二絶縁体層６を同一平面に
するように除去する。これを達成するための好ましい方
法は例えば、１９８７年６月３日、Beyerらによって発
行されたEur. Pat. Appln.、No. 0,223,920中に教示さ
れたような化学的−機械的研磨(polishing）を使用する
ことによっていて、その全体の開示は引用によって本明
細書中に組み込まれる。その方法は、伝導体フィルムで
ある一つの層及び絶縁体フィルムであるもう一つの層の
上に形成されている平坦でない下に横たわる層の表面を
さらす（expose）ための上に横たわる層の同時の化学的
及び機械的研磨を含む。研磨パッド及びスラリーを使用
して、この方法は上に横たわる層の上方の表面が下に横
たわる層の表面と同一平面になるまで下に横たわる層よ
り速い速度で上に横たわる層を除去する。もう一つの代
替法として同一平面化は、当業者に当然明白であるべき
であるように標準の犠牲的（sacrificial）平面化方
法、例えばエッチバックによって達成することができ
る。
【００１７】伝導体層１０が半導体構造体の最後の金属
レベルである場合には、最後のパッシベーション絶縁体
を基体の上に付与する。そうでなくて金属化（metalliz
ation）の付加的レベルを形成する予定であるならば、
上で述べたような工程を所望の各々のレベルのために繰
り返す。
【００１８】当業者には明白であるように、種々の改変
を本方法中で行うことができる。例えば現像停止層５の
ための物質の選択に依存して、現像停止層５の露光部分
を除去する前に、第一絶縁体層１を第二露光工程におい
て像状に露光することができる。しかしながら上で記し
たように、一般には現像停止層５の露光部分を最初に除
去することが好ましい。何故ならば一般的に言って、こ
れが第一絶縁体層１のより良い露光を与えるであろうか
らである。
【００１９】金属の付与及び同一平面化に先立つこの実
施態様のための見本の方法は、以下の通りである：金属
（metallization）のパターンを含む加工された半導体
基体に、メタノール中の０.１％の３−アミノプロピル
トリエトキシシラン(名称“Ａ１１００”下でUnion Car
bideから商業的に入手できる）をスピン付与する；５０
０rpmで“PROBIMIDE ４０８”をスピン付与し、次に２
５秒間４,０００rpmで保持する；２０分間８０℃でベー
クする；化学的蒸着によってＳｉを付与する；“PROBIM
IDE ４０８”をスピン付与しそして上のようにベークす
る； ＵＶ光（３６５nmで２７０mj）に露光させる；５
００rpmでのγ−ブチロラクトンの４５秒のスプレーに
よって第二“PROBIMIDE ４０８”層を現像する；５００
rpmでのキシレンの２０秒のスプレーによってリンスす
る；Ｎ２によって乾燥する；水中の２０重量％ＫＯＨ／
２容量％イソプロピルアルコール中への浸漬によってＳ
ｉをエッチングする；ＵＶ光（３６５nmで２７０mj）に
露光させる；上のように現像、リンス及び乾燥する：そ
して３５０℃にランプ硬化させる。
【００２０】このように本発明は、別のマスキング層及
び像転写工程の必要なしに、絶縁体層中に直接所望のチ
ャンネル及びスタッドビアを形成することによって、マ
ルチレベルコプレーナ伝導体／絶縁体フィルムを供給す
る。従って絶縁体層中に形成されたパターンを損傷する
可能性があるレジスト剥離(stripping）操作の必要もま
た回避される。
【００２１】本発明をその好ましい実施態様に関して特
に示しそして説明してきたが、本発明の精神及び範囲か
ら逸脱することなく、形態及び詳細における種々の変化
を為すことができることは当業者によって理解されるで
あろう。
【図面の簡単な説明】
【図１〜８】本発明の好ましい実施態様の方法の種々の
段階で生成する構造を図示する半導体構造の断面図であ
る。
【符号の説明】
１ 第一絶縁体層 ２ 半導体基体 ３ 絶縁体層 ４，１０ 伝導体物質 ５ 現像停止層 ６ 第二絶縁体層 ７，８，９ 未露光部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 カーター・ウエリング・カーンタ アメリカ合衆国バーモント州（05446）コ ルチエスター．グランドビユーロード（番 地なし) (72)発明者 ローズマリー・アン・プレビテイ−ケリー アメリカ合衆国バーモント州（05477）リ ツチモンド．アール・デイー１．ボツクス 213−７ (72)発明者 ジエイムズ・ガードナー・ライアン アメリカ合衆国バーモント州（05452）エ セツクスジヤンクシヨン．ブリガムヒルロ ード97 (56)参考文献 特開 昭62−102544（ＪＰ，Ａ)

Claims (13)

    【特許請求の範囲】
  1. 【請求項１】 伝導体パターンを有する基板上に感光性
    ポリイミドポリマー組成物からなる第１層を付与する工
    程； 照射光を第１層へ透過可能な物質からなる現像停止層を
    第１層に付与する工程； 感光性ポリイミドポリマー組成物からなる第２層を現像
    停止層に付与する工程； 第１層および第２層を像露光し、次いで第２層を現像し
    て現像停止層の一部を選択的に露出させる工程； 現像停止層の露出部分を除去する工程； 第１層を像露光し現像して基板を選択的に露出させ、第
    １層に形成した開口部を第２層に形成した開口部の少な
    くとも一部と整合させる工程； 第２層上および第１層および第２層の開口部中に伝導体
    物質をデポシットする工程；および、 第２層上に存在する伝導体物質を除去し、伝導体物質と
    第２層の表面を同一平面にする工程； からなることを特徴とする伝導体パターンを有する基板
    上にマルチレベルのコプレーナ伝導体／絶縁体フィルム
    を形成する方法。
  2. 【請求項２】 感光性ポリイミドポリマー組成物が、一
    般式 【化１】 （ここに、Ｒは脂肪族基、Ｒ′はＲと同一または相異な
    る任意の脂肪族基を表す）で表される構造単位の完全に
    イミド化された溶剤可溶性のポリイミド、および溶剤か
    らなる請求項１記載の方法。
  3. 【請求項３】 現像停止層がシリコン、二酸化ケイ素、
    スピン−オン−グラスおよびポリシロキサンよりなる群
    から選ばれる請求項１記載の方法。
  4. 【請求項４】 伝導体がアルミニウム、銅、Ａｌ−Ｃ
    ｕ、Ａｌ−Ｓｉおよびタングステンよりなる群から選ば
    れた金属である請求項１記載の方法。
  5. 【請求項５】 第１層を現像停止層の露出した部分を除
    去する前に像露光する請求項１記載の方法。
  6. 【請求項６】 第１層が０．２〜１ミクロンの厚さを有
    し、第２層が０．０５〜１．２ミクロンの厚さを有し、
    そして現像停止層が０．０１〜０．１ミクロンの厚さを
    有する請求項１記載の方法。
  7. 【請求項７】 第２層上に存在する伝導体物質を、化学
    −機械研磨により除去する請求項１記載の方法。
  8. 【請求項８】 工程を繰り返し追加のコプレーナ伝導体
    ／絶縁体フィルムを形成する請求項１記載の方法。
  9. 【請求項９】 伝導体パターンを有する基板上に感光性
    ポリイミドポリマー組成物からなる第１層をデポシット
    する工程； 照射光を第１層へ透過可能な物質からなる現像停止層を
    第１層上にデポシットする工程； 感光性ポリイミドポリマー組成物からなる第２層を現像
    停止層上にデポシットする工程； 第１層および第２層を像露光する工程； 現像液を基板に噴霧し第２層の一部を除去して現像停止
    層の一部を選択的に露出させる工程； エッチングにより現像停止層の露出部分を除去する工
    程； 第１層を像露光する工程； 現像液を基板に噴霧し第１層の一部を除去して基板を選
    択的に露出させ、第１層に形成した開口部を第２層に形
    成した開口部の少なくとも一部と整合させる工程； 第２層上および第１層および第２層の開口部中に伝導体
    物質をデポシットする工程；および、 第２層上に存在する伝導体物質を除去し、伝導体物質と
    第２層の表面を同一平面にする工程； からなることを特徴とする伝導体パターンを有する基板
    上にマルチレベルのコプレーナ伝導体／絶縁体フィルム
    を形成する方法。
  10. 【請求項１０】 感光性ポリイミドポリマー組成物が、
    一般式 【化２】 （ここに、Ｒは脂肪族基、Ｒ′はＲと同一または相異な
    る任意の脂肪族基を表す）で表される構造単位の完全に
    イミド化された溶剤可溶性のポリイミド、および溶剤か
    らなる請求項９記載の方法。
  11. 【請求項１１】 現像停止層がシリコン、二酸化ケイ
    素、スピン−オン−グラスおよびポリシロキサンよりな
    る群から選ばれ；伝導体がアルミニウム、銅、Ａｌ−Ｃ
    ｕ、Ａｌ−Ｓｉおよびタングステンよりなる群から選ば
    れた金属である請求項９記載の方法。
  12. 【請求項１２】 第１層が０．６〜０．７ミクロンの厚
    さを有し、第２層が０．２〜０．５ミクロンの厚さを有
    し、そして現像停止層が０．０２５〜０．０５ミクロン
    の厚さを有する請求項９記載の方法。
  13. 【請求項１３】 工程を繰り返し追加のコプレーナ伝導
    体／絶縁体フィルムを形成する請求項９記載の方法。
JP3089343A 1990-04-30 1991-03-29 感光性ポリイミドポリマー組成物を用いるマルチレベルコプレーナ伝導体／絶縁体フィルムを形成する方法 Expired - Lifetime JPH0770594B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/516,394 US5091289A (en) 1990-04-30 1990-04-30 Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions
US516394 1990-04-30

Publications (2)

Publication Number Publication Date
JPH04229638A JPH04229638A (ja) 1992-08-19
JPH0770594B2 true JPH0770594B2 (ja) 1995-07-31

Family

ID=24055379

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3089343A Expired - Lifetime JPH0770594B2 (ja) 1990-04-30 1991-03-29 感光性ポリイミドポリマー組成物を用いるマルチレベルコプレーナ伝導体／絶縁体フィルムを形成する方法

Country Status (4)

Country Link
US (1) US5091289A (ja)
EP (1) EP0455031B1 (ja)
JP (1) JPH0770594B2 (ja)
DE (1) DE69114759T2 (ja)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5290396A (en) * 1991-06-06 1994-03-01 Lsi Logic Corporation Trench planarization techniques
US5413966A (en) * 1990-12-20 1995-05-09 Lsi Logic Corporation Shallow trench etch
US5217566A (en) * 1991-06-06 1993-06-08 Lsi Logic Corporation Densifying and polishing glass layers
US5225358A (en) * 1991-06-06 1993-07-06 Lsi Logic Corporation Method of forming late isolation with polishing
US5248625A (en) * 1991-06-06 1993-09-28 Lsi Logic Corporation Techniques for forming isolation structures
US5252503A (en) * 1991-06-06 1993-10-12 Lsi Logic Corporation Techniques for forming isolation structures
US5514616A (en) * 1991-08-26 1996-05-07 Lsi Logic Corporation Depositing and densifying glass to planarize layers in semi-conductor devices based on CMOS structures
US5397863A (en) * 1991-09-13 1995-03-14 International Business Machines Corporation Fluorinated carbon polymer composites
US5310622A (en) * 1992-05-29 1994-05-10 Sgs-Thomson Microelectronics, Inc. Method of patterning a reflective surface in an integrated circuit
US5371047A (en) * 1992-10-30 1994-12-06 International Business Machines Corporation Chip interconnection having a breathable etch stop layer
US5425337A (en) * 1992-11-19 1995-06-20 Izusu Ceramics Research Institute Co., Ltd. Pre-chamber type engine
US5869175A (en) * 1994-01-31 1999-02-09 Stmicroelectronics, Inc. Integrated circuit structure having two photoresist layers
US5486493A (en) * 1994-02-25 1996-01-23 Jeng; Shin-Puu Planarized multi-level interconnect scheme with embedded low-dielectric constant insulators
JP3469976B2 (ja) * 1995-10-19 2003-11-25 三菱電機株式会社 多層配線の形成方法
US5888896A (en) * 1996-06-27 1999-03-30 Micron Technology, Inc. Method for making an electrical contact to a node location and process for forming a conductive line or other circuit component
US6143640A (en) * 1997-09-23 2000-11-07 International Business Machines Corporation Method of fabricating a stacked via in copper/polyimide beol
US6127721A (en) * 1997-09-30 2000-10-03 Siemens Aktiengesellschaft Soft passivation layer in semiconductor fabrication
KR100252049B1 (ko) * 1997-11-18 2000-04-15 윤종용 원자층 증착법에 의한 알루미늄층의 제조방법
US6265780B1 (en) * 1998-12-01 2001-07-24 United Microelectronics Corp. Dual damascene structure for the wiring-line structures of multi-level interconnects in integrated circuit
US6965165B2 (en) * 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US6107006A (en) * 1999-01-18 2000-08-22 Winbond Electronics Corp. Method for forming pattern
FR2789804B1 (fr) 1999-02-17 2002-08-23 France Telecom Procede de gravure anisotrope par plasma gazeux d'un materiau polymere dielectrique organique et application a la microelectronique
US6803327B1 (en) 1999-04-05 2004-10-12 Taiwan Semiconductor Manufacturing Company Cost effective polymide process to solve passivation extrusion or damage and SOG delminates
US6509259B1 (en) * 1999-06-09 2003-01-21 Alliedsignal Inc. Process of using siloxane dielectric films in the integration of organic dielectric films in electronic devices
US6387810B2 (en) * 1999-06-28 2002-05-14 International Business Machines Corporation Method for homogenizing device parameters through photoresist planarization
US6313025B1 (en) * 1999-08-30 2001-11-06 Agere Systems Guardian Corp. Process for manufacturing an integrated circuit including a dual-damascene structure and an integrated circuit
US6882045B2 (en) * 1999-10-28 2005-04-19 Thomas J. Massingill Multi-chip module and method for forming and method for deplating defective capacitors
US6428942B1 (en) 1999-10-28 2002-08-06 Fujitsu Limited Multilayer circuit structure build up method
US6869750B2 (en) * 1999-10-28 2005-03-22 Fujitsu Limited Structure and method for forming a multilayered structure
US6798073B2 (en) 2001-12-13 2004-09-28 Megic Corporation Chip structure and process for forming the same
KR20250113446A (ko) * 2022-12-28 2025-07-25 후지필름 가부시키가이샤 적층체의 제조 방법, 감광성 수지 조성물, 및, 반도체 부재의 제조 방법
JPWO2024143212A1 (ja) * 2022-12-28 2024-07-04

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0019391B1 (en) * 1979-05-12 1982-10-06 Fujitsu Limited Improvement in method of manufacturing electronic device having multilayer wiring structure
JPS5850417B2 (ja) * 1979-07-31 1983-11-10 富士通株式会社 半導体装置の製造方法
US4657832A (en) * 1983-05-18 1987-04-14 Ciba-Geigy Corporation Photosensitive polymers as coating materials
US4629777A (en) * 1983-05-18 1986-12-16 Ciba-Geigy Corporation Polyimides, a process for their preparation and their use
US4656116A (en) * 1983-10-12 1987-04-07 Ciba-Geigy Corporation Radiation-sensitive coating composition
EP0167051B1 (de) * 1984-06-29 1988-10-12 Siemens Aktiengesellschaft Thermostabiles, durch Bestrahlung vernetzbares Polymersystem auf der Basis von Bisphenolen und Epichlorhydrin sowie Verfahren zu seiner Verwendung
US4523976A (en) * 1984-07-02 1985-06-18 Motorola, Inc. Method for forming semiconductor devices
US4698295A (en) * 1984-11-16 1987-10-06 Ciba-Geigy Corporation Polyimides, a process for their preparation and their use, and tetracarboxylic acids and tetracarboxylic acid derivatives
US4621045A (en) * 1985-06-03 1986-11-04 Motorola, Inc. Pillar via process
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
US4786569A (en) * 1985-09-04 1988-11-22 Ciba-Geigy Corporation Adhesively bonded photostructurable polyimide film
US4944836A (en) * 1985-10-28 1990-07-31 International Business Machines Corporation Chem-mech polishing method for producing coplanar metal/insulator films on a substrate
US4789648A (en) * 1985-10-28 1988-12-06 International Business Machines Corporation Method for producing coplanar multi-level metal/insulator films on a substrate and for forming patterned conductive lines simultaneously with stud vias
US4842991A (en) * 1987-07-31 1989-06-27 Texas Instruments Incorporated Self-aligned nonnested sloped via
US4997746A (en) * 1988-11-22 1991-03-05 Greco Nancy A Method of forming conductive lines and studs

Also Published As

Publication number Publication date
DE69114759D1 (de) 1996-01-04
US5091289A (en) 1992-02-25
EP0455031B1 (en) 1995-11-22
DE69114759T2 (de) 1996-06-20
EP0455031A2 (en) 1991-11-06
EP0455031A3 (en) 1992-04-22
JPH04229638A (ja) 1992-08-19

Similar Documents

Publication Publication Date Title
JPH0770594B2 (ja) 感光性ポリイミドポリマー組成物を用いるマルチレベルコプレーナ伝導体／絶縁体フィルムを形成する方法
US5229257A (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polymide polymer compositions
US7012022B2 (en) Self-patterning of photo-active dielectric materials for interconnect isolation
US7364836B2 (en) Dual damascene process
JP4557479B2 (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
US4661204A (en) Method for forming vertical interconnects in polyimide insulating layers
US20050042874A1 (en) Removing sacrificial material by thermal decomposition
KR100465057B1 (ko) 반도체 소자의 듀얼 다마신 패턴 형성 방법
JP2003163265A (ja) 配線構造およびその製造方法
US6670271B1 (en) Growing a dual damascene structure using a copper seed layer and a damascene resist structure
JP2720023B2 (ja) 半導体装置の製造方法
US20060094204A1 (en) Planarization material, anti-reflection coating material, and method for manufacturing semiconductor device thereby
JP2001345380A (ja) 半導体装置の製造方法および半導体装置
JP2002270691A (ja) 配線構造
JPS6360539B2 (ja)
JP2002093901A (ja) 配線形成方法
JPH06120219A (ja) 金属配線の形成方法
KR20000020611A (ko) 반도체소자의 제조방법
JPH0565049B2 (ja)
JP2002170882A (ja) 配線構造の製造方法
KR20040029868A (ko) 반도체 소자 제조 방법
JP3166912B2 (ja) 半導体装置の製造方法
JP2002270690A (ja) 半導体装置における配線構造
KR890002306B1 (ko) 이중 절연 구조를 가진 이중 금속 배선공정방법
CA2039321A1 (en) Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions