JPH0772186A - Ｐｌｌ同期式測定装置 - Google Patents
Ｐｌｌ同期式測定装置Info
- Publication number
- JPH0772186A JPH0772186A JP5238773A JP23877393A JPH0772186A JP H0772186 A JPH0772186 A JP H0772186A JP 5238773 A JP5238773 A JP 5238773A JP 23877393 A JP23877393 A JP 23877393A JP H0772186 A JPH0772186 A JP H0772186A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- input signal
- circuit
- pll
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000001360 synchronised effect Effects 0.000 title claims abstract description 23
- 238000005070 sampling Methods 0.000 claims abstract description 18
- 238000006243 chemical reaction Methods 0.000 claims abstract description 11
- 238000007493 shaping process Methods 0.000 claims abstract description 8
- 238000005259 measurement Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Measurement Of Current Or Voltage (AREA)
Abstract
(57)【要約】
【目的】 Ａ／Ｄ変換された波形データとその周期（時
間）データとの間に時間的なずれが生じないようにす
る。 【構成】 波形整形回路１０により入力信号の基本波に
同期した同期クロック信号を得てＰＬＬ回路１１の入力
信号とし、同ＰＬＬ回路１１より同期クロック信号のＮ
倍の周波数を有するサンプリングクロック信号をＡ／Ｄ
変換回路１３に出力して波形データを得るとともに、周
期測定手段１５にて入力信号の周期を測定するＰＬＬ同
期式測定装置において、周期測定手段１５は、ＰＬＬ回
路１１内の電圧制御発振器１１ｃから出力されるサンプ
リングクロック信号を１／Ｎに分周した信号に基づいて
入力信号の周期データを測定するようにした。
間）データとの間に時間的なずれが生じないようにす
る。 【構成】 波形整形回路１０により入力信号の基本波に
同期した同期クロック信号を得てＰＬＬ回路１１の入力
信号とし、同ＰＬＬ回路１１より同期クロック信号のＮ
倍の周波数を有するサンプリングクロック信号をＡ／Ｄ
変換回路１３に出力して波形データを得るとともに、周
期測定手段１５にて入力信号の周期を測定するＰＬＬ同
期式測定装置において、周期測定手段１５は、ＰＬＬ回
路１１内の電圧制御発振器１１ｃから出力されるサンプ
リングクロック信号を１／Ｎに分周した信号に基づいて
入力信号の周期データを測定するようにした。
Description
【０００１】
【産業上の利用分野】この発明はＰＬＬ同期式測定装置
に関し、さらに詳しく言えば、ＰＬＬ回路により入力信
号に同期をかけてＡ／Ｄ変換して電流、電圧などを測定
するＰＬＬ同期式測定装置に関するものである。
に関し、さらに詳しく言えば、ＰＬＬ回路により入力信
号に同期をかけてＡ／Ｄ変換して電流、電圧などを測定
するＰＬＬ同期式測定装置に関するものである。
【０００２】
【従来の技術】図２には、この種の測定装置の従来例に
係るブロック線図が示されている。これによると、入力
信号ＩＮは波形整形回路１０により波形整形され、同波
形整形回路１０からその基本波に同期した同期クロック
信号が出力される。
係るブロック線図が示されている。これによると、入力
信号ＩＮは波形整形回路１０により波形整形され、同波
形整形回路１０からその基本波に同期した同期クロック
信号が出力される。
【０００３】この同期クロック信号は次段のＰＬＬ（Ｐ
ｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１１に入力さ
れ、これにより同ＰＬＬ回路１１からそのＮ倍の周波数
を有するサンプリングクロック信号がサンプルホールド
回路１２に出力される。
ｈａｓｅ−Ｌｏｃｋｅｄ Ｌｏｏｐ）回路１１に入力さ
れ、これにより同ＰＬＬ回路１１からそのＮ倍の周波数
を有するサンプリングクロック信号がサンプルホールド
回路１２に出力される。
【０００４】入力信号ＩＮは、このサンプルホールド回
路１２によりサンプリングされ、Ａ／Ｄ変換回路１３に
てディジタル信号に変換された後、ＤＳＰ（Ｄｉｇｉｔ
ａｌＳｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）などの演算処
理手段１４に供給される。
路１２によりサンプリングされ、Ａ／Ｄ変換回路１３に
てディジタル信号に変換された後、ＤＳＰ（Ｄｉｇｉｔ
ａｌＳｉｇｎａｌ Ｐｒｏｃｅｓｓｅｒ）などの演算処
理手段１４に供給される。
【０００５】また、波形整形回路１０の同期クロック信
号は周期測定回路１５に取り込まれ、その所定数がカウ
ントされることにより、同周期測定回路１５から演算処
理手段１４にその周期データが出力される。
号は周期測定回路１５に取り込まれ、その所定数がカウ
ントされることにより、同周期測定回路１５から演算処
理手段１４にその周期データが出力される。
【０００６】演算処理手段１４は入力信号の１波形分ご
とに実効値演算などの演算処理を行ない、その演算デー
タを周期データとともに、メモリ１６に格納する。この
ように、１波形ごともしくは数波形ごとの時間データが
得られるため、例えば電流積算値Ａｈや電力積算値Ｗｈ
などを演算処理することができる。
とに実効値演算などの演算処理を行ない、その演算デー
タを周期データとともに、メモリ１６に格納する。この
ように、１波形ごともしくは数波形ごとの時間データが
得られるため、例えば電流積算値Ａｈや電力積算値Ｗｈ
などを演算処理することができる。
【０００７】
【発明が解決しようとする課題】しかしながら、ＰＬＬ
回路１１には周波数変動に対して応答時間があるため、
Ａ／Ｄ変換回路１３を介して演算処理手段１４に取り込
んだデータと、周期測定回路１５にて測定された時間デ
ータとが対応しないおそれがある。
回路１１には周波数変動に対して応答時間があるため、
Ａ／Ｄ変換回路１３を介して演算処理手段１４に取り込
んだデータと、周期測定回路１５にて測定された時間デ
ータとが対応しないおそれがある。
【０００８】
【課題を解決するための手段】この発明は上記課題を解
決するためになされたもので、その構成上の特徴は、入
力信号の基本波に同期した同期クロック信号を出力する
波形整形回路と、この同期クロック信号を受けてそのＮ
倍の周波数を有するサンプリングクロック信号を出力す
るＰＬＬ回路と、同ＰＬＬ回路からのサンプリングクロ
ック信号により上記入力信号をサンプリングしてディジ
タル信号に変換するＡ／Ｄ変換回路と、同Ａ／Ｄ変換回
路から出力されるディジタル信号に所定の演算を施す演
算処理手段と、同演算処理手段にて得られた演算データ
を記憶するメモリと、上記入力信号の周期を測定する周
期測定手段とを備え、上記周期測定手段にて測定された
周期データを上記演算処理手段もしくは上記メモリに与
えて、上記入力信号をその時間要素を含めて演算処理し
得るようにした測定装置において、上記周期測定手段
は、上記ＰＬＬ回路内の電圧制御発振器から出力される
サンプリングクロック信号を１／Ｎに分周した信号に基
づいて上記入力信号の周期データを測定するようにした
ことにある。
決するためになされたもので、その構成上の特徴は、入
力信号の基本波に同期した同期クロック信号を出力する
波形整形回路と、この同期クロック信号を受けてそのＮ
倍の周波数を有するサンプリングクロック信号を出力す
るＰＬＬ回路と、同ＰＬＬ回路からのサンプリングクロ
ック信号により上記入力信号をサンプリングしてディジ
タル信号に変換するＡ／Ｄ変換回路と、同Ａ／Ｄ変換回
路から出力されるディジタル信号に所定の演算を施す演
算処理手段と、同演算処理手段にて得られた演算データ
を記憶するメモリと、上記入力信号の周期を測定する周
期測定手段とを備え、上記周期測定手段にて測定された
周期データを上記演算処理手段もしくは上記メモリに与
えて、上記入力信号をその時間要素を含めて演算処理し
得るようにした測定装置において、上記周期測定手段
は、上記ＰＬＬ回路内の電圧制御発振器から出力される
サンプリングクロック信号を１／Ｎに分周した信号に基
づいて上記入力信号の周期データを測定するようにした
ことにある。
【０００９】
【作用】上記構成によると、入力信号のサンプリングお
よびＡ／Ｄ変換は、ＰＬＬ回路内の電圧制御発振器から
出力されるサンプリングクロック信号に基づいて行なわ
れるとともに、周期測定にはそのサンプリングクロック
信号を１／Ｎに分周した信号が用いられるため、Ａ／Ｄ
変換されたデータと、周期データに時間的なずれは生じ
ない。
よびＡ／Ｄ変換は、ＰＬＬ回路内の電圧制御発振器から
出力されるサンプリングクロック信号に基づいて行なわ
れるとともに、周期測定にはそのサンプリングクロック
信号を１／Ｎに分周した信号が用いられるため、Ａ／Ｄ
変換されたデータと、周期データに時間的なずれは生じ
ない。
【００１０】
【実施例】図１には、この発明の一実施例に係る測定装
置のブロック線図が示されている。なお、同図において
先に説明した図２と同一部分については、それと同じ参
照符号が付されている。
置のブロック線図が示されている。なお、同図において
先に説明した図２と同一部分については、それと同じ参
照符号が付されている。
【００１１】ＰＬＬ回路１１は、位相比較器１１ａ、ロ
ーパスフィルタ（ＬＦＰ）１１ｂ、電圧制御発振器（Ｖ
ＣＯ）１１ｃおよびカウンタ１１ｄを備えている。位相
比較器１１ａは、入力信号（この場合、波形整形回路１
０からの同期クロック信号）とカウンタ１１ｄからのフ
ィードバック信号とを比較し、その差電圧を出力する。
ーパスフィルタ（ＬＦＰ）１１ｂ、電圧制御発振器（Ｖ
ＣＯ）１１ｃおよびカウンタ１１ｄを備えている。位相
比較器１１ａは、入力信号（この場合、波形整形回路１
０からの同期クロック信号）とカウンタ１１ｄからのフ
ィードバック信号とを比較し、その差電圧を出力する。
【００１２】ローパスフィルタ１１ｂにてこの差電圧中
に含まれている高周波の雑音成分が除去され、電圧制御
発振器１１ｃからその差電圧に応じて同期クロック信号
のＮ倍の周波数を有するサンプリングクロック信号が出
力される。
に含まれている高周波の雑音成分が除去され、電圧制御
発振器１１ｃからその差電圧に応じて同期クロック信号
のＮ倍の周波数を有するサンプリングクロック信号が出
力される。
【００１３】同サンプリングクロック信号はサンプルホ
ールド回路１２に供給されるが、カウンタ１１ｄはその
サンプリングクロック信号を１／Ｎに分周して位相比較
器１１ａにフィードバック信号として与える。
ールド回路１２に供給されるが、カウンタ１１ｄはその
サンプリングクロック信号を１／Ｎに分周して位相比較
器１１ａにフィードバック信号として与える。
【００１４】ここで、ローパスフィルタ１１ｂは時間的
な遅れ要素を持っているため、入力信号の周波数が急激
に変動した場合、その追従に遅れが出てしまう。すなわ
ち、周波数変動時には入力信号（同期クロック信号）と
電圧制御発振器１１ｃから出力されるサンプリングクロ
ック信号との間に時間的なずれが生ずることになる。
な遅れ要素を持っているため、入力信号の周波数が急激
に変動した場合、その追従に遅れが出てしまう。すなわ
ち、周波数変動時には入力信号（同期クロック信号）と
電圧制御発振器１１ｃから出力されるサンプリングクロ
ック信号との間に時間的なずれが生ずることになる。
【００１５】このため、この発明においては、周期測定
回路１５はこの１／Ｎに分周されたフィードバック信号
を計数して周期データを得るようにしている。
回路１５はこの１／Ｎに分周されたフィードバック信号
を計数して周期データを得るようにしている。
【００１６】これにより、Ａ／Ｄ変換回路１３にて変換
された波形データと、周期測定回路１５より得られる周
期データとの間には時間的ずれがなく、演算処理手段１
４によって例えば電流積算値Ａｈや電力積算値Ｗｈを演
算処理する場合、正確な測定値が得られることになる。
された波形データと、周期測定回路１５より得られる周
期データとの間には時間的ずれがなく、演算処理手段１
４によって例えば電流積算値Ａｈや電力積算値Ｗｈを演
算処理する場合、正確な測定値が得られることになる。
【００１７】なお、上記実施例では周期データを演算処
理手段に入力するようにしているが、演算処理手段から
の演算データとともにメモリ１６に直接書き込むように
しても良い。
理手段に入力するようにしているが、演算処理手段から
の演算データとともにメモリ１６に直接書き込むように
しても良い。
【００１８】
【発明の効果】以上説明したように、この発明によれ
ば、ＰＬＬ回路にて入力信号に同期をかけてＡ／Ｄ変換
を行ない、電圧、電流、電力などを測定し、もしくは高
調波解析などを行なうＰＬＬ同期式測定装置において、
ＰＬＬ回路内の電圧制御発振器から出力されるサンプリ
ングクロック信号を１／Ｎに分周した信号に基づいて入
力信号の周期データを測定するようにしたことにより、
Ａ／Ｄ変換された波形データとその周期データとの間に
時間的なずれがなく、したがって、時間的要素を含めて
演算や解析を行なう際、より正確な値が得られるという
効果が奏される。
ば、ＰＬＬ回路にて入力信号に同期をかけてＡ／Ｄ変換
を行ない、電圧、電流、電力などを測定し、もしくは高
調波解析などを行なうＰＬＬ同期式測定装置において、
ＰＬＬ回路内の電圧制御発振器から出力されるサンプリ
ングクロック信号を１／Ｎに分周した信号に基づいて入
力信号の周期データを測定するようにしたことにより、
Ａ／Ｄ変換された波形データとその周期データとの間に
時間的なずれがなく、したがって、時間的要素を含めて
演算や解析を行なう際、より正確な値が得られるという
効果が奏される。
【図１】この発明の一実施例に係るブロック線図。
【図２】従来例を説明するためのブロック線図。
１０ 波形整形回路 １１ ＰＬＬ回路 １１ａ 位相比較器 １１ｂ ローパスフィルタ １１ｃ 電圧制御発振器 １１ｄ カウンタ １３ Ａ／Ｄ変換回路 １４ 演算処理手段 １５ 周期測定回路 １６ メモリ
Claims (1)
- 【請求項１】 入力信号の基本波に同期した同期クロッ
ク信号を出力する波形整形回路と、この同期クロック信
号を受けてそのＮ倍の周波数を有するサンプリングクロ
ック信号を出力するＰＬＬ回路と、同ＰＬＬ回路からの
サンプリングクロック信号により上記入力信号をサンプ
リングしてディジタル信号に変換するＡ／Ｄ変換回路
と、同Ａ／Ｄ変換回路から出力されるディジタル信号に
所定の演算を施す演算処理手段と、同演算処理手段にて
得られた演算データを記憶するメモリと、上記入力信号
の周期を測定する周期測定手段とを備え、上記周期測定
手段にて測定された周期データを上記演算処理手段もし
くは上記メモリに与えて、上記入力信号をその時間要素
を含めて演算処理し得るようにしたＰＬＬ同期式測定装
置において、 上記周期測定手段は、上記ＰＬＬ回路内の電圧制御発振
器から出力されるサンプリングクロック信号を１／Ｎに
分周した信号に基づいて上記入力信号の周期データを測
定するようにしたことを特徴とするＰＬＬ同期式測定装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23877393A JP3284145B2 (ja) | 1993-08-31 | 1993-08-31 | Ｐｌｌ同期式測定装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23877393A JP3284145B2 (ja) | 1993-08-31 | 1993-08-31 | Ｐｌｌ同期式測定装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0772186A true JPH0772186A (ja) | 1995-03-17 |
| JP3284145B2 JP3284145B2 (ja) | 2002-05-20 |
Family
ID=17035065
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23877393A Expired - Lifetime JP3284145B2 (ja) | 1993-08-31 | 1993-08-31 | Ｐｌｌ同期式測定装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3284145B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
| CN100349378C (zh) * | 2002-04-19 | 2007-11-14 | 陈为怀 | 网同步可集成从时钟锁相环 |
-
1993
- 1993-08-31 JP JP23877393A patent/JP3284145B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100349378C (zh) * | 2002-04-19 | 2007-11-14 | 陈为怀 | 网同步可集成从时钟锁相环 |
| JP2006098287A (ja) * | 2004-09-30 | 2006-04-13 | Yokogawa Electric Corp | 高調波成分測定装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3284145B2 (ja) | 2002-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960005207B1 (ko) | 디지탈적으로 제어된 위상폐쇄루프장치 | |
| JP3284145B2 (ja) | Ｐｌｌ同期式測定装置 | |
| JP2000180484A (ja) | 高調波測定装置 | |
| JP4955196B2 (ja) | 交流信号測定装置 | |
| JP3236710B2 (ja) | 実効値等の測定装置 | |
| KR100242972B1 (ko) | 평판 디스플레이 장치의 트래킹 조정 회로 | |
| JP2000121679A (ja) | 電子式電力量計のテスト方法及び電子式電力量計 | |
| JPH0455273B2 (ja) | ||
| JP2627758B2 (ja) | 信号発生装置 | |
| JP3135635B2 (ja) | パワーアナライザ装置 | |
| JPH0633427Y2 (ja) | ジッタ測定装置 | |
| JP2002214260A (ja) | 高調波解析装置 | |
| Jacko et al. | Increase the accuracy of signal acquisition via external interleaved mode | |
| JP2879452B2 (ja) | ディジタル電力計 | |
| RU17666U1 (ru) | Компаратор частотный | |
| JPH08262082A (ja) | サンプリング・デジタイザ | |
| JPH0772183A (ja) | 波形データ演算装置 | |
| JP2541049Y2 (ja) | 電力計 | |
| JPS6310469B2 (ja) | ||
| JP3720120B2 (ja) | 波形生成装置 | |
| JPH0851363A (ja) | Ａ／ｄ変換装置 | |
| JPH04372871A (ja) | 可変サンプリング測定装置 | |
| JP3204175B2 (ja) | クロック位相同期回路 | |
| JPH0530770U (ja) | デジタルオシロスコープ | |
| JPH0510991A (ja) | デイジタル信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020123 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110301 Year of fee payment: 9 |